JP3695393B2 - 液晶表示装置 - Google Patents

Description

【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に透明電極を画素電極及び／又は共通電極に用いた液晶表示装置の構造に関する。
【背景技術】
【０００２】
液晶表示装置として、画素を構成する表示領域にスイッチング素子として薄膜トランジスタＴＦＴ（ＴＦＴ：Thin Film Transistor）素子を設けた構造のアクティブマトリックス方式が多く採用されている。この種の液晶表示装置においては、液晶層を一対の基板間で挟持した構造が採用されており、一方の基板（ＴＦＴ基板）に、ＴＦＴ素子，画素電極，走査信号や映像信号の電極や配線、及び配線と外部駆動回路とを接続するための端子等が形成され、他方の基板（ＣＦ基板）側にはカラーフィルタと対向電極が形成されており、一対の基板の画素電極と、他方の基板の対向電極に電圧を印加して液晶を駆動し表示を制御するツイストネマチック表示方式を採用している。
【０００３】
この方式に対して、液晶表示装置の課題となっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に替って、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と共通信号電極間に電圧を印加して液晶を駆動し、表示を制御する液晶表示装置が、特開平６−１６０８７８号に提案されている。画素電極及び共通信号電極は、メタル電極配線材料で構成してもよいし、透明画素電極として用いられている酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）で構成してもよい。
ＩＴＯ電極を用いた例として、Ｓ．Ｈ．Ｌｅｅ等は、ＳＩＤ '９８ ＤＩＪＥＳＴ，Ｐ３７１（１９９８）、及びＳＩＤ '９９ ＤＩＪＥＳＴ，Ｐ２０２（１９９９）において、画素電極と共通信号電極とを絶縁膜を挟む上下二層のＩＴＯ電極で構成し、櫛歯状の画素電極と共通信号電極の電極幅、及び電極間距離を微細化する方向で最適化することで、上下二層のＩＴＯ電極間に電圧を印加して液晶を駆動する技術がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来技術において、液晶駆動及び製造プロセスについて考察すると、液晶駆動に関する課題が二点、断面構造に起因するプロセス課題が二点あることがわかった。
【０００５】
それぞれの課題について説明する。
（１）液晶への電圧書き込み時間の増加の課題
従来技術は櫛歯状に形成した上下二層のＩＴＯ電極の電極幅、電極間隔を微細化することで、液晶駆動を制御する方式であるため、上下二層のＩＴＯ電極加工時のホトリソグラフィー工程での合わせずれや、加工寸法のずれはそのまま表示特性のむら、具体的には輝度のばらつきを生じてしまう。この問題を回避するため、下層ＩＴＯ電極を単位画素領域内のほぼ一面に形成する方式が採用されている。下層ＩＴＯ電極は単位画素領域内のほぼ一面に形成されているため、上層ＩＴＯ電極との合わせずれを考慮する必要がなくなる。これにより、表示特性のばらつきを低減することができる。
【０００５】
従来技術においては、層間絶縁膜を介して、画素電極、及び共通信号電極となる上下二層のＩＴＯ電極が重なった部分には液晶層に対して並列に接続される寄生容量が新たに形成されることになり、この寄生容量は、液晶の電圧保持特性を改善するための容量として有効利用することができるが、その一方で、上下二層のＩＴＯ電極間に電圧を印加した際に、液晶層へ所望の電圧を印加するまでに必要とする時間、つまり液晶への電圧書き込み時間を増大させ、液晶へ十分に電圧を印加できないという問題が生じる。
【０００６】
上下二層のＩＴＯ電極間に配置された絶縁膜の構成を変える方法も寄生容量低減の手段の一つであるが、後述するように液晶の駆動電圧を上昇させるという問題がある。
（２）液晶駆動電圧の上昇の課題
液晶に電圧を印加する場合には、上下二層のＩＴＯ電極に印加する電位差を利用するが、従来構造においては絶縁膜が存在しない領域、即ち下層ＩＴＯ電極上で、上層ＩＴＯ電極が存在しない領域にも絶縁膜が存在し、その絶縁膜が上下二層のＩＴＯ電極間で液晶と直列に接続される容量を形成してしまう。そのため、上下二層のＩＴＯ電極間に印加された電位差のうちの一部が、液晶層と直列に接続される容量により吸収される。その結果、上下二層のＩＴＯ電極間には電圧降下分を考慮して液晶に印加したい所望の電圧以上の電位差を加える必要がある。
【０００７】
つまり、絶縁膜の存在により、駆動電圧が上昇するという課題がある。駆動電圧が上昇すると、消費電力の上昇を招き、特に携帯型の液晶表示装置としては不適当となる。また、駆動電圧が上昇すると、安価な低電圧ドライバを使用できなくなるため、液晶表示装置を安価に提供できなくなるという課題も生じる。
【０００８】
従来構造において、液晶層と並列に接続される寄生容量を低減する方法として、（１）上下二層のＩＴＯ電極間の絶縁膜の膜厚を厚くする、（２）絶縁膜の材料を代え、誘電率の小さい材料を導入する、もしくは新たに一層加える、等の方法が考えられる。言い換えれば、上下二層のＩＴＯ電極が重なり合った部分の、絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
【０００９】
【数１】

をＳ_Aとした場合に、Ｓ_Aを小さくすることが寄生容量の低減につながる。しかしながら従来構造では、寄生容量を低減した場合には、下層ＩＴＯ電極上で上層ＩＴＯ電極の存在しない領域に存在する絶縁膜、つまり液晶層と直列に接続される容量を形成する絶縁膜、のＳ_Aも小さくなり、液晶層と直列に接続される容量も小さくなる。その結果、液晶と直列接続される容量による電圧降下分が増大してしまい、液晶の駆動電圧の上昇を招く。
【００１０】
逆に、液晶の駆動電圧を低減するために、下層ＩＴＯ電極上で上層ＩＴＯ電極の存在しない領域に配置された絶縁膜、つまり液晶層と直列の容量を形成する絶縁膜、のＳ_Aを大きくした場合には、層間絶縁膜、つまり液晶層と並列に接続される寄生容量を形成する絶縁膜、のＳ_Aも増加し、この場合には寄生容量が大きくなってしまう。このように、上記従来構造では、液晶への書き込み電圧の低減、および液晶駆動電圧はトレードオフの関係にあり、液晶に並列に接続される容量を小さくし、かつ液晶に直列に接続される容量を大きくすることは不可能であった。
【００１１】
次に断面構造に起因するプロセス課題について説明する。
（３）上下二層の透明電極の層間短絡の課題
通常、ＴＦＴ素子の絶縁膜には、例えば、ＣＶＤ法で形成した窒化シリコン膜が用いられる。反応ガスとしては、例えばモノシランやアンモニア等が用いられるために、膜形成雰囲気は活性水素を含む還元プラズマ雰囲気となる。従って、上下二層の透明電極を形成するＩＴＯ膜上に窒化シリコン膜を形成する際には、酸化物透明導電膜であるＩＴＯ膜表面が還元プラズマ雰囲気にさらされることになる。形成条件によっては、ＩＴＯ表面が還元されると共に、ＩＴＯ上で窒化シリコン膜が異常成長を起こすことが知られている
（Jpn. J. appl. Phys.，３２，ｐ５０７２(１９９３) ）。得られた積層膜は異常成長により表面凹凸が顕著になり、窒化シリコン膜自身の緻密性、絶縁性も低下する。窒化シリコン膜の異常成長反応は、活性水素の供給源となる反応ガスの流量が多いほど、また基板温度が高いほど加速される方向にある。しかしながら、薄膜トランジスタのゲート絶縁膜用途等の良質な窒化シリコン膜を得るためには、基板温度を３００度程度の高温に保つ必要があり、異常成長が起こりやすい条件で膜が形成されることになる。従って、ＩＴＯ膜上に窒化シリコン膜を形成するプロセスは、層間絶縁膜となる窒化シリコン膜のクラックやピンホール、付き周り部分の被覆不良等が起こりやすい状況にある。
【００１２】
これらのクラックやピンホール、付きまわり部分の被覆不良が上下二層のＩＴＯ電極の重なり合った部分に発生すると、上層ＩＴＯ電極と下層ＩＴＯ電極間が絶縁不良となり、上下二層のＩＴＯ電極が短絡するという問題を生じる。
（４）上層透明電極加工時の下層透明電極，金属配線，金属電極の溶解の課題
上層ＩＴＯ電極膜の加工には、通常ウエットエッチング法が用いられる。エッチング液としては、臭化水素酸や塩酸，王水系（塩酸と硝酸の水溶液），塩化第二鉄の塩酸水溶液等、強酸の水溶液が用いられる。上層ＩＴＯ電極を加工する際には、下層ＩＴＯ電極上に形成された絶縁膜が、下層透明電極を保護する目的を有するが、クラックやピンホール、付き周り部分の被覆不良等の不良部分が存在すると、その不良部分を介してＩＴＯ膜のウエットエッチング溶液が絶縁膜内に染み込むことになる。染み込んだエッチング液に下層ＩＴＯ電極の表面が直接さらされると、下層ＩＴＯ電極の溶解，断線不良が発生する。また、同様の現象により、上層ＩＴＯ電極より下層に存在する金属材料からなる電極、配線も腐食する可能性がある。
【００１３】
本発明の目的の１つは、絶縁膜を挟んで上下に、二層の透明導電膜からなる画素電極ＰＸ及び共通信号電極を有する液晶表示装置の、液晶への書き込み時間の低減、液晶の駆動電圧の低減、のいずれか一方、もしくは両方を低減し、開口率，透過率特性に優れたパネルを提供することにある。
【００１４】
また、本発明の目的の１つは、絶縁膜を介してより上層に配置される透明導電膜をエッチングにより加工する際に、絶縁膜の不良部分を介してより下層に配置される透明導電膜からなる電極、及び金属材料からなる電極、配線が被る腐食、断線等の不良を低減、および上下二層の透明電極の絶縁不良によるショート不良を低減し、歩留まりよく製造することが可能な構造を提供することにある。
【発明を解決するための手段】
【００１５】
本発明の実施形態の１の液晶表示装置は、一対の基板と、この一対の基板に挟持された液晶層とを有し、一対の基板の一方の基板（第１の基板）には、複数の走査信号配線と、複数の信号配線にマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点付近に対応して形成された複数の薄膜トランジスタとを有し、複数の走査信号配線および、映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、共通信号電極と、画素電極とはその一部において層間絶縁膜を介して重ね合わさり、画素電極、および共通信号電極のそれぞれ少なくとも一部が透明導電膜で構成されており、画素電極と共通信号電極のうち絶縁膜を介して液晶層側に配置された電極が、スリット状、もしくは櫛歯状に加工されて配置し、さらに以下の手段を講じた。
（１）層間絶縁膜に、薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜、および薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜以外の絶縁膜が少なくとも一層以上含まれており、かつ、層間絶縁膜に含まれるゲート絶縁膜、および薄膜トランジスタの表面保護膜以外の絶縁膜のうち、少なくとも一層以上を画素電極と共通信号電極のうち絶縁膜を介してより第一の基板に近い側の第一の電極上で、第二の電極が存在しない領域に対して、第二の電極が配置される領域に、第二の電極の形状を倣って選択的に形成した構成とする。
（２）液晶層としてΔεが負の液晶を用いた構成で、層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
【００１６】
【数２】

をＳ_Aとし、画素電極と共通電極のうち、絶縁膜を介してより第一の基板に近い側の第一の電極上で、第二の電極が存在しない領域において、第一の基板上に配置された第一の配向膜と第一の電極の間に配置された絶縁膜の層数をｍ、第１層の絶縁膜の誘電率をε₁、膜厚をｄ₁、液晶のダイレクタに対して垂直方向の液晶の誘電率をε_LCとした場合の
【００１７】
【数３】

、（ただしｍ＞１とする）、をＳ_Bとした場合に、Ｓ_A＜Ｓ_Bが成立する構成とする。
（３）液晶層としてΔεが正の液晶を用いた構成で、層間絶縁膜に含まれる、絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
【００１８】
【数４】

をＳ_Aとし、画素電極と共通電極のうち、絶縁膜を介してより第一の基板に近い側の第一の電極上で、第二の電極が存在しない領域において、第一の基板上に配置された第一の配向膜と前記第一の電極の間に配置された絶縁膜の層数をｍ、第１層の絶縁膜の誘電率をε₁、膜厚をｄ₁、液晶のダイレクタに対して平行方向の液晶の誘電率をε_LCとした場合の
【００１９】
【数５】

、（ただしｍ＞１とする）、をＳ_Bとした場合に、Ｓ_A＜Ｓ_Bが成立する構成とする。
（４）液晶層としてΔεが負の液晶を用いた構成で、画素電極と共通電極のうち、絶縁膜を介してより第一の基板に近い側の第一の電極上で第二の電極が存在しない領域において、第一の基板上に配置された第一の配向膜と第一の電極の間には絶縁膜が存在しておらず、層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
【００２０】
【数６】

をＳ_Aとし、液晶のダイレクタに対して垂直方向の誘電率をε_LCとした場合の
【００２１】
【数７】

をＳ_Bとした場合に、Ｓ_A＜Ｓ_Bが成立する構成とする。
（５）液晶層としてΔεが正の液晶を用いた構成で、画素電極と共通電極のうち、絶縁膜を介してより第一の基板に近い側の第一の電極上で、第二の電極が存在しない領域において、第一の基板上に配置された第一の配向膜と第一の電極の間には絶縁膜が存在しておらず、層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
【００２２】
【数８】

をＳ_Aとし、液晶のダイレクタに対して平行方向の誘電率をε_LCとした場合の
【００２３】
【数９】

をＳ_Bとした場合に、Ｓ_A＜Ｓ_Bが成立する構成とする。
【００２４】
上述した（１）から（５）の構成をとることにより、従来構造で課題となっていた、液晶への電圧書き込み時間と、液晶の駆動電圧とのトレードオフの関係を解消することができる。つまり、液晶への電圧書き込み時間、液晶の駆動電圧のいずれか一方を改善した場合でも、もう一方は従来構造と同等の特性を確保できる。また、（１）から（５）の構成を組み合わせることにより、液晶への電圧書き込み時間、液晶の駆動電圧の両方を改善することも可能となる。
【００２５】
液晶への電圧書き込み時間と駆動電圧のトレードオフの関係を解消する方法として、具体的には、（１）に示したように、上層透明電極が存在する領域に配置される絶縁膜、つまり液晶層と並列に接続される寄生容量を形成した絶縁膜を、下層透明電極上で上層透明電極が存在しない領域については形成しない構成、つまり絶縁膜を選択的に形成する構成とすることにより、層間絶縁膜の厚膜化、もしくは層間絶縁膜の構成を変化させて、液晶層と並列に接続される寄生容量を低減することができ、かつ、液晶層と直列に接続される容量は可変とすることができる。これにより従来構造で問題となっていた、液晶への電圧書き込み時間と駆動電圧のトレードオフの関係を解消することができる。
【００２６】
また、駆動電圧の低減に関しては、（１）から（５）に示したように、上層透明電極が存在する領域の上下二層透明電極間の絶縁膜、つまり液晶層と並列に接続される寄生容量を形成する絶縁膜、に対して、下層透明電極上で上層透明電極が存在しない領域に配置される絶縁膜、つまり、液晶層と直列に接続される容量を形成する絶縁膜を選択的に除去する構成とする。これにより、選択的に除去した領域に、今度は液晶が存在することになる。ここで、駆動電圧の低減効果を得るためには、選択的に除去した絶縁膜の、絶縁膜の層数をｊ、第ｉ層の絶縁膜の誘電率をε_i、膜厚をｄ_iとした場合の
【００２７】
【数１０】

に対し、液晶の誘電率をε_LCとした場合の
【００２８】
【数１１】

を大きくしなければならない。ここで、ε_LCはΔεが正の液晶の場合には液晶のダイレクタに対して平行方向の誘電率であり、Δεが負の液晶の場合には液晶のダイレクタに対して垂直方向の誘電率とする。つまり液晶層に電圧を印加した際に下側基板から上側基板に向かって見た場合の誘電率とする。上式が成立する場合にのみ、駆動電圧低減の効果が得られる。一般的に実現している液晶表示装置の液晶層のε_LCは７以上であるため、選択的に形成する絶縁膜が窒化シリコン（ε＝６〜７）、酸化シリコン（ε＝３〜４）等であることを考えると、ほとんどの場合で、絶縁膜を選択的に除去することにより駆動電圧が低下すると考えてよい。
【００２９】
また、上に示した方式の組み合わせとして、具体的には層間絶縁膜の構成を、例えばゲート絶縁膜としての機能を有する絶縁膜の一部や薄膜トランジスタの表面保護膜の機能を有する絶縁膜の一部と、それ以外の新規の絶縁膜との積層構造とし、その新規の絶縁膜を下層透明電極上で、上層透明電極が存在しない領域に対して、下層透明電極上で上層透明電極が存在する領域に、選択的に形成し、さらには従来構造で使用した絶縁膜を新規絶縁膜と同じ領域に選択的に形成することにより液晶の駆動電圧の低減、および液晶への電圧書き込み時間の低減、の両方を実現することができる。
【００３０】
次に、上に示した構造を実現するためのより具体的な構成を以下に示す。
（６）（１）〜（５）において、層間絶縁膜と第一の電極上で、第二の電極が存在しない領域において第一の基板上に形成された第一の配向膜と、第一の電極との間に配置された絶縁膜とで、層の層数、層を構成する材料の膜厚、もしくは層を構成する材料の誘電率のうち少なくとも一つ以上が異なる構成とする。
（７）（１）〜（６）において、層間絶縁膜が一層で構成されており、かつその一層を第一の電極上で第二の電極が存在しない領域に対して、第二の電極が配置される領域の一部に第二の電極の形状を倣って選択的に形成した構成とする。
（８）（７）において、層間絶縁膜が薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部、もしくは薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部のいずれかである構成とする。
（９）（７）において、層間絶縁膜が薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜、もしくは薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜以外の第三の絶縁膜である構成とする。
（１０）（１）〜（６）において、層間絶縁膜が二層で構成されており、かつ少なくともそのうちの一層以上を第一の電極上で、第二の電極が存在しない領域に対して、第二の電極が配置される領域の一部に第二の電極の形状を倣って選択的に形成した構成とする。
（１１）（１０）において、層間絶縁膜が薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部、および薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部の二層で構成する。
（１２）（１０）において、層間絶縁膜のうち一層が薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部、もしくは薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部のいずれかであり、もう一方は第一の絶縁膜、および前記第二の絶縁膜以外の絶縁膜で第一の電極上で、第二の電極が存在しない領域に対して、第二の電極が配置される領域の一部に、第二の電極の形状を倣って選択的に形成した第三の絶縁膜である構成とする。
（１３）（１０）において、層間絶縁膜のうち、一層が前記薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部、もしくは前記薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部のいずれかで、もう一方は第一の絶縁膜、および第二の絶縁膜以外の絶縁膜で第二の電極と他の電極配線とを接続するためのスルーホールを形成する領域と、端子の露出領域とを除いた領域の一部に形成する第四の絶縁膜である構成とする。
（１４）（１０）において、層間絶縁膜が、薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜、もしくは薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜以外の絶縁膜で、第一の電極上で、第二の電極が存在しない領域に対して、第二の電極が配置される領域の一部に、第二の電極の形状を倣って選択的に形成する第三の絶縁膜、および第二の電極と他の電極配線とを接続するためのスルーホールを形成する領域と、端子露出領域とを除いた領域の一部に形成する第四の絶縁膜の積層膜で構成する。
（１５）（１）〜（６）において、層間絶縁膜が三層以上で構成されており、かつ少なくともそのうちの一層以上を第一の電極上で、第二の電極が存在しない領域に対して第二の電極が配置される領域の一部に、第二の電極の形状を倣って選択的に形成した構成とする。
（１６）（１５）において、層間絶縁膜に、薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部と、薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部、および第一の絶縁膜、第二の絶縁膜以外の絶縁膜で第一の電極上で、第二の電極が配置される領域の一部に、第二の電極の形状を倣って選択的に形成する第三の絶縁膜の全てが含まれている構成とする。
（１７）（１５）において、層間絶縁膜に、薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部と薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部、および第一の絶縁膜、第二の絶縁膜以外の絶縁膜で、第二の電極と他の電極配線とを接続するためのスルーホールを形成する領域と、端子露出領域とを除いた領域の一部に形成する第四の絶縁膜の全てが含まれている構成とする。
（１８）（１５）において、層間絶縁膜に、薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜の一部、および薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜の一部の少なくともいずれか一方と、第一の絶縁膜，第二の絶縁膜以外の絶縁膜で、第一の電極上で第二の電極が配置される領域の一部に、第二の電極の形状を倣って選択的に形成する第三の絶縁膜、および第二の電極と他の電極配線とを接続するためのスルーホールを形成する領域と、端子露出領域とを除いた領域の一部に形成する第四の絶縁膜が含まれている構成とする。
（１９）（１）〜（１８）において、第一の電極上で、第二の電極が存在しない領域に対して、第二の電極が配置される領域の一部に、第二の形状を倣って選択的に形成した絶縁膜のパターン幅をＷ_ISO：μｍ、前記スリット状、もしくは櫛歯状に形成された第二の電極の電極幅をＷ_EL：μｍ、第二の電極の電極間の間隔をＷ_SP：μｍとした場合に、
Ｗ_ISO−２＜Ｗ_EL ＜Ｗ_ISO＋２
Ｗ_ISO＞０
Ｗ_ISO＜Ｗ_EL＋Ｗ_SP
が成立する構成とする。
（２０）（７），（９），（１０），（１２）〜（１９）において、第三の絶縁膜、および第四の絶縁膜を塗布型絶縁膜で形成する。
（２１）（２０）において、塗布型絶縁膜が、印刷，スピンコート等で形成される材料で、より具体的には、有機系の樹脂絶縁膜、もしくはＳｉを含む絶縁膜で形成する。
（２２）（２０），（２１）において、第三の絶縁膜として使用する塗布型絶縁膜が、フォトイメージ形成型である。
（２３）（２０）〜（２２）において、第三の絶縁膜を、第二の電極と一括で自己整合的に加工することにより第一の領域に対し、第二の領域に選択的に形成した構成である。
（２４）（２０）〜（２３）において、第三の絶縁膜の膜厚が０.２μｍ〜４.０μｍである。
（２５）（２０）〜（２４）において、第三の絶縁膜の誘電率が１.５〜６.５である。
（２６）（２０），（２１）において、第四の絶縁膜として使用する、塗布型絶縁膜の膜厚が０.１〜２μｍである。
（２７）（１）〜（２６）において、第一の電極上で、第二の電極が存在しない第一の領域に誘電率が７.０以上の第五の絶縁膜を選択的に形成し、かつ第五の絶縁膜の膜厚をＤ_A、第一の電極上で、第二の電極が存在しない領域において、第一の基板上に配置された第一の配向膜と第一の電極の間に配置された絶縁膜の総膜厚をＤ_B、層間絶縁膜の膜厚をＤ_C、第二の電極の膜厚をＤ_Dとした場合に、Ｄ_A＋Ｄ_B ＜Ｄ_C＋Ｄ_Dが成立する構成とする。
【００３１】
上述の（２７）の構成により、液晶層の誘電率に関わらず、駆動電圧の低減が可能となる。従来例で示したプロセス上の課題についても、本構成で同時に解決できる。
【００３２】
本方式においては、ゲート絶縁膜としての機能を有する絶縁膜、および薄膜トランジスタの表面保護膜以外の絶縁膜を新たに追加し、その絶縁膜として塗布型絶縁膜を適用している。塗布型絶縁膜は塗布する際に下地に存在する段差を被覆、埋め込みながら平坦化する機能を持っている。つまり塗布型絶縁膜には、窒化シリコン膜にある、クラックやピンホール、付き周り部分の被覆不良等を被覆する機能がある。この機能により、寄生容量低減のために選択的に形成した塗布型絶縁膜により、上下二層の透明電極間の絶縁膜不良に起因するショート不良を防止することができる。また、塗布型絶縁膜を選択的に形成する工程を上層透明電極形成後にすることにより、上層透明電極加工時には、下層透明電極上で上層透明電極が存在しない領域についても、塗布型絶縁膜で被覆することが可能となる。これにより下層透明電極上で上層透明電極が存在しない領域にある絶縁膜のクラックやピンホール、付き周り部分の被覆不良等についても塗布型絶縁膜が被覆、埋め込んで保護するため、不良部分を介して上層透明電極のウエットエッチング溶液が下層へ染み込むことを阻止することができる。つまり上層透明電極加工時の下層透明電極の溶解，断線不良を防止することができる。また、同様の効果により、金属材料からなる電極，配線の腐食，断線不良についても防止することができる。
【００３３】
また、選択的に形成する塗布型絶縁膜の工程を上層透明電極形成前にした場合でも、上層透明電極の存在しない部分で、被覆保護を必要とする領域に塗布型絶縁膜の一部を残す、もしくは、選択的に形成する塗布型絶縁膜とは異なる、別材料の塗布型絶縁膜を追加し、上層透明電極と他の電極配線、とを接続するためのスルーホールを形成する領域、および端子露出部を除く、被覆保護を必要とする領域に形成することにより上記課題を解決できる。
【発明の効果】
【００３４】
本発明は、液晶への書き込み時間の低減、液晶の駆動電圧の低減、のいずれか一方、もしくは両方を低減し、開口率，透過率特性に優れたパネルを提供することができる。
【発明を実施するための最良の形態】
【００３５】
具体的な実施形態を説明する前に、本発明にかかる原理を図３４，図３５、および図３６を用いて説明する。
【００３６】
図３４から図３６の説明において、上記した従来構成の一例を標準構成とし、本発明の効果を比較検証した。具体的には標準構成を、配置されるガラス基板に対して上層透明電極がスリット、または櫛歯状に加工されており、下層透明電極は単位画素領域内のほぼ一面に形成され、スリット、または櫛歯上にパターン形成されていない構成とした。また、上層透明電極の電極幅、および電極間隔は一定の構成とし、上下二層の透明電極間の絶縁膜として窒化シリコン膜（誘電率ε＝６.７）、膜厚７００ｎｍを適用し、二層の透明電極間に形成した窒化シリコン膜は下層透明電極上で上層透明電極が存在しない領域についても、延在した構成とする。この構成は後述する図３４（ａ）において、ｘが０の構成、および図３５（ａ）においてｘ＝７００ｎｍの構成に相当する。
【００３７】
まず、図３４を用いて、従来構成である標準構成に対して、新たに低容量化させるための絶縁膜（低容量化絶縁膜）を一層追加した際の低容量化の効果について説明する。
【００３８】
図３４（ａ）は低容量化絶縁膜の効果を検討するために使用した構造を示す図である。ここでいう、低容量化絶縁膜とは図３４（ａ）に示したように、標準構成の場合に存在する絶縁膜である窒化シリコン膜７００ｎｍとは別に、上下二層の透明電極間に新たに一層追加した絶縁膜のことをいう。また、規格化寄生容量とは標準構成での寄生容量値に対する各構成の寄生容量値の比、として定義する。
【００３９】
図３４（ｂ）は低容量化絶縁膜の膜厚ｘに対する規格化寄生容量の変化を示す図である。パラメータは低容量化絶縁膜の材料とし、具体的には、低容量化絶縁膜として（Ａ）窒化シリコン（ε＝６.７）を適用した場合と、（Ｂ）有機材料で構成される塗布型絶縁膜（ε＝４.０）を適用した場合を図示している。
【００４０】
図３４（ｂ）から、各構成で標準構成に対して寄生容量値を半減する、つまり規格化容量値を０.５とする、ためには、低容量化絶縁膜として適用する（Ａ）窒化シリコン、
（Ｂ）塗布型絶縁膜の膜厚は、それぞれ７００ｎｍ，４２０ｎｍ必要であることがわかる。これは低容量化絶縁膜の誘電率εの違いによるもので、誘電率が小さい塗布型絶縁膜の方が、より薄膜で寄生容量低減の効果を得ることができる。また、（Ａ），（Ｂ）の低容量化絶縁膜となりうる絶縁膜を一層加えることにより、効果の差はあるが寄生容量を低減できる、つまり液晶への電圧書き込み時間を低減できる、ことが分かる。
【００４１】
この寄生容量低減の効果は、下層透明電極上で上層透明電極が存在しない領域の絶縁膜、つまり液晶表示装置を構成した際に、液晶層と直列に接続される容量を形成する領域の絶縁膜、の構成（本検証では低容量化絶縁膜の膜厚）にはほとんど依存せず、下層透明電極上で、上層透明電極が存在する領域に配置された絶縁膜、つまり液晶表示装置を構成した際に、液晶層と並列に接続される寄生容量を形成する領域の絶縁膜、の構成（本検証では低容量化絶縁膜の膜厚）に依存している。
【００４２】
一方、（Ａ）の窒化シリコン膜のように堆積膜を低容量化絶縁膜として使用した場合、例えば窒化シリコン膜の形成にはプラズマＣＶＤ法等が用いられるため、膜厚が大きくなるにつれ、膜形成に時間を要することになり、スループットが低下するという新たな問題が発生する。これに対し、（Ｂ）の塗布型絶縁膜を低容量化絶縁膜として使用した場合、例えば塗布型絶縁膜の形成にはスピンコート法等が用いられる。スピンコート法では、材料の粘度を調整して膜厚の制御をするため、堆積型のＣＶＤ法と異なり、膜厚に対してスループットがほとんど変化しないという利点がある。
【００４３】
これらのことから、寄生容量を低減する、つまり液晶への電圧書き込み時間を低減する方法としては、誘電率が小さく薄膜で寄生容量低減の効果が得られ、かつ厚膜化に対してスループットが変化しない塗布型絶縁膜を低容量化絶縁膜として使用することがより望ましいことが分かる。
【００４４】
次に図３５を用いて、従来構造である標準構成に対して絶縁膜の構成を変更した際の、液晶の駆動電圧低減の効果について説明する。
【００４５】
図３５（ａ）は駆動電圧低減の効果を検証するために使用した構成を示す図である。図３５（ｂ）は図３５（ａ）で示した構成の上下二層の透明電極間に印加した電圧に対する透過率の変化の一例を示す図である。
【００４６】
図３５（ａ）に示した構成で、上下二層の透明電極に電圧を印加すると、液晶層はその印加電圧に対応して異なった光学特性を示し、透過率が変化する。この際、上下二層の透明電極間に印加した電圧に対する透過率の図３５（ｂ）のようになる。ここで、液晶はノーマリーブラックとなるものを使用しているため、印加電圧が０Ｖの際には透過率がほぼ０となり、印加電圧を高くすることにより、透過率は徐々に上昇し、一定の電圧、例えば構成Ａの場合にはＶ_A、構成Ｂの場合にはＶ_Bで透過率のピークＴ_MAXを示す。液晶表示装置では０Ｖから透過率ピークを与える電圧の間で駆動することから、上述した透過率ピークを与える電圧を小さくすることにより、液晶の駆動電圧の低減が可能となる。ここで、構成Ａと構成Ｂでは上下二層の透明電極間に配置された窒化シリコン膜の膜厚が異なる。構成Ａについては窒化シリコン膜の膜厚ｘが３５０ｎｍであり、構成Ｂについては標準構成の７００ｎｍである。２つの構成の印加電圧−透過率特性を比較すると、透過率のピークの値は、ほぼ同じ値を示すのに対して、透過率の値がピークとなる電圧値が、構成Ａの印加電圧に対し、構成Ｂは１.２５倍大きくなることが分かる。これは前述したように、下層透明電極上で、上層透明電極が存在しない領域に配置される絶縁膜、つまり、液晶層と直列に接続される容量を形成する絶縁膜、の膜厚の違いに起因する。窒化シリコン膜の膜厚が厚い方が容量が小さくなるため、構成Ｂの場合は大きな電圧降下を引き起し、この電圧降下分だけ液晶に効率よく電圧が印加できないためである。この透過率の値がピークとなる電圧値は下層透明電極上で上層透明透明電極が存在する領域の絶縁膜の構成、つまり液晶層と並列に接続される寄生容量を形成する領域の絶縁膜の構成、本検証では絶縁膜の膜厚に相当する、にはほとんど依存しない。
【００４７】
図３５（ｃ）は上下二層の透明電極間に配置される絶縁膜として窒化シリコン膜を用いた際の、膜厚ｘに対する規格化電圧の変化を示す図である。ここでいう、規格化電圧とは、標準構成において透過率がピークとなる電圧値に対する各構成の透過率がピークとなる電圧値の比、として定義する。
【００４８】
膜厚が厚くなるにつれ、液晶層と直列に接続される容量が小さくなるため、電圧降下が大きくなり、透過率がピークとなる電圧の値は線形的に上昇することが分かる。
【００４９】
その一方で、標準構成から絶縁膜の膜厚を薄くした構成においては、印加電圧が線形的に減少することが分かる。絶縁膜を薄くしていくと、透過率ピークを与える電圧値が図３５（ｃ）中に実線で示したように減少していき、図３５（ａ）の構成では実現不可能であるが、膜厚が０となった場合には、標準構成に対して、透過率ピークを与える電圧を約０.６ 倍とすることが可能となることがわかる。つまり、本検証で用いた構成について言えば、透過率がピークとなる電圧に関しては上下二層の透明電極間に配置される絶縁膜は、できるだけ薄膜で構成することが望ましいことが分かる。
【００５０】
また、図３５では上下二層の透明導電膜間の絶縁膜として、誘電率が６.７ の窒化シリコンを例に取って説明したが、例えば誘電率が窒化シリコン膜よりも小さい有機材料で構成される塗布型絶縁膜（ε＝４.０ ）で構成した場合には、図３５（ｃ）に示した直線の傾きがさらに大きくなり、透過率ピークを与える電圧が上昇することは容易に推測される。
【００５１】
本発明者が検証した、以上二つの知見から、本発明の構成を採用することにより、具体的には上層透明電極が存在する領域の上下二層の透明電極間にのみ、低容量化を目的とした絶縁膜を新たに配置し、下層透明電極上で上層透明電極が存在しない領域にはできるだけ絶縁膜を配置しない構成をとることにより、従来構造に対して、低容量化による液晶への電圧書き込み時間の低減と液晶の駆動電圧の低減の両方を実現できることがわかる。
【００５２】
次に本発明の塗布型絶縁膜を上下二層の透明電極間に追加した際のプロセス上の冗長効果について説明する。
【００５３】
図３６（ａ），（ｂ）は塗布型絶縁膜の被覆、埋め込み効果を検証するために使用した構成を示す図で、図３６（ｃ）は上下二層の透明電極間に塗布型絶縁膜を配置した場合と、しない場合とで、上層透明電極加工時に層間絶縁膜の不良部分を介してエッチング液のしみ込みが起こり、下層透明電極が溶解して生じたピンホールの発生数を比較した図である。図３６（ｃ）において、横軸は発生したピンホールの直径をとって縦軸は単位面積当たりのピンホールの発生数を取って整理した。
【００５４】
本検証では下層透明電極上の絶縁膜を、（ａ）窒化シリコン膜のみの構成、（ｂ）窒化シリコン膜と塗布型絶縁膜を積層配置した構成、とし、その構成で上層透明電極を加工した際の結果について検証した。結果は一目で分かるとおり、窒化シリコン膜と塗布型絶縁膜を積層形成した（ｂ）の構成が、窒化シリコン膜のみの（ａ）の構成に対して、ピンホールの発生数を約１／１００に低減できていることがわかる。これは、図３６（ｂ）で示したように窒化シリコン膜に生じたピンホール、クラック、下層段差乗越え部の付きまわり不良を塗布型絶縁膜が埋め込んで被覆する効果によるものである。
【００５５】
このことから、本発明によれば、上下二層の透明電極間の層間絶縁膜に、塗布型絶縁膜を形成することにより、窒化シリコン膜のピンホール、クラック、下層段差乗越え部の付きまわり不良部を埋め込み、被覆効果により補修できるため、上層透明電極加工時の下層透明電極の溶解，断線，大きく低減でき、歩留まりを大幅に向上できることが分かる。同様に、上層透明電極の下に存在する金属材料からなる配線，電極等の腐食，溶解についても同様に防止することができる。
【００５６】
また、上述した窒化シリコンの不良部分を被覆する効果により、上下二層の透明電極の絶縁不良による短絡不良も低減することは言うまでもない。
【００５７】
以上の知見を元に、本発明の具体的な実施形態を図面を用いて説明する。
【００５８】
［実施例一］
図１から図１０を用いて本発明の第一の実施例について説明する。
【００５９】
図１から図１０において、ＳＵＢ１は薄膜トランジスタが配置される側の透明絶縁基板を、ＴＦＴは画素のスイッチング素子である薄膜トランジスタを、ＣＬは共通信号配線を、ＣＥは共通信号電極を、ＧＥは走査信号電極を、ＧＬは走査信号配線を、ＳＩは半導体層を、ＳＤは薄膜トランジスタのソースドレイン電極となる映像信号電極を、ＤＬは映像信号配線を、ＰＸは画素電極を、ＧＩは該ＴＦＴのゲート絶縁膜を、ＰＡＳは薄膜トランジスタの表面保護膜を、ＮＳＩは薄膜トランジスタのソースドレイン電極と半導体層のコンタクトを保証するためにリン等の不純物をドープしたシリコン膜からなる電極を、ＴＨはスルーホールを、ＯＩＬ１は低容量化を目的として選択的に形成する塗布型絶縁膜を、ＢＭは遮光パターンを、ＣＦはカラーフィルタを、ＯＣはオーバーコート膜を、ＳＵＢ２はカラーフィルタ側の透明絶縁基板を示す。また、ＯＲＩ１，２は配向膜を、ＰＯＬ１，２は偏光板を、ＧＴＭは走査信号配線用端子を、ＤＴＭは映像信号配線用端子を、ＣＴＭは共通信号配線用端子を、ＣＢは共通信号配線のバス配線を、ＳＬはシール材を、ＴＣ１は走査信号配線、および共通信号配線用端子のパッド電極を、ＴＣ２は映像信号配線用端子ＤＴＭのパッド電極をそれぞれ示す。
【００６０】
図１は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２に示した、Ａ−Ａ′で示した線に沿う断面図である。図２は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を、図３は図２に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【００６１】
薄膜トランジスタＴＦＴが配置される側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と、液晶ＬＣを介して対向配置される、対向側の透明絶縁基板ＳＵＢ２はＣＦ基板と称される。図１に示すように、ＣＦ基板は、その液晶層ＬＣ側の面に、まず、各画素領域を画するようにして遮光パターンＢＭが形成され、この遮光パターンＢＭの、実質的な画素領域を決定する開口部には、カラーフィルタＣＦが形成されている。そして、遮光パターンＢＭ、及びカラーフィルタＣＦを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜ＯＣの上面には配向膜ＯＲＩ１が形成されている。ＴＦＴ基板，ＣＦ基板、それぞれの外側の面（液晶層ＬＣ側の面とは反対の面）には、偏向板ＰＯＬ１，ＰＯＬ２が形成されている。
【００６２】
第一の実施例においては、上下二層の透明導電膜からなる画素電極ＰＸ，共通信号電極ＣＥ間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳ、および本発明の塗布型絶縁膜ＯＩＬ１との積層膜で構成されている。
【００６３】
本実施例によれば、共通信号電極ＣＥ上で画素電極ＰＸが存在している領域に画素電極ＰＸの形状を倣って、塗布型絶縁膜ＯＩＬ１を選択的に形成することにより、液晶の駆動電圧の上昇を招くことなく、共通信号電極ＣＥと画素電極ＰＸの間に発生する、液晶層ＬＣと並列に接続される寄生容量を低減することが可能となる。例えば塗布型絶縁膜OIL1として、誘電率４.０の材料を使用し、膜厚を１.０μｍとした場合には、上下二層の透明電極間の寄生容量は塗布型絶縁膜ＯＩＬ１を形成しない場合の約１／３に低減される。その結果、液晶への電圧書き込み時間についてもそれにほぼ比例して、約１／３程度に短縮することができる。これにより、液晶への電圧書き込み不足による画質の低下を引き起こすことなく、高画質の液晶パネルを提供することが可能となる。また、前述したように、共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域に配置される絶縁膜については電圧降下を引き起こす要因となりうるが、本実施例では塗布型絶縁膜ＯＩＬ１を選択的に形成しているため、共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域においては、はみ出した塗布型絶縁膜ＯＩＬ１を除いては、塗布型絶縁膜ＯＩＬ１が存在しない構成としている。よって、電圧降下を引き起こす要因となる絶縁膜を増やすことがない。従って、駆動電圧の上昇を防止することができる。
【００６４】
また本実施例によれば、塗布型絶縁膜ＯＩＬ１の被覆効果により、窒化シリコン膜にある、クラックやピンホール、付き周り部分の被覆不良等を被覆することができ、上下二層の透明電極の絶縁不良に起因するショート不良を防止することができる。
【００６５】
本実施例では図２に示すように、走査信号配線ＧＬ、および映像信号配線ＤＬにより分けられた領域に薄膜トランジスタＴＦＴ，画素電極ＰＸ，共通信号電極ＣＥがそれぞれ１つずつ形成され、画素を構成している。画素電極ＰＸはスルーホールＴＨを介して薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤの一方に接続されており、映像信号電極ＳＤの他方は映像信号配線ＤＬに接続されている。また、共通信号電極ＣＥは少なくとも画素領域の周辺を除く単位画素領域の全領域に形成されている。Ｘ方向に併設される共通信号電極ＣＥは走査信号電極ＧＥと同一工程，同一材料で形成された共通信号配線ＣＬにより、電気的に接続されている。また、画素電極ＰＸの少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工されている。
【００６６】
共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域に塗布型絶縁膜ＯＩＬ１を形成すると、駆動電圧の上昇を引き起こすことは説明した。その一方で、駆動電圧に依存しない領域、つまり、走査信号配線ＧＬ，映像信号配線ＤＬ、および薄膜トランジスタＴＦＴが存在する領域等、共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域を除いた領域については塗布型絶縁膜ＯＩＬ１を形成してもよい。この場合には、共通信号電極ＣＥ，画素電極ＰＸ間の寄生容量低減の他に、塗布型絶縁膜ＯＩＬ１の被覆効果により、画素電極ＰＸ加工時に下層に存在する走査信号や映像信号、もしくは共通信号電極の配線ＧＬ，ＤＬ，ＣＬ，電極ＧＥ，ＤＥ，ＣＥ、の溶解を防止する保護膜としての機能をも有することになる。ただし、走査信号や映像信号の端子露出部分、および薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤの一方と画素電極ＰＸとを接続するスルーホールＴＨ部分には塗布型絶縁膜ＯＩＬ１を形成してはならない。
【００６７】
薄膜トランジスタＴＦＴは図３に示すように、逆スタガの薄膜トランジスタを用いている。ゲート電極ＧＥに薄膜トランジスタＴＦＴのしきい値以上の電圧が加わると、半導体層ＳＩが導通状態となり、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ間が導通となる。その際に映像信号配線ＤＬに印加されている電圧が、画素電極ＰＸに伝達される。またゲート電極ＧＥの電圧が、薄膜トランジスタのしきい値電圧以下の場合には薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ間が絶縁となり、映像信号配線ＤＬに印加されている電圧は画素電極に伝達されず、画素電極ＰＸはソースドレイン電極となる映像信号電極ＳＤが導通状態の時に伝達された電圧を保持する。
【００６８】
スルーホールＴＨは薄膜トランジスタの表面保護膜ＰＡＳ上に形成されている。スルーホールＴＨは薄膜トランジスタのソースドレイン電極となる映像信号電極ＳＤの一方と画素電極ＰＸとを接続するために形成されており、画素電極ＰＸはスルーホールＴＨの段差を乗り越えて、薄膜トランジスタのソースドレイン電極に接触し、電気的に接続されている。
【００６９】
本実施例においては、スリット状に加工された画素電極ＰＸの電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。塗布型絶縁膜は共通信号電極ＣＥ上で画素電極ＰＸが存在する領域にのみ、画素電極ＰＸの形状を倣って形成しており、そのパターン幅は４μｍとした。
【００７０】
画素電極ＰＸの形状を倣って選択的に形成した塗布型絶縁繭ＯＩＬ１のパターン幅Ｗ_ISO(μｍ) は、ホトリソグラフィー工程でのパターンの合わせ精度と加工寸法精度を考慮して、画素電極ＰＸの電極幅Ｗ_EL（μｍ）に対して裕度を持たせることが望ましい。具体的には塗布型絶縁膜ＯＩＬ１のパターン幅Ｗ_ISOをＷ_EL−２＜Ｗ_ISO ＜Ｗ_EL＋２（μｍ）、ただしＷ_ISO＞０，Ｗ_ISO＜Ｗ_EL＋Ｗ_SP、ここでＷ_SP（μｍ）は画素電極の電極間隔とする、の条件を満たすパターン幅とすることがより望ましい。
【００７１】
本実施例においては、塗布型絶縁膜ＯＩＬ１の画素電極ＰＸに対する、片側の突出幅を０μｍより大きく１μｍ以下となる値、例えば０.５μｍとした。つまり、Ｗ_ISO＝Ｗ_EL＋１（μｍ）となるようにした。これにより塗布型絶縁膜ＯＩＬ１は共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域についても塗布型絶縁膜ＯＩＬ１がはみ出して存在することになるが、本構造とすることにより合わせずれが生じた場合においても、画素電極ＰＸの一部が塗布型絶縁膜ＯＩＬ１上に配置されないことによる、プロセスばらつきによる寄生容量の変動を低減することができる。
【００７２】
また、本構成では塗布型絶縁膜ＯＩＬ１を使用した場合に寄生容量を最大限低減できる構成として画素電極ＰＸの電極幅に対して塗布型絶縁膜ＯＩＬ１のパターン幅を大きくするような構成をとったが、その他にも画素電極ＰＸの電極幅Ｗ_ELに対して、塗布型絶縁膜ＯＩＬ１のパターン幅Ｗ_ISOを小さくした、つまり画素電極ＰＸが塗布型絶縁膜ＯＩＬ１のパターンからはみ出した構造、とした場合にも同様の効果は得られる。ただし、その場合には、画素電極ＰＸの一部が塗布型絶縁膜ＯＩＬ１からはみ出した分だけ、寄生容量低減の効果は実施例一で示した構造よりも小さくなる。
【００７３】
次に、本実施例における基板端部の形状，電気回路、および端子部の形状について説明する。
【００７４】
図４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、電気回路を示す概略図を示す。図５は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の基板端部の断面模式図で（ａ）は走査信号配線端子ＧＴＭが配置される側の端部で、（ｂ）は液晶封入口が配置される側の端部の模式図を示す。
【００７５】
図４の電気回路に示すとおり、ｘ方向に延在され、ｙ方向に併設される、前記各走査信号配線ＧＬには、走査信号配線用端子ＧＴＭを介して、垂直走査回路によって順次走査信号（電圧信号）が供給されるようになっている。走査信号配線ＧＬに沿って配置される、各画素領域の薄膜トランジスタＴＦＴは、該走査信号によって駆動される。そして、この走査信号のタイミングに合わせて、映像信号駆動回路から、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される、各映像信号配線ＤＬに映像信号が供給される。この映像信号は、各画素領域の該薄膜トランジスタＴＦＴを介して、画素電極ＰＸに印加される。各画素領域において、画素電極ＰＸと共に形成されている、共通信号電極ＣＥには、共通信号配線用端子ＣＴＭを介して、共通信号配線のバス配線ＣＢから分岐した対向電圧が印加されており、これら画素電極ＰＸと共通信号電極ＣＥ間に電界を発生させる。そして、この電界のうち、透明絶縁基板ＳＵＢ１に対して支配的に平行な成分を有する電界（横電界）によって、液晶の光透過率を制御する構成である。同図において、各画素領域に示したＲ，Ｇ，Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ，緑色用フィルタ，青色用フィルタが形成されていることを示している。
【００７６】
ＴＦＴ基板の、ＣＦ基板に対する固定は、図５に示すようにＣＦ基板の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、透明絶縁基板ＳＵＢ１，ＳＵＢ２の間に液晶を封入するための封入材としての機能をも有している。このシール材ＳＬの外側、ＴＦＴ基板の周辺で、フィルタ基板によって覆われていない領域には、それぞれ、走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ、共通信号配線用端子ＣＴＭが形成されている。
【００７７】
図５では、このうち、走査信号配線ＧＬ用端子ＧＴＭを例示してある。各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、ＴＣＰ（Tape Carrier Package）、またはＣＯＧ（Chip On Glass）接続方式により、図５で前述した外部駆動回路と接続される。なお、このシール材ＳＬの一部（図５中下側）には、図示しない液晶封入口があり、ここから液晶を封入した後は、液晶封入材によって封止がなされる。
【００７８】
図６は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【００７９】
図７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【００８０】
走査信号配線用端子ＧＴＭ部分は図６に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬの延在部、接続用のパッド電極ＴＣ１が形成される。接続用のパッド電極ＴＣ１は共通信号電極ＣＥを形成した際と同一の透明導電膜材料で、同一の工程で形成される。パッド電極ＴＣ１は、走査信号配線ＧＬの端部において、走査信号配線ＧＬを覆うようにして形成されている。さらに、これらパッド電極ＴＣ１、及び走査信号配線ＧＬを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、パッド電極ＴＣ１の一部が露出され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭは、耐エッチング性に優れた透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。また、本実施例においては、走査信号配線ＧＬと共通信号配線ＣＬとは、同一材料，同一工程で形成されるため、共通信号配線用端子ＣＴＭについても走査信号配線ＧＬ用端子ＧＴＭと同一材料，同一工程で形成され、必然的に同一構成となる。この場合、図４に示すとおり、共通信号配線用端子ＣＴＭは走査信号配線用端子ＧＴＭとは反対の方向に引き出される。
【００８１】
映像信号配線用端子ＤＴＭ部分は図７に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線ＤＬ端子が形成される領域に映像信号配線ＤＬの延在部が形成される。その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣ２が形成される領域の一部にスルーホールＴＨが開口される。さらに前述した画素電極ＰＸを形成する際に使用する透明導電膜を用いてパッド電極ＴＣ２が形成される。このパッド電極ＴＣ２はスルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。本構造を採用することにより、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるため、露出端子部分の信頼性を十分確保できる。
【００８２】
次に第一の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図８から図１０を用いて説明する。
【００８３】
図８は本発明の第一の実施例の構成を実現するためのプロセスフローを示す図である。
【００８４】
図９は図８のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図２におけるＡ−Ａ′で示した線に沿う断面図であり、図１０は図８のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図２におけるＢ−Ｂ′で示した線に沿う断面図である。
【００８５】
実施例一においては、具体的には（Ａ）〜（Ｇ）の、７段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、該Ｃｒ膜を選択エッチングし、画素領域内には走査信号電極ＧＥ，配線ＧＬ、及び共通信号配線ＣＬを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の透明導電膜となるＩＴＯを５０〜３００ｎｍ、好ましくは７０〜２００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には共通信号電極ＣＥを、また、走査信号配線用端子ＧＴＭ形成領域、および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および、共通信号配線ＣＬ用端子CTM用のパッド電極ＴＣ１をそれぞれ形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を100〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、該Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び該映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線用端子ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用端子ＧＴＭ用のパッド電極ＴＣ１の一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等の絶縁膜からなる塗布型絶縁膜ＯＩＬ１を２００ｎｍ〜４μｍ、好ましくは５００ｎｍ〜１.５μｍ の膜厚で形成する。次に、ホトリソグラフィー技術を用いて、塗布型絶縁膜を選択的に形成する。形成する領域は、共通信号電極ＣＥが配置される領域で、工程（Ｇ）で形成する透明導電膜からなる画素電極ＰＸが配置される領域の一部とする。ただし、共通信号電極ＣＥが配置される領域で、工程（Ｇ）で形成する透明導電膜からなる画素電極ＰＸが配置される領域の一部のうち、画素領域内で、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号配線ＳＤと画素電極ＰＸとを電気的に接続するために形成するスルーホール部は塗布型絶縁膜ＯＩＬ１は配置しない。
工程（Ｇ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の透明導電膜となるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極ＰＸを形成するとともに、映像信号配線用端子ＤＴＭ形成領域には、接続用のパッド電極ＴＣ２を形成する。
【００８６】
以上に示した工程により、ＴＦＴ基板側が完成する。
【００８７】
一方、ＣＦ基板側には染色法により作製したカラーフィルタＣＦ、及びＣｒ系、もしくは有機材料からなる遮光パターンＢＭが形成される。その後、平坦化層となるオーバーコート膜を形成し、ＴＦＴ基板とＣＦ基板を貼り合せ、間に液晶層ＬＣを封入し、両基板の外側に偏光板ＰＯＬ１，ＰＯＬ２を配置することにより液晶表示装置となる。
【００８８】
本実施例において、共通信号配線ＣＬの配置される位置は共通信号電極ＣＥに対してより透明絶縁基板ＳＵＢ１に近い構成となっているが、層順序を逆として、共通信号電極ＣＥの配置される位置が共通信号配線ＣＬに対してより透明絶縁基板ＳＵＢ１に近い構成となってもよい。その場合はＴＦＴ基板形成工程で示した工程（ａ）と工程（ｂ）の工程が逆転すると共に、走査信号電極ＧＥ配線の端子部は後述する実施例二の形状となる。
【００８９】
本実施例において、塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用しているが、ホトリソグラフィー工程を用いてエッチングにより塗布型絶縁膜ＯＩＬ１のパターンを形成しても構わない。例えば、塗布型絶縁膜ＯＩＬ１として、熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりパターンを形成してもよい。
【００９０】
この場合、ホトリソグラフィー工程で用いるレジスト膜の厚みはドライエッチング法により、エッチングされる厚みを考慮してレジスト膜を厚膜化する必要がある。また、エッチング工程によりパターンを形成する場合、塗布型絶縁膜ＯＩＬ１の形成工程は画素電極ＰＸ形成後、画素電極ＰＸを形成した際に使用したレジストを用いてエッチングすることも可能である。ただし、画素電極ＰＸ形成工程の前に映像信号配線ＤＬの端子部分、および薄膜トランジスタのソースドレイン電極となる映像信号電極ＳＤと画素電極ＰＸとを接続する部分にはあらかじめスルーホールＴＨを開口する必要がある。上記プロセスを実施することにより、画素電極ＰＸと、塗布型絶縁膜ＯＩＬ１が自己整合的にパターニングされるため、合わせずれが発生しないという効果が生じる。
【００９１】
［実施例二］
次に本発明の第二の実施例を図１１から図１８を用いて説明する。
【００９２】
図１１から図１８において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【００９３】
図１１は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図１２に示した、Ａ−Ａ′で示した線に沿う断面図である。図１２は本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図を、図１３は図１２に示した、Ｂ−Ｂ′で示した線に沿うＴＦＴ基板側の断面図を示す。
【００９４】
第二の実施例においては、画素電極ＰＸと共通信号電極ＣＥの層間絶縁膜は、ゲート絶縁膜ＧＩと薄膜トランジスタの表面保護膜ＰＡＳとの積層膜とで構成されている。
【００９５】
本実施例によれば、共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域に対して、共通信号電極ＣＥ上で画素電極ＰＸの存在する領域に絶縁膜を選択的に形成する、言い換えれば、共通信号電極ＣＥ上で画素電極ＰＸの存在しない領域の絶縁膜を選択的に除去する、ことにより、駆動電圧の低減が可能となる。理由を以下に示す。
【００９６】
液晶の駆動電圧の上昇を引き起こす要因となっているのは、共通信号電極ＣＥ上で、画素電極ＰＸが存在しない領域に存在する絶縁膜が、液晶と直列に接続される容量を形成し、上下二層の透明電極間に印加した電圧の一部を吸収するために駆動電圧の上昇を引き起こすことは前述した通りである。
【００９７】
本実施例によれば、共通信号電極ＣＥ上で画素電極ＰＸの存在しない領域の絶縁膜を選択的に除去することにより、選択的に除去した領域に、絶縁膜の代わりに液晶層ＬＣが配置されることになる。この構成で選択的に除去しない構成での駆動電圧に対して、選択的に除去した際の駆動電圧の大小を決定するのは、選択的に除去した領域に配置された液晶に電圧を印加した際の、ＴＦＴ基板からＣＦ基板に向かってみた液晶の誘電率の値である。選択的に除去した領域に配置された液晶に電圧を印加した際に、ＴＦＴ基板からＣＦ基板に向かってみた誘電率の値が、除去した絶縁膜の誘電率に対して高い場合には、その領域の容量が選択的に除去しない場合の容量に比べて大きくなり、その分だけ選択的に除去した領域での電圧降下を低減できる。その結果、より効果的に液晶に電圧を印加することができるようになり、駆動電圧を低減することができる。ここでいう、選択的に除去した領域に配置された液晶に電圧を印加した際のＴＦＴ基板からＣＦ基板に向かってみた誘電率の値とは、液晶のΔεが負の場合には液晶のダイレクタに対して垂直方向の誘電率となり、液晶のΔεが正の場合には液晶のダイレクタに対して平行方向の誘電率となる。
【００９８】
ここで、液晶のΔεが負の場合には電圧を印加していない場合でも、ＴＦＴ基板からＣＦ基板に向かってみた誘電率の値は、液晶のダイレクタに対して垂直方向の誘電率となるが、液晶のΔεが正の場合には、液晶に電圧が印加されていない場合には、ＴＦＴ基板からＣＦ基板に向かってみた誘電率は液晶のダイレクタに対して垂直方向の誘電率となる。そのため、選択的に除去した窒化シリコン膜の誘電率の値（ε＝６.７ ）よりは一般的に低い値を示す。ただし、電圧を印加した場合には、絶縁膜を選択的に除去した領域の液晶には、ＴＦＴ基板に対して垂直方向の電界が発生する。この電界により選択的に除去した領域の液晶のほとんどが、電界に倣って配向状態が変化し、液晶のダイレクタはＴＦＴ基板に対して、垂直となる。このため、液晶に電圧を印加した場合には、ＴＦＴ基板からＣＦ基板に向かってみた誘電率の値は、液晶のダイレクタに対して平行方向の誘電率となる。
【００９９】
一般的に、液晶のΔεが負の場合の液晶のダイレクタに対して垂直方向の誘電率、および液晶のΔεが正の場合の、液晶のダイレクタに対して平行方向の誘電率は、窒化シリコン膜の誘電率の値に対して、大きいため、実際にはほとんどの場合で駆動電圧の低減が可能である。
【０１００】
本実施例においては、スリット状に加工された画素電極ＰＸの電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。薄膜トランジスタの表面保護膜ＰＡＳ、およびゲート絶縁膜ＧＩについては、共通信号電極ＣＥ上で画素電極ＰＸの形状を倣って選択的に形成したパターンの幅は４μｍとした。
【０１０１】
本実施例ではゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳは画素電極ＰＸの形状を倣って選択的に形成されている。この選択的に形成した絶縁膜のパターン幅_ISO(μｍ) は、ホトリソグラフィー工程でのパターンの合わせ精度と加工寸法精度を考慮して画素電極ＰＸの電極幅Ｗ_EL（μｍ）に対して裕度を持たせることが望ましい。具体的には絶縁膜のパターン幅Ｗ_ISOをＷ_ISO ＜Ｗ_EL＋２（μｍ）ただしＷ_ISO＞０，Ｗ_ISO＜Ｗ_EL＋Ｗ_SP、ここでＷ_SP（μｍ）は画素電極の電極間隔とする、の条件を満たすパターン幅とすることがより望ましい。本実施例においては、片側の突出幅を０μｍより大きく１μｍ以下となる値、例えば０.５μｍとした。つまり、Ｗ_ISO＝Ｗ_EL＋１（μｍ）となるようにした。絶縁膜を選択的に形成する工程は、画素電極ＰＸのパターンを形成した後の工程となるため、画素電極ＰＸのパターンと絶縁膜のホトリソグラフィー工程のパターンとに、合わせずれが生じても、画素電極ＰＸが選択的に形成した絶縁膜パターン上に存在しないということは生じないが、絶縁膜が画素電極ＰＸの片側に片寄って存在する構成となる。この場合、画素電極ＰＸからはみ出た絶縁膜の形状が画素電極ＰＸの左右で異なるため、理想的な印加電圧−透過率特性が得られない、という問題が生じるが、絶縁膜のパターン幅Ｗ_ISO(μｍ) を画素電極ＰＸよりの電極幅Ｗ_EL（μｍ）よりも大きな値とすることにより、パターンずれによる表示特性のばらつきを低減することができる。
【０１０２】
本実施例では、絶縁膜として窒化シリコン膜を適用して説明したが、本実施例の効果は絶縁膜に窒化シリコン膜よりもさらに誘電率の小さい酸化シリコン膜を使用した場合にはその効果が顕著になる。
【０１０３】
本実施例において、液晶表示装置の電気回路、および映像信号配線ＤＬの端子部形状に関しては実施例一と同一であるため、図面、および説明を省略する。
【０１０４】
本実施例において、図１２に示した平面図は、選択的に形成する絶縁膜の構成以外は実施例一と同一であるため、説明を省略する。
【０１０５】
本実施例において、図１３に示した断面図は塗布型絶縁膜ＯＩＬ１の有無以外は実施例一と同一であるため、説明を省略する。
【０１０６】
図１４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、基板端部の断面模式図で（ａ）は走査信号配線端子ＧＴＭが配置される側の端部で、（ｂ）は液晶封入口が配置される側の端部の模式図を示す。図１５は、第二の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【０１０７】
本実施例において、基板端部の形状を図１４に示しているが、走査信号配線ＧＬ用端子ＧＴＭの形状以外は実施例一と同一であり、走査信号配線用端子ＧＴＬに関しては、図１５で詳細に説明しているため図１４の説明は省略する。
【０１０８】
本実施例においては、走査信号配線用端子ＧＴＭについては実施例一の走査信号配線用端子ＧＴＭに対して、走査信号配線ＧＬの延在部とパッド電極ＴＣ１の層順序が異なる構成について例示している。
【０１０９】
走査信号配線用端子ＧＴＭ部分は図１５に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、接続用のパッド電極ＴＣ１，走査信号配線ＧＬの延在部、が形成される。接続用のパッド電極ＴＣ１は共通信号電極ＣＥを形成した際と同一の透明導電膜材料で、同一の工程で形成される。さらに、これらパッド電極ＴＣ１、及び走査信号配線ＧＬを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタの表面保護膜PASが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、パッド電極ＴＣ１の一部が露出され、走査信号配線ＧＬ用端子ＧＴＭを形成する。本実施例においても、走査信号配線用端子ＧＴＭは、耐エッチング性に優れた透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。また、本実施例においても、走査信号配線ＧＬと共通信号配線ＣＬとは、同一材料，同一工程で形成されるため、共通信号配線用端子ＣＴＭについても、同一材料，同一工程で形成されるために必然的に走査信号配線用端子ＧＴＭと同一構成となる。この場合、図４に示すとおり、共通信号配線用端子ＣＴＭは走査信号配線用端子ＧＴＭとは反対の方向に引き出される。
【０１１０】
第二の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図１６から図１８を用いて説明する。図１６は本発明の第一の実施例の構成を実現するためのプロセスを示す図である。図１７は図１６のプロセスフローに則ってTFT基板を作製した際の図１２におけるＡ−Ａ′で示した線に沿う断面図であり、図１８は図１６のプロセスフローに則ってＴＦＴ基板を作製した際の図１２におけるＢ−Ｂ′で示した線に沿う断面図である。
【０１１１】
実施例二においては、具体的には（Ａ）〜（Ｇ）の、７段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、下層の透明導電膜となるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍの膜厚で形成する。
【０１１２】
次に、ホトリソグラフィー技術を用いて、該多結晶ＩＴＯ膜をエッチングし、画素領域内には共通信号電極ＣＥを、また、走査信号配線用端子ＧＴＭ形成領域、および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用、および共通信号配線用端子ＣＴＭ用のパッド電極ＴＣ１をそれぞれ形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を100〜５００ｎｍ、好ましくは１５０〜３５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、該Ｃｒ膜をエッチングし、画素領域内には走査信号電極ＧＥ，配線、及び共通信号配線ＣＬを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を100〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、該Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び該映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、該映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜７００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤの一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線用端子ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置する該ゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用端子ＧＴＭ用のパッド電極ＴＣ１の一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の透明導電膜となるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤと接続された画素電極ＰＸを形成するとともに、映像信号配線用端子ＤＴＭ形成領域には、端子部分のパッド電極ＴＣ２を形成する。
工程（Ｇ）
ホトリソグラフィー技術を用いて、ゲート絶縁膜ＧＩ、および薄膜トランジスタＴＦＴの表面保護膜の一部を選択的にエッチングする。エッチングする領域は、共通信号電極ＣＥが配置される領域で、画素電極ＰＸが存在しない領域の一部とする。
【０１１３】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０１１４】
本実施例において、ＣＦ基板側の作製方法、液晶、および偏光板ＰＯＬ１，ＰＯＬ２の構成に関しては、実施例一と同一であるため、説明を省略する。
【０１１５】
なお、本実施例において、共通信号配線ＣＬの配置される位置は共通信号電極ＣＥに対してより液晶層ＬＣに近い構成となっているが、前記第一の実施例に示したように、層順序を逆として、共通信号電極ＣＥの配置される位置が共通信号配線ＣＬに対してより液晶層ＬＣに近い側となってもよい。その場合は上記したＴＦＴ基板形成工程で示した工程（ａ）と工程（ｂ）の工程が逆転すると共に、走査信号電極ＧＥ配線の端子部は前述した実施例一と同一形状となる。
【０１１６】
［実施例三］
本発明の第三の実施例について図１９から図２８を用いて説明する。
【０１１７】
図１９から図２８において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。ＯＩＬ２はプロセスの歩留まり向上を目的とした第二の塗布型絶縁膜である。
【０１１８】
図１９は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２０に示した、Ａ−Ａ′で示した線に沿う断面図である。図２０は本発明の第三の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図を、図２１は図２０に示した、Ｂ−Ｂ′で示した線に沿うＴＦＴ基板側の断面図を示す。図２２は図２０に示した、Ｃ−Ｃ′で示した線に沿うＴＦＴ基板側の断面図を示す。
【０１１９】
第三の実施例においては、上下二層の透明導電膜からなる電極の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２、および第一の塗布型絶縁膜ＯＩＬ１との積層膜とで構成されている。
【０１２０】
本実施例によれば、画素電極ＰＸ上で共通信号電極ＣＥが存在する領域に塗布型絶縁膜ＯＩＬ１を形成することにより、実施例一で示した効果が得られ、駆動電圧の上昇を招くことなく、寄生容量を低減することができる。一方で、画素電極ＰＸ上で共通信号電極ＣＥが存在しない領域に対して、画素電極ＰＸ上で共通信号電極ＣＥが存在する領域のゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳを選択的に形成する、つまり、画素電極ＰＸ上で共通信号電極ＣＥの存在しない領域のゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳを選択的に除去することにより、実施例二で示した効果が得られ、駆動電圧の低減が可能となる。つまり、本実施例では寄生容量を低減し、液晶への電圧書き込み時間を低減させ、かつ液晶の駆動電圧を低減することができる構成である。
【０１２１】
また、本実施例では第二の塗布型絶縁膜ＯＩＬ２を新たに追加している。第二の塗布型絶縁膜ＯＩＬ２の膜厚は１００〜１０００ｎｍ、より望ましくは１５０〜５００ｎｍである。第二の塗布型絶縁膜ＯＩＬ２は上層透明電極加工時の下層透明電極の溶解を防止する機能を有する。本工程でＴＦＴ基板を作製すると、共通信号電極ＣＥ形成時には画素電極ＰＸが存在する領域にゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２の積層膜が配置されている。ここで、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜にピンホールやクラック、もしくは段差乗越え部の付きまわり不良等の不良部分が存在していても、第二の塗布型絶縁膜ＯＩＬ２の埋め込み、被覆効果によりその部分の絶縁性を確保することができる。したがって、共通信号電極ＣＥ加工時のエッチング液が画素電極ＰＸ表面に到達することがなく、画素電極ＰＸの溶解を防止することができる。また、第二の塗布型絶縁膜ＯＩＬ２は後述する図２６工程（Ｈ）により除去されるため、ＴＦＴ基板完成の際には画素電極ＰＸ上で共通信号電極ＣＥが存在しない領域に第二の塗布型絶縁膜ＯＩＬ２が残ることがない。従って第二の塗布型絶縁膜ＯＩＬ２は駆動電圧を引き起こす要因にもならない。
【０１２２】
薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤと、画素電極ＰＸを電気的に接続する方法を図２１に示す。図に示すとおり、薄膜トランジスタのソースドレイン電極ＳＤと、画素電極ＰＸは直接接続せずに、共通信号電極ＣＥを形成する際に同一材料，同一工程で作製されるパッド電極ＴＣ２を介して接続される。これは、薄膜トランジスタＴＦＴのソースドレイン電極ＳＤと画素電極ＰＸを直接接続するためにはゲート絶縁膜ＧＩのみにスルーホールＴＨ部を開口する工程が新たに必要となるためである。そのため、直接接続する方法は工程数の増加を招き、その結果、スループットの低下、生産コストの増大などを引き起こすことになり望ましくない。そこで、本実施例では図２６工程（Ｅ）で後述するスルーホール形成工程のみでゲート絶縁膜ＧＩ、および薄膜トランジスタＴＦＴの表面保護膜のスルーホールＴＨを形成できる方式として、共通信号電極ＣＥを形成する際に同一材料，同一工程で作製されるパッド電極ＴＣ３を新たに形成して接続している。
【０１２３】
本実施例では第一の塗布型絶縁膜ＯＩＬ１の配置される領域を画素電極ＰＸ上で共通信号電極ＣＥが存在しない領域、スルーホールＴＨ、および端子露出部、を除く領域に形成している。これは後述するようにゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜PAS、および第二の塗布型絶縁膜ＯＩＬ２を選択的に形成する際に第一の塗布型絶縁膜をマスクにしてエッチングするためである。この構成とすることにより、選択的に形成する際のホトリソグラフィー工程を省略することができるため、スループットの低下をできるだけ抑制することができる。
【０１２４】
また、本実施例では第一の塗布型絶縁膜ＯＩＬ１のスルーホールＴＨの径を薄膜トランジスタの表面保護膜ＰＡＳ、およびゲート絶縁膜ＧＩのそれよりも小さくしている。これは共通信号電極ＣＥの段差乗越えによる断線不良を低減するためである。第一の塗布型絶縁膜ＯＩＬ１のスルーホールＴＨ径を薄膜トランジスタの表面保護膜ＰＡＳ、およびゲート絶縁膜ＧＩのそれよりも小さくすることにより、スルーホールＴＨ端部に生じるゲート絶縁膜ＧＩ、および薄膜トランジスタＴＦＴ保護膜による段差は第一の塗布型絶縁膜OIL1の平坦化効果により、緩和され、なだらかな形状となる。また、第一の塗布型絶縁膜OIL1として本実施例ではフォトイメージ型の材料を使用しているため、第一の塗布型絶縁膜ＯＩＬ１の段差形状もなだらかな曲面を持つ。その結果、共通信号電極ＣＥの段差乗越えが容易となり、断線による不良部を低減することが可能となる。
【０１２５】
共通信号配線ＣＬと共通信号電極ＣＥは図２２に示すようにスルーホールＴＨを介して接続される。共通信号電極ＣＥは、走査信号電極ＧＥと同一材料，同一工程で作製され、共通信号電極は第一の塗布型絶縁膜ＯＩＬ１上に作製される。ここで作製する第一の塗布型絶縁膜ＯＩＬ１のスルーホールＴＨ径は図２１で前述した理由により、ゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳに形成したスルーホールＴＨよりも小さくし、塗布型絶縁膜ＯＩＬ１の平坦化効果により乗越え部の段差を緩和した。
【０１２６】
図２３は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、基板端部の断面模式図で（ａ）は走査信号配線端子ＧＴＬが配置される側の端部で、（ｂ）は液晶封入口が配置される側の端部の模式図を示す。図２４は、第三の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図２５は、第三の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【０１２７】
本実施例において、液晶表示装置の電気回路は実施例一と同一であるため、図面、および説明を省略する。
【０１２８】
本実施例において、基板端部の形状を図２３に示しているが、走査信号配線用端子GTMの形状以外は実施例一と同一であるため説明は省略する。
【０１２９】
本実施例において、走査信号配線用端子ＧＴＭ部分を図２４に示しているが、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ上に第二の塗布型絶縁膜ＯＩＬ１が配置されている以外の構成は実施例一と同一構成となるため説明を省略する。
【０１３０】
映像信号配線用端子ＤＴＭ部分を図２５に示しているが、上述した乗越え段差の緩和のため、映像信号配線ＤＬ端子部分も同様に第一の塗布型絶縁膜ＯＩＬ１のスルーホールＴＨの径を薄膜トランジスタの表面保護膜ＰＡＳ、およびゲート絶縁膜ＧＩのそれよりも小さくしている。その他の構成は実施例一と同一であるため説明を省く。
【０１３１】
本実施例においては、スリット状に加工された画素電極ＰＸの電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。第一の塗布型絶縁膜ＯＩＬ１の共通信号電極ＣＥ上で画素電極ＰＸが存在する領域に、画素電極ＰＸの形状を倣って形成したパターン幅は４
μｍとした。また、第二の塗布型絶縁膜ＯＩＬ２，薄膜トランジスタの表面保護膜ＰＡＳ、およびゲート絶縁膜ＧＩについては、後述するように第一の塗布型絶縁膜ＯＩＬ１をマスクにして作製するため、パターン幅は４μｍとなる。
【０１３２】
本実施例においても実施例一，二と同様に、選択的に形成した絶縁膜のパターン幅Ｗ_ISO(μｍ) は、ホトリソグラフィー工程でのパターンの合わせ精度と加工寸法精度を考慮して画素電極ＰＸの電極幅Ｗ_EL（μｍ）に対して裕度を持たせることが望ましい。具体的には絶縁膜のパターン幅Ｗ_ISOをＷ_ISO ＜Ｗ_EL＋２（μｍ）ただしＷ_ISO＞０，Ｗ_ISO＜Ｗ_EL＋Ｗ_SP、ここでＷ_SP（μｍ）は画素電極の電極間隔とする、の条件を満たすパターン幅とすることがより望ましい。本実施例においては、片側の突出幅を０μｍより大きく１μｍ以下となる値、例えば０.５μｍとした。つまり、Ｗ_ISO＝Ｗ_EL＋１（μｍ）となるようにした。
【０１３３】
第三の実施例において、図２６から図２８に示したＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を説明する。図２６は本発明の第三の実施例の構成を実現するためのプロセスを示す図である。図２７は図２６のプロセスフローに則ってTFT基板を作製した際の図２０におけるＡ−Ａ′で示した線に沿う断面図であり、図２８は図２６のプロセスフローに則ってＴＦＴ基板を作製した際の図２０におけるＢ−Ｂ′で示した線に沿う断面図である。
【０１３４】
実施例三においては、具体的には（Ａ）〜（Ｈ）の、８段階のホトリソグラフィー工程を経てＴＦＴ基板が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、該Ｃｒ膜を選択エッチングし、画素領域内には走査信号電極ＧＥ，走査信号配線ＧＬ、及び共通信号配線ＣＬを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、ＩＴＯ膜等の透明導電膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には画素電極ＰＸを、また、走査信号配線用端子ＧＴＭ形成領域、および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ、および共通信号配線ＣＬ用端子ＣＴＭ用のパッド電極ＴＣ１をそれぞれ形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を100〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、該Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜７００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、この表面保護膜の表面全域に例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等の絶縁膜からなる第二の塗布型絶縁膜ＯＩＬ２を１００〜１０００ｎｍ、好ましくは１５０〜５００ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳと第二の塗布型絶縁膜ＯＩＬ２とをエッチングし、画素領域内に、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、および画素電極ＰＸの一部を露出するためのスルーホールＴＨを形成する。これとともに、映像信号配線用端子ＤＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用端子ＧＴＭ用のパッド電極ＴＣ１の一部を露出させるためのスルーホールＴＨを形成する。映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを、共通信号配線ＣＬ上に、共通信号配線ＣＬの一部を露出させるためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等の絶縁膜からなる第一の塗布型絶縁膜ＯＩＬ１を２００ｎｍ〜４μｍ、好ましくは５００ｎｍ〜２μｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、塗布型絶縁膜を選択的に形成する。形成する領域は工程（Ｅ）スルーホールＴＨを形成した領域、および画素電極ＰＸ上で後の工程で作製する共通信号電極ＣＥが存在しない領域、を除く領域の一部とする。
工程（Ｇ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、ＩＴＯ膜等の透明導電膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、前記スルーホールＴＨを介して、共通信号配線ＣＬと接続された共通信号電極ＣＥを形成するとともに、薄膜トランジスタＴＦＴのドレイン配線と電気的画素電極ＰＸを電気的に接続するためのパッド電極ＴＣ３を、映像信号配線用端子ＤＴＭ形成領域にはパッド電極ＴＣ２を形成する。
工程（Ｈ）
工程（Ｆ）で作製した選択的に形成した第一の塗布型絶縁膜ＯＩＬ１をマスクとして、第二の塗布型絶縁膜ＯＩＬ２，薄膜トランジスタの表面保護膜ＰＡＳ、およびゲート絶縁膜ＧＩを選択的に形成する。この工程により、塗布型絶縁膜ＯＩＬ１，薄膜トランジスタＴＦＴ保護膜、およびゲート絶縁膜ＧＩが残る部分は工程（Ｆ）で作製した塗布型絶縁膜ＯＩＬ１が存在する領域のみとなる。
【０１３５】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０１３６】
本実施例において、ＣＦ基板側の作製方法、液晶、および偏光板ＰＯＬ１，ＰＯＬ２の構成に関しては、実施例一と同一であるため、説明を省略した。
【０１３７】
本実施例では図２６工程(Ｈ)で第二の塗布型絶縁膜ＯＩＬ２、薄膜トランジスタＴＦＴの表面保護膜、ゲート絶縁膜ＧＩの三層の積層絶縁膜をエッチング工程により選択的に除去しているが、この際、レジストを用いた露光，現像工程は実施せずに工程（Ｆ）で作製した第一の塗布型絶縁膜をマスクとしてパターンを自己整合的に一括形成している。これにより工程数の増加をできるだけ抑えて、本実施例に示した構成が実現できる。また、本方式を実施することにより、工程を増やさないばかりではなく、第二の塗布型絶縁膜OIL1に対して、パターンの合わせずれが起こることなく薄膜トランジスタＴＦＴの表面保護膜、およびゲート絶縁膜ＧＩを除去できるという利点がある。この場合、第二の塗布型絶縁膜は端子露出部，スルーホールＴＨ部、および画素電極ＰＸ上で共通信号電極ＣＥの存在しない領域、以外の領域の一部に形成されている。もちろん、工程（Ｆ）で作製した塗布型絶縁膜ＯＩＬ１をマスクとして用いずに、レジストを用いた露光，現像工程を新たに追加して、層間絶縁膜を一括形成してもよいことは言うまでもない。
【０１３８】
本実施例では共通信号電極ＣＥ加工時の画素電極ＰＸ、およびメタル配線，電極の保護のために新たに第二の塗布型絶縁膜を追加した構成となっているが、塗布型絶縁膜を一層のみとし、ＯＩＬ１に本実施例で示したＯＩＬ２の効果を付与しても同様の効果が得られる。その際にはＯＩＬ１は工程（Ｆ）の露光，現像工程において、選択的に形成する領域以外の絶縁膜を全て除去するのではなく、その領域に薄膜を残すような構成となる。
【０１３９】
本実施例において、第一の塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用しているが、上述の実施例一のように、ホトリソグラフィー工程を用いてエッチングにより第一の塗布型絶縁膜ＯＩＬ１のパターンを形成しても構わない。また、第一の塗布型絶縁膜ＯＩＬ１として、例えば、熱硬化型の絶縁膜を用いて、酸素を反応ガスとして用いたドライエッチング法、あるいはイオンミリング法等によりパターンを形成してもよい。この場合、ホトリソグラフィー工程で用いるレジスト膜の厚みはエッチング法により、エッチングされる厚みを考慮してレジスト膜を厚膜化する必要がある。また、エッチング工程によりパターンを形成する場合、塗布型絶縁膜ＯＩＬ１の形成工程は共通信号電極ＣＥ形成後、共通信号電極ＣＥを形成した際に使用したレジストを用いてエッチングすることも可能である。ただし、共通信号電極ＣＥ形成工程を前に映像信号配線ＤＬの端子部分にはあらかじめスルーホールＴＨを開口する必要がある。ただし、上記プロセスを実施することにより、共通信号電極と、第一の塗布型絶縁膜ＯＩＬ１とが自己整合的にパターニングされるため、合わせずれが発生しないという効果が生じることはいうまでもない。
【０１４０】
［実施例四］
図２９は、本発明の第四の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図である。
【０１４１】
図２９において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１４２】
第四の実施例において、電気回路，アクティブマトリクス型液晶表示装置の断面図，端部形状，走査信号配線用端子ＧＴＭ部分，映像信号配線端子部分、および構成を実現するためのプロセスフローについては実施例一と同一のため、説明を省略する。また、塗布型絶縁膜ＯＩＬ１の効果についても実施例一と同一のため、説明を省く。
【０１４３】
本実施例では実施例一の画素電極ＰＸに屈曲部を設けた実施例を示す。本実施例は、上述した実施例一を、いわゆるマルチドメイン方式の液晶表示装置に適用したものである。
【０１４４】
ここで、マルチドメイン方式とは、液晶の広がり方向に発生する電界（横電界）において、各画素領域内に横電界の方向が異なる領域を形成するようにし、各領域の液晶分子のねじれ方向を逆にする（図２９中のＬＣ１，ＬＣ２）ことにより、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を、相殺させる効果を付与したものである。具体的には、図２９において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極ＰＸを、前記一方向に対して角度（Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線ＤＬの方向と一致づけた場合、５〜４０°の範囲が適当）に傾けて延在された後に、角度（−２θ）に屈曲させて延在させることを繰り返してジグザグ状に形成し、共通信号電極ＣＥに、絶縁膜を介して上層に、上述した構成の画素電極ＰＸが重畳するように配置させるだけで、前述したマルチドメイン方式の効果を奏することができる。そして、特に、画素電極ＰＸの屈曲部の近傍において共通信号電極ＣＥとの間に発生する電界は、画素電極ＰＸの他の部分において共通信号電極ＣＥとの間に発生する電界と、まったく同様に発生することが確かめられており、画素電極ＰＸの屈曲部の近傍において、光透過率の低下というような不具合を生じない効果を奏する。（従来は、いわゆるディスクリネーション領域と称され、液晶分子のねじれの方向がランダムになって不透過部分が発生していた。）なお、本実施例においては、画素電極ＰＸは、図２９中のｙ方向に延在させて形成しているが、図中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。
【０１４５】
本実施例によれば、実施例一で示した、寄生容量低減の効果と同時にマルチドメインの効果を得るのと同時にマルチドメインの効果を得ることもできる。
【０１４６】
本実施例では寄生容量低減の効果の他にゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に形成し、下層透明電極上で上層透明電極の存在しない領域に絶縁膜を配置しない構成とすることにより、駆動電圧低減の効果についても得ることができる。
【０１４７】
［実施例五］
図３０は、本発明の第五の実施例を示すアクティブマトリックス型液晶表示装置の、断面構成図である。
【０１４８】
図３０において、前述の実施例と同一の構成要素については同一の符号を伏して重複する説明を省略する。
【０１４９】
ＩＬは駆動電圧低減のために新たに挿入された、絶縁膜である。
【０１５０】
第五の実施例において、アクティブマトリクス型液晶表示装置の平面図，端部形状，走査信号配線用端子ＧＴＭ部分，映像信号配線端子部分，構成を実現するためのプロセスフローについては実施例二と同一のため、説明を省略する。
【０１５１】
本実施例では実施例二で示したプロセスフローの後、共通信号電極ＣＥ上で、画素電極ＰＸの存在しない領域に駆動電圧低減を目的として、新たに絶縁膜ＩＬを選択的に形成している。この絶縁膜ＩＬはその誘電率が、同じ領域で選択的に除去した絶縁膜の誘電率よりも高いことを特徴とする。また、絶縁膜ＩＬの膜厚は共通信号電極ＣＥ上で画素電極ＰＸが存在しない領域で、配向膜ＯＲＩ１の下に形成されており、絶縁膜ＩＬの膜厚と、共通信号電極ＣＥ上で画素電極ＰＸが存在する領域の絶縁膜の総膜厚と画素電極ＰＸの膜厚の和にほぼ等しいことをもう一つの特徴とする。
【０１５２】
本実施例によれば絶縁膜を選択的に除去した領域に誘電率の高い絶縁膜を新しく形成することにより、液晶の誘電率に左右されずに駆動電圧を低減することができる。この場合、絶縁膜ＩＬの誘電率が高いほど、駆動電圧低減の効果は大きくなる。
【０１５３】
また、本実施例によれば、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳを選択的に除去した領域に絶縁膜ＩＬを配置して、ＴＦＴ基板とＣＦ基板とに挟持された液晶の、段差によるギャップの差をほぼ０にすることができ、ギャップばらつきによる表示不良を引き起こすことなく良好な表示が可能となる。
【０１５４】
上に示したすべての実施例の他に、上下二層透明電極間に形成する絶縁膜の種類、および選択的に形成する絶縁膜の種類により、様々な実現方法がある。図３１から図３３に実現可能な絶縁膜の構成例を示す。具体的には(１) から(３６) の各構成において、上下二層の透明電極が形成される間の工程で、形成される絶縁膜の種類と層間の絶縁膜の形状について個別に説明する。ここで、これまでに説明したように第一の塗布型絶縁膜ＯＩＬ１は駆動電圧の上昇を招くことなく寄生容量を低減するために配置される材料であるため、上下二層の透明電極の層間で、下層透明電極上で、上層透明電極膜が存在する領域に選択的に形成することは必然であるとする。従って、下記には第一の塗布型絶縁膜ＯＩＬ１を選択的に形成することは表記しない。また、ゲート絶縁膜ＧＬ薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ、および第二の塗布型絶縁膜ＯＩＬ２を選択的に除去する場合には、駆動電圧の低減が目的である。従って、下記には選択的にゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳが選択的に除去される領域については表記しないが、その領域は、下層透明電極上で上層透明電極が存在しない領域である。
（１）上下二層の透明電極間はゲート絶縁膜ＧＩ単層とし、駆動電圧低減のためゲート絶縁膜ＧＩを選択的に除去した構成である。
（２）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ単層とし、駆動電圧低減のため薄膜トランジスタＴＦＴ表面保護膜ＰＡＳを選択的に除去した構成である。
（３）上下二層の透明電極間は第一の塗布型絶縁膜単層のみとした構成である。
（４）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの二層積層とし、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜、の両方を選択的に除去した構成である。本構成は前述した実施例二の構成である。
（５）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの二層積層とし、薄膜トランジスタＴＦＴの表面保護膜のみを選択的に除去した構成である。
（６）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの二層積層とし、ゲート絶縁膜ＧＩのみを選択的に除去した構成である。
（７）上下二層の透明電極間はゲート絶縁膜ＧＩ，第一の塗布型絶縁膜ＯＩＬ１の二層積層とし、ゲート絶縁膜ＧＩを選択的に除去した構成である。
（８）上下二層の透明電極間はゲート絶縁膜ＧＩ，第一の塗布型絶縁膜ＯＩＬ１の二層積層とした構成である。
（９）上下二層の透明電極間はゲート絶縁膜ＧＩ，第二の塗布型絶縁膜ＯＩＬ２の二層積層とし、ゲート絶縁膜ＧＩを選択的に除去した構成である。
（１０）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第一の塗布型絶縁膜ＯＩＬ１の二層積層とし、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に除去した構成である。
（１１）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第一の塗布型絶縁膜ＯＩＬ１の二層積層とした構成である。
（１２）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ１の二層積層とし、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に除去した構成である。
（１３）上下二層の透明電極間は第一の塗布型絶縁膜ＯＩＬ１，第二の塗布型絶縁膜OIL2の二層積層とした構成である。
（１４）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ両方を選択的に除去した構成である。
（１５）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、薄膜トランジスタＴＦＴの表面保護膜を選択的に除去した構成である。
（１６）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、ゲート絶縁膜ＧＩを選択的に除去した構成である。
（１７）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第一の塗布型絶縁膜ＯＩＬ１の三層積層とした構成である。本構成は前述した実施例一、および実施例四の構成である。
（１８）上下二層の透明電極間はゲート絶縁膜ＧＩ,第二の塗布型絶縁膜ＯＩＬ２,第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、ゲート絶縁膜ＧＩ，第二の塗布型絶縁膜ＯＩＬ１の両方を選択的に除去した構成である。
（１９）上下二層の透明電極間はゲート絶縁膜ＧＩ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、第二の塗布型絶縁膜ＯＩＬ１を選択的に除去した構成である。
（２０）上下二層の透明電極間はゲート絶縁膜ＧＩ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、ゲート絶縁膜ＧＩを選択的に除去した構成である。
（２１）上下二層の透明電極間はゲート絶縁膜ＧＩ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の三層積層とした構成である。
（２２）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２、の三層積層とし、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に除去した構成である。
（２３）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２、の三層積層とし、ゲート絶縁膜ＧＩを選択的に除去した構成である。
（２４）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２、の三層積層とし、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に除去した構成である。
（２５）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、薄膜トランジスタ
ＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ１を選択的に除去した構成である。
（２６）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の三層積層。薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に除去した構成である。
（２７）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の三層積層とし、第二の塗布型絶縁膜ＯＩＬ２を選択的に除去した構成である。
（２８）上下二層の透明電極間は薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ１，第一の塗布型絶縁膜ＯＩＬ１の三層積層とした構成である。
（２９）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層とし、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２を選択的に除去した構成である。本構成は前述した実施例三の構成である。
（３０）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層とし、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２を選択的に除去した構成である。
（３１）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ１，第一の塗布型絶縁膜ＯＩＬ１の四層積層とし、ゲート絶縁膜ＧＩ，第二の塗布型絶縁膜ＯＩＬ２を選択的に除去した構成である。
（３２）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層とし、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ、を選択的に除去した構成である。
（３３）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層とし、第二の塗布型絶縁膜ＯＩＬ２を選択的に除去した構成である。
（３４）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層。薄膜トランジスタＴＦＴの表面保護膜ＰＡＳを選択的に除去した構成である。
（３５）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層とし、ゲート絶縁膜ＧＩを選択的に除去した構成である。
（３６）上下二層の透明電極間はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ，第二の塗布型絶縁膜ＯＩＬ２，第一の塗布型絶縁膜ＯＩＬ１の四層積層とした構成である。
【０１５５】
図３１から図３３において、上層透明電極、および下層透明電極はいずれか一方が画素電極ＰＸで、他方が共通信号電極ＣＥとなるが、上層，下層の透明電極の役割が入れ替わったどちらの構成の場合においても、本発明の効果が得られる。また、塗布型絶縁膜OIL1は全て、上下二層の透明電極間において、ゲート絶縁膜ＧＩ、および薄膜トランジスタ
ＴＦＴの表面保護膜ＰＡＳよりも上層透明電極側に配置されているが、ゲート絶縁膜ＧＩ、および薄膜トランジスタＴＦＴの表面保護膜ＰＡＳよりも下層透明電極側に配置されても同様の効果が得られる。ただし、その場合には薄膜トランジスタＴＦＴの動作安定，信頼性確保のため、薄膜トランジスタＴＦＴの配置される領域には塗布型絶縁膜ＯＩＬ１は存在しない構成とすることがより望ましい。
【０１５６】
また、図３１から図３３においては、ゲート絶縁膜ＧＩを選択的に形成し、薄膜トランジスタＴＦＴ保護膜ＰＡＳを選択的に形成していない構成もあるが、これらについてはゲート絶縁膜ＧＩのみを半導体層ＳＩをエッチングした後にエッチングすることにより実現できる。ただし、この場合はホトリソグラフィー工程が一回増えることとなる。
【０１５７】
また、図３１から図３３に示した構成において、実施例五で示したように、下層透明電極上で上層透明電極が存在しない領域に誘電率の高い絶縁膜ＩＬを新たに加えることにより、液晶層ＬＣの誘電率に関わらずに駆動電圧の低減が可能な構成となる。
【０１５８】
上記の全ての実施例において、本発明の透明導電膜構成を、逆スタガ型のＴＦＴをスィッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、あるいはコプレナー型のＴＦＴ等、異なる構造のＴＦＴを用いた場合も適用可能である。
【０１５９】
上下二層の透明電極の役割については実施例毎にいずれかの場合しか示していないが、一方が、共通信号電極ＣＥで他方が画素電極ＰＸであれば効果は変らないことはいうまでもない。
【０１６０】
走査信号電極ＧＥ，配線ＧＬ、及び映像信号電極ＳＤ，配線ＤＬ、及び共通信号配線ＣＬを構成するメタル膜は、一例としてＣｒを使用しているが、例えば、スパッタリング、または蒸着法等で形成されたＣｒ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｗ等の高融点金属、これらの合金または金属シリサイド、または低抵抗配線材料であるＡｌ，Ａｌ合金、またはこれらの材料からなる積層膜で構成されても構わない。半導体，不純物をドープしたシリコン膜からなる電極ＮＳＩを構成するシリコン膜としてはアモルファスシリコン膜を使用しているが、例えば、アモルファスシリコン膜を熱処理、またはレーザーアニール処理して結晶化した多結晶シリコン膜を用いてもよい。
【０１６１】
ゲート絶縁膜ＧＩ，保護絶縁膜は、例えばプラズマＣＶＤ、またはスパッタリング法等で形成された窒化シリコン膜を使用しているが、例えば、酸化シリコン膜等の絶縁膜で構成しても構わない。ゲート絶縁膜ＧＩについては、走査信号電極ＧＥ、配線を構成するメタルの一部表面を酸化して得られた絶縁膜を用いてもよい。
【０１６２】
上下二層の透明電極間の絶縁膜はゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜ＰＡＳ、の両方が含まれた積層構造としたが、ゲート絶縁膜ＧＩ，薄膜トランジスタＴＦＴの表面保護膜のいずれかが存在しない場合、もしくはいずれも存在しない場合、でも構わない。
【０１６３】
上下層の透明導電膜は全てＩＴＯを使用しているが、透明導電膜であれば、同様の効果は得られ、例えば、酸化インジウム亜鉛(ＩＺＯ：Indium Zinc Oxide) 等の透明導電膜でも構わない。
【０１６４】
実施例四に示した上層透明電極に屈曲部を設ける構成は実施例一の構成を変化させた構成として示しているが、実施例二，実施例三、および実施例五において、上層透明電極に屈曲部分を設けることにより、それぞれに示した効果に、マルチドメインの効果が付与されることは言うまでもない。
【０１６５】
以上の実施例においては、共通信号配線ＣＬ、及びについては、走査信号電極ＧＥ，配線ＧＬと同層に、同一材料，同一工程で形成したメタル配線を用いているが、映像信号電極ＳＤ，配線ＤＬと同層に同一材料，同一工程で形成してもよいことはもちろん、共通信号電極ＣＥを構成する透明導電膜をそのまま延在して共通信号配線ＣＬとしてもよい。
【０１６６】
本発明によれば、層間絶縁膜を挟んで上下に、二層の透明導電膜からなる画素電極、及び共通信号電極を有する横電界方式の液晶表示装置において、上下二層の透明電極間の層間絶縁膜を新たに一層追加し、下層透明電極上で上層透明電極が存在する領域に選択的に形成する構成とすることにより、液晶への書き込み時間の低減が可能となる。また、従来構造で配置されている層間絶縁膜を、下層透明電極上で上層透明電極の存在しない領域において、選択的に除去する構成とすることにより、液晶の駆動電圧の低減が可能となる。
【０１６７】
さらに２つの効果を組み合わせた構成とすることにより、液晶への書き込み時間の低減、液晶の駆動電圧低減の両方を実現できる。また、本発明の構成において、新たに加える絶縁膜を塗布型絶縁膜とすることにより、上層透明電極をエッチングする際、絶縁膜の不良部分を埋め込み、被覆でき、下層透明電極、及び金属材料からなる電極，配線が被る腐食，断線等の不良を低減、および上下二層の透明電極間の絶縁不良を低減し、高透過率で高性能な液晶表示装置を、歩留まりよく製造することが可能となる。
【産業上の利用可能性】
【０１６８】
以上のように、本発明によれば、歩留まりよく製造することが可能な構造の液晶表示装置を提供するのに有用である。
【図面の簡単な説明】
【０１６９】
【図１】本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２に示した、Ａ−Ａ′で示した線に沿う断面図である。
【図２】本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板側の表面図である。
【図３】図２に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板側の断面図である。
【図４】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、電気回路を示す概略図である。
【図５】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、基板端部の断面模式図である。
【図６】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【図７】第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【図８】本発明の第一の実施例の構成を実現するためのプロセスフローを示す図である。
【図９】図８のプロセスフローに則ってＴＦＴ基板を作製した際の、図２におけるＡ−Ａ′で示した線に沿う断面図である。
【図１０】図８のプロセスフローに則ってＴＦＴ基板を作製した際の、図２におけるＢ−Ｂ′で示した線に沿う断面図である。
【図１１】本発明の第二の実施例を示す断面図で、後述する図１２に示した、Ａ−Ａ′で示した線に沿う、対向基板を含む断面図である。
【図１２】本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図である。
【図１３】図１２に示した、Ｂ−Ｂ′で示した線に沿うＴＦＴ基板側の断面図である。
【図１４】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、基板端部の断面模式図である。
【図１５】第二の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【図１６】本発明の第一の実施例の構成を実現するためのプロセスを示す図である。
【図１７】図１６のプロセスフローに則ってＴＦＴ基板を作製した際の図１２におけるＡ−Ａ′で示した線に沿う断面図である。
【図１８】図１６のプロセスフローに則ってＴＦＴ基板を作製した際の図１２におけるＢ−Ｂ′で示した線に沿う断面図である。
【図１９】本発明の第三の実施例を示す断面図で、後述する図２０に示した、Ａ−Ａ′で示した線に沿う、対向基板を含む断面図である。
【図２０】本発明の第三の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図である。
【図２１】図２０に示した、Ｂ−Ｂ′で示した線に沿うＴＦＴ基板側の断面図である。
【図２２】図２０に示した、Ｃ−Ｃ′で示した線に沿うＴＦＴ基板側の断面図である。
【図２３】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、基板端部の断面模式図である。
【図２４】第三の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【図２５】、第三の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【図２６】本発明の第三の実施例の構成を実現するためのプロセスを示す図である。
【図２７】図２６のプロセスフローに則ってＴＦＴ基板を作製した際の図２０におけるＡ−Ａ′で示した線に沿う断面図である。
【図２８】図２６のプロセスフローに則ってＴＦＴ基板を作製した際の図２０におけるＢ−Ｂ′で示した線に沿う断面図である。
【図２９】本発明の第四の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図である。
【図３０】本発明の第五の実施例を示すアクティブマトリックス型液晶表示装置の、断面構成図である。
【図３１】第一の実施例から第五の実施例において、上下二層の透明電極間の層間絶縁膜の取りうる構成の組み合わせを示した図である。
【図３２】第一の実施例から第五の実施例において、上下二層の透明電極間の層間絶縁膜の取りうる構成の組み合わせを示した図である。
【図３３】第一の実施例から第五の実施例において、上下二層の透明電極間の層間絶縁膜の取りうる構成の組み合わせを示した図である。
【図３４】上下二層の透明電極間に存在する絶縁膜構成に対して、新たに低容量化絶縁膜を一層追加した際の低容量化の効果を示す図である。
【図３５】下層透明電極上で上層透明電極が存在しない領域に配置される絶縁膜構成（膜厚）を変更した際の液晶の駆動電圧低減の効果を示す図である。
【図３６】上下透明電極間に塗布型絶縁膜を配置した場合の絶縁膜の不良部分の被覆埋め込みによるプロセス冗長効果を示す図である。

Claims (19)

1. 一対の基板と、
   該一対の基板に挟持された液晶層とを有し、
   一対の基板の一方の基板には、複数の走査信号配線と、該複数の信号配線にマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点付近に対応して形成された複数の薄膜トランジスタとを有し、
   前記複数の走査信号配線および、前記複数の映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、
   前記共通信号電極と、前記画素電極とはその一部において層間絶縁膜を介して重ね合わさり、
   前記画素電極、および前記共通信号電極のそれぞれ少なくとも一部が透明導電膜で構成されており、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記一方の基板に近い側に配置された第一の電極が、前記一つの画素のほぼ全域に形成され、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記液晶層側に配置された第二の電極が、スリット状、もしくは櫛歯状に形成された液晶表示装置であって、
   前記層間絶縁膜に含まれる絶縁膜のうち少なくとも一層の絶縁膜を、第一の電極上で、第二の電極が存在する領域に選択的に形成した液晶表示装置。
2. 前記液晶層はΔεが負の液晶を用い、前記層間絶縁膜に含まれる、絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
   

   

   をＳ_A とし、第一の電極上で、前記第二の電極が存在しない領域において、前記一対の基板の一方の基板上に配置された第一の配向膜と前記第一の電極の間に配置された絶縁膜の層数をｍ、第１層の絶縁膜の誘電率をε₁、膜厚をｄ₁、液晶のダイレクタに対して垂直方向の液晶の誘電率をε_LCとした場合の
   

   

   、（ただしｍ≧１とする）、をＳ_Bとした場合にＳ_A＜Ｓ_B、が成立する請求項１の液晶表示装置。
3. 前記液晶層はΔεが負の液晶を用い、前記第一の電極上で、前記第二の電極が存在しない領域において、前記一対の基板の一方の基板上に配置された第一の配向膜と前記第一の電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
   

   

   をＳ_Aとし、液晶のダイレクタに対して垂直方向の誘電率をε_LCとした場合の
   

   

   をＳ_Bとした場合にＳ_A＜Ｓ_B、が成立する請求項１の液晶表示装置。
4. 前記液晶層はΔεが正の液晶を用い、前記層間絶縁膜に含まれる、絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をε_k、膜厚をｄ_kとした場合の
   

   

   をＳ_A とし、前記第一の電極上で、前記第二の電極が存在しない領域において、前記一対の基板の一方の基板上に配置された第一の配向膜と前記第一の電極の間に配置された絶縁膜の層数をｍ、第１層の絶縁膜の誘電率をε₁、膜厚をｄ₁、液晶のダイレクタに対して平行方向の液晶の誘電率をε_LCとした場合の
   

   

   、（ただしｍ≧１とする）、をＳ_B とした場合にＳ_A＜Ｓ_B、が成立する請求項１の液晶表示装置。
5. 前記液晶層はΔεが正の液晶を用い、前記第一の電極上で、前記第二の電極が存在しない領域において、前記一対の基板の一方の基板上に配置された第一の配向膜と前記第一の電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεｋ、膜厚をｄｋとした場合の
   

   

   をＳ_Aとし、液晶のダイレクタに対して平行方向の誘電率をε_LCとした場合の
   

   

   をＳ_Bとした場合にＳ_A＜Ｓ_B、が成立する請求項１の液晶表示装置。
6. 一対の基板と、
   該一対の基板に挟持された液晶層とを有し、
   一対の基板の一方の基板には、複数の走査信号配線と、該複数の信号配線にマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点付近に対応して形成された複数の薄膜トランジスタとを有し、
   前記複数の走査信号配線および、前記複数の映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、
   前記共通信号電極と、前記画素電極とはその一部において層間絶縁膜を介して重ね合わさり、
   前記画素電極、および前記共通信号電極のそれぞれ少なくとも一部が透明導電膜で構成されており、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記一方の基板に近い側に配置された第一の電極が、前記一つの画素のほぼ全域に形成され、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記液晶層側に配置された第二の電極が、スリット状、もしくは櫛歯状に形成された液晶表示装置であって、
   前記層間絶縁膜は、一層の絶縁膜で構成されており、かつその一層の絶縁膜を、前記第一の電極上で、第二の電極が存在する領域に選択的に形成した液晶表示装置。
7. 一対の基板と、
   該一対の基板に挟持された液晶層とを有し、
   一対の基板の一方の基板には、複数の走査信号配線と、該複数の信号配線にマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点付近に対応して形成された複数の薄膜トランジスタとを有し、
   前記複数の走査信号配線および、前記複数の映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、
   前記共通信号電極と、前記画素電極とはその一部において層間絶縁膜を介して重ね合わさり、
   前記画素電極、および前記共通信号電極のそれぞれ少なくとも一部が透明導電膜で構成されており、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記一方の基板に近い側に配置された第一の電極が、前記一つの画素のほぼ全域に形成され、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記液晶層側に配置された第二の電極が、スリット状、もしくは櫛歯状に形成された液晶表示装置であって、
   前記層間絶縁膜が二層の絶縁膜で構成されており、かつ少なくともそのうちの一層以上の絶縁膜を、前記第一の電極上で、前記第二の電極が存在する領域に選択的に形成した液晶表示装置。
8. 一対の基板と、
   該一対の基板に挟持された液晶層とを有し、
   一対の基板の一方の基板には、複数の走査信号配線と、該複数の信号配線にマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点付近に対応して形成された複数の薄膜トランジスタとを有し、
   前記複数の走査信号配線および、前記複数の映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、
   前記共通信号電極と、前記画素電極とはその一部において層間絶縁膜を介して重ね合わさり、
   前記画素電極、および前記共通信号電極のそれぞれ少なくとも一部が透明導電膜で構成されており、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記一方の基板に近い側に配置された第一の電極が、前記一つの画素のほぼ全域に形成され、
   前記画素電極と前記共通信号電極のうち絶縁膜を介して前記液晶層側に配置された第二の電極が、スリット状、もしくは櫛歯状に形成された液晶表示装置であって、
   前記層間絶縁膜が三層以上の絶縁膜で構成されており、かつ少なくともそのうちの一層以上の絶縁膜を、前記第一の電極上で、前記第二の電極が存在する領域に選択的に形成した液晶表示装置。
9. 前記層間絶縁膜は、前記薄膜トランジスタのゲート絶縁膜としての機能を有する請求項６から８のいずれかに記載の液晶表示装置。
10. 前記層間絶縁膜は、前記薄膜トランジスタの表面保護膜としての機能を有する請求項６から８のいずれかに記載の液晶表示装置。
11. 前記層間絶縁膜は、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜、もしくは前記薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜と、前記第一の絶縁膜及び前記第二の絶縁膜以外の絶縁膜で、前記第一の電極上で前記第二の電極が配置される領域の一部に、前記第二の電極の形状を倣って、選択的に形成する第三の絶縁膜と、を有する請求項８の液晶表示装置。
12. 前記層間絶縁膜は、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第一の絶縁膜、もしくは前記薄膜トランジスタの表面保護膜としての機能を有する第二の絶縁膜と、前記第一の絶縁膜及び前記第二の以外の絶縁膜で、前記第二の電極と他の電極配線とを接続するためのスルーホールを形成する領域及び端子の露出領域を除いた領域の一部に形成された第四の絶縁膜と、を有する請求項８の液晶表示装置。
13. 前記第一の電極上で、前記第二の電極が存在しない領域に対して、前記第二の電極が配置される領域の一部に、選択的に形成した前記層間絶縁膜の絶縁膜のパターン幅をＷ_ISO：μｍ、前記スリット状、もしくは櫛歯状に形成された前記第二の電極の電極幅をＷ_EL：μｍ、前記第二の電極の電極間の間隔をＷ_SP：μｍとした場合に、
    Ｗ_ISO−２≦Ｗ_EL≦Ｗ_ISO＋２
    Ｗ_ISO＞０
    Ｗ_ISO＜Ｗ_EL＋Ｗ_SP
    が成立することを特徴とする請求項６から８のいずれかに記載の液晶表示装置。
14. 前記第三の絶縁膜は、塗布型絶縁膜である請求項１１に記載の液晶表示装置。
15. 前記第四の絶縁膜は、塗布型絶縁膜である請求項１２に記載の液晶表示装置。
16. 前記第三の絶縁膜の膜厚は、０.２μｍ〜４.０μｍである請求項１１に記載の液晶表示装置。
17. 前記第三の絶縁膜の誘電率は、１.５〜６.５である請求項１１に記載の液晶表示装置。
18. 前記塗布型絶縁膜である前記第四の絶縁膜の膜厚は、０.１μｍ〜２.０μｍである請求項１５に記載の液晶表示装置。
19. 一対の基板と、
    該一対の基板に挟持された液晶層とを有し、
    一対の基板の一方の基板には、複数の走査信号配線と、該複数の信号配線にマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点付近に対応して形成された複数の薄膜トランジスタとを有し、
    前記複数の走査信号配線および、前記複数の映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、
    前記共通信号電極と、前記画素電極とはその一部において層間絶縁膜を介して重ね合わさり、
    前記画素電極、および前記共通信号電極のそれぞれ少なくとも一部が透明導電膜で構成されており、
    前記画素電極と前記共通信号電極のうち絶縁膜を介して前記一方の基板に近い側に配置された第一の電極が、前記一つの画素のほぼ全域に形成され、
    前記画素電極と前記共通信号電極のうち絶縁膜を介して前記液晶層側に配置された第二の電極が、スリット状、もしくは櫛歯状に形成された液晶表示装置であって、
    前記層間絶縁膜に含まれる絶縁膜のうち少なくとも一層の絶縁膜は、第一の電極上で、第二の電極が存在する領域に選択的に形成されており、
    前記第一の電極上で、前記第二の電極が存在しない領域に選択的に形成された誘電率が７.０以上の第五の絶縁膜を有し、
    前記第一の電極上で、前記第二の電極が存在しない領域において、前記一対の基板の一方の基板上に配置された第一の配向膜と前記第一の電極の間に配置された前記第五の絶縁膜の総膜厚をＤ_B、前記層間絶縁膜の膜厚をＤ_C、前記第二の電極の膜厚をＤ_D とした場合に、Ｄ_B≦Ｄ_C＋Ｄ_Dが成立する液晶表示装置。

Images