DE3306535A1 - Duennfilmtransistor mit isoliertem gate - Google Patents
Duennfilmtransistor mit isoliertem gateInfo
- Publication number
- DE3306535A1 DE3306535A1 DE19833306535 DE3306535A DE3306535A1 DE 3306535 A1 DE3306535 A1 DE 3306535A1 DE 19833306535 DE19833306535 DE 19833306535 DE 3306535 A DE3306535 A DE 3306535A DE 3306535 A1 DE3306535 A1 DE 3306535A1
- Authority
- DE
- Germany
- Prior art keywords
- thin film
- film transistor
- layer
- insulating layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims description 89
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 6
- 238000007743 anodising Methods 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000005744 Teer Meer reaction Methods 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000013081 microcrystal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000005667 attractant Substances 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000031902 chemoattractant activity Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Description
Sharp K.K
* * *> ■ η- · * ι ο tU I /
TER MEER · MÜLLER · STEINMEfe"I"ER *- - -* · »""- "*
Beschreibung
Gegenstand der Erfindung ist ein Dünnfilmtransistor mit
isoliertem Gate, der ein isolierendes Substrat, eine Gate-Elektrode, eine das Gate isolierende Schicht, eine
Halbleiterschicht, eine Source-Elektrode und eine Drain-Elektrode aufweist.
In der Fig. 1 ist eine Schnittansicht eines herkömmlichen
Dünnfilmtransistors mit isoliertem Gate dargestellt. Wie aus der Fig. 1 zu erkennen ist, umfaßt dieser Dünnfilmtransistor
ein isolierendes Substrat 1, eine Gate-Elektrode 2, eine das Gate isolierende Schicht 3, eine
Source-Elektrode 5 und eine Drain-Elektrode 6. Dabei besteht das isolierende Substrat 1 aus Glas, Keramik oder
einem kristallinen Material. Die Gate-Elektrode 2 besteht aus Cr, Al, Ni oder Au oder dergleichen. Die das
Gate isolierende Schicht 3 besteht aus SiO, Ta2O5, Y2 O3' Si3N4 oder M<3F2 etc· Die Halbleiterschicht
4 kann aus CdS, CdSe, Te oder PbS und dergleichen bestehen. Die Source-Elektrode 5 und die Drain-Elektrode
6 sind aus Al, Au, Ni, Cr oder In etc. ausgebildet, so daß sie mit der Halbleiterschicht 4 in ohmschem Kontakt
stehen.
Wenn ein in dieser Weise aufgebauter Dünnfilmtransistor
mit isolierendem Gate zum Treiben einer Flüssigkristall anzeige im Multiplexbetrieb verwendet wird, muß er die
folgenden Anforderungen erfüllen:
Er muß einen hohen Widerstand im "Aus"-Zustand (R ) aufweisen, um ein scharfes Ausschaltver-
AUS
halten zu ermöglichen;
er muß einen niedrigen Widerstand im "Ein"-Zu-
er muß einen niedrigen Widerstand im "Ein"-Zu-
TER MEER · MÜLLER · STEIN.METS.rER: *.''-'--- uOUUJOJ
-A-
stand (R . ) aufweisen, um ein hohes Ein/Aus-Vor-
ilj Χ Π
hältnis (R /R . ) zu errnög1 Lehen;
nils üj .ι η
er muß eine hohe Schaltgeschwindigkeit besitzen; und
er muß selbst nach langen Betriebsdauern stabil sein.
Zur Erfüllung der oben angesprochenen Anforderungen sollte
die das Gate isolierende Schicht 3 des Dünnfilmtransistors die folgenden Eigenschaften aufweisen:
1. Sie sollte einen hohen Widerstand besitzen und frei sein
von irgendwelchen kleinsten Lüchern, so daß eine gute Betriebssicherheit und eine hohe Durchschlagsspannung
möglich werden;
2. sie sollte eine geringe Dichte an mobilen Ionen aufweisen;
3. sie sollte eine kleine Grenzfläche mit einer Halbleiterschicht
aufweisen; und
4. sie sollte einen großen Feldeffekt gegenüber der Halbleiterschicht aufweisen.
Da die Anforderungen 1. und 4. miteinander in Konflikt stehen, könnon die herkömmlichen Dünnfilmtransistoren
mit isoliertem Gate die oben angesprochenen Anforderungen nicht erfüllen. Dies könnte jedoch dadurch erreicht
werden, daß man die isolierende Schicht durch Anodisieren bzw. durch anodische Oxidation bildet.
So ist es beispielsweise nicht möglich, durch Aufsputtern
oder durch ein chemisches Aufdampfverfahren eine dünne Schicht aus SiO2, Si3N4 etc. mit einer Dicke von
weniger als 200 bis 300 nm (2000 bis 3000 K) zu erzeugen, die frei ist von kleinsten Lochern oder Fehlern
(pin holes). Durch Anodisieren, d. h. durch anodische
Sharp K.K.
TER MEER . MÜLLER · STEINfc/lElSf ER * - · " : ■ ■
Oxidation, kann man jedoch eine isolierende Schicht mit einer Dicke von einigen 10 mn (einigen 100 Ä) erzeugen,
die frei ist von kleinsten Löchern und Fehlern und die einer hohen Spannung zu widerstehen vermag. Wenn an die
Gate-Elektrode eine konstante Spannung angelegt wird, ist der Feldeffekt gegenüber der Oberfläche der HaIbleiterschicht
proportional der Dielektrizitätskonstanten der isolierenden Schicht und umgekehrt proportional
ihrer Dicke. Somit kann man durch Anodisieren eine dünne Schicht mit einem hohen Feldeffekt erzeugen.
Bei den herkömmlichen Verfahren kann jedoch eine Beschädigung der durch Anodisieren erzeugten dünnen
Schicht erfolgen, wenn eine Halbleiterschicht auf der dünnen Schicht angeordnet wird, was zur Folge hat, daß
die dielektrischen Eigenschaften der dünnen Schicht beeinträchtigt werden, so daß sie keine geeignete isolierende
Schicht für das Gate eines Dünnfilmtransistors darstellt. Da die Ausbildung der Halbleiterschicht wegen
des Aufbaus des Dünnfilmtransistors nach der Erzeugung
der das Gate isolierenden Schicht erfolgen muß, kann nach dem Stand der Technik eine Beeinträchtigung
der dielektrischen Eigenschaften nicht vermieden werden.
Die Aufgabe der vorliegenden Erfindung besteht nun darin,
einen verbesserten Dünnfilmtransistor mit isoliertem Gate anzugeben, der die oben angesprochenen Anforderungen
1. bis 4. erfüllt, eine hohe Betriebsstabilitat und gute Eigenschaften aufweist.
Diese Aufgabe wird nun gelöst durch die kennzeichnenden Merkmale des Dünnfilmtransistors gemäß Hauptanspruch.
Die Unteransprüche betreffen besonders bevorzugte Ausführungsformen dieses Erfindungsgegenstandes.
TER MEER -MÜLLER · STEIN.MEfSjHR: : ." * Γ Ι .^l 3306535
Der erfindungsgemäße Dünnfilmtransistor mit isoliertem
Gate umfaßt eine doppelte Gate-lsolierschicht und vorzugsweise
eine amorphe oder mikrokristalline Halbleiterschicht aus insbesondere Silicium. Vorzugsweise
wird diese Halbleiterschicht durch eine Glimmentladung gebildet bzw. erzeugt. Dabei besitzt die mikrokristalline
Schicht Mikrokristalle mit Körnchen mit einem Durchmesser von einigen nm bis einigen 10 nm (einige
10 bis einige 100 A).
10
10
Die Erfindung sei im folgenden näher unter Bezugnahme auf die beigefügten Zeichnungen erläutert. In den
Zeichnungen zeigen:
Fig. 1 eine Schnittansicht eines herkömmlichen
Dünnfilmtransistors mit isoliertem Gate,
Fig. 2 eine Schnittansicht eines erfindungsgemäßen
Dünnfilmtransistors mit isoliertem Gate, und
Fig. 3 und 4 graphische Darstellungen, die die Beziehung zwischen dem Drain-Strom und der
Gate-Spannung des erfindungsgemäßen Dünnfilmtransistors
mit isoliertem Gate wie
dergeben .
In der Fig. 2 ist ein erfindungsgemäßer Dünnfilmtransistor
mit isoliertem Gate dargestellt. Dieser Dünnfilmtransistor umfaßt ein isolierendes Substrat 10,
eine Gate-Elektrode 20, eine erste isolierende Schicht 30, eine zweite isolierende Schicht 31, eine Schicht
40 aus amorphem Silicium, eine Source-Elektrode 50, eine Drain-Elektrode 60 und eine Schutzschicht 70.
Sharp K.K.
*** ·· · «·· · 2017—GER—A
TER MEER .MÜLLER ■ STEINI^EISJER ·..' .:'.. * ''..'' \.1 3306
— *7 —
Das Substrat 10 besteht aus Glas, Keramik, einem kristallinen
Material oder dergleichen. Auf die Oberfläche des Substrats 10 ist eine Tantalschicht aufgebracht.
Die Tantalschicht wird in eine Ammoniumtartratlösung eingetaucht, um durch Anlegen einer konstanten
Spannung von etwa 65 V eine Ta^O^-Oxidschicht
mit einer Dicke von etwa 100 nm (1000 A) zu bilden. Die Tantalschicht wird als Gateschicht 20 verwendet,
während die Ta-Oc-Schicht als erste isolierende Schicht
30, die auch als Oxidschicht bezeichnet wird, dient.
Auf der ersten isolierenden Schicht 30 wird mit Hilfe eines chemischen Aufdampfverfahrens oder durch Aufsputtern
eine zweite isolierende Schicht 31 aus Si3N. etc.
mit einer Dicke von etwa 100 nm (1000 A) gebildet. Anstelle von Si3N4 kann man auch SiO, SiO2, Y?°3' A"^2O3'
MgF „ etc. verwenden. Die zweite isolierende Schicht 31
schützt die erste isolierende Schicht 30. Die erste isolierende Schicht bzw. die Oxidschicht 30 und die
zweite isolierende Schicht 31 bilden die doppelte Gate-Isolierschicht .
Die Halbleiterschicht 40 besteht vorzugsweise aus amorphem Silicium, welches durch eine Glimmentladung mit
einer Dicke von etwa 300 nm (3000 Ä) abgeschieden wird. Die Source-Elektrode 50 und die Drain-Elektrode 60 bestehen
vorzugsweise beide aus Aluminium, welches in einer Dicke von etwa 300 nm (3000 Ä) aufgedampft wird.
Die Schutzschicht 70 besteht vorzugsweise aus Si3N4,
welches durch ein chemisches Aufdampfverfahren in einer
Dicke von etwa 300 nm (3000 A) aufgebracht wird und mindestens die Halbleiterschicht 40 bedeckt. Während
die Schutzschicht 70 die Halbleiterschicht 40 schützt, kann sie auch auf der hinteren Oberfläche der
TER MEER · MÜLLER · STEINBEIßER · : -" " "■ J '..' O 1 Π C C 1 C
Halbleiterschicht 40 eine Verarmungsschicht erzeugen, wodurch die Lockströme des Dünnfilmtransistors mit isoliertem
Gate im "Aus"-Zustand vermindert werden, wodurch die Eigenschaften des Dünnfilmtransistors verbessert
werden.
Da die spezifischen Dielektrizitätskonstanten von Si3N.
bzw. Ta3O5 etwa 6,4 bzw. 26,0 betragen, muß eine aus
Si3N4 gebildete einfache Gate-Isolierschicht, wie sie
unter Bezugnahme auf die Fig. 1 beschrieben wurde, eine Dicke von etwa 125 nm (1250 Ä) aufweisen, wobei sich
Probleme durch die Bildung feinster Löcher oder Fehler ergeben, was zu einer Beeinträchtigung der dielektrischen
Eigenschaften führt.
Erfindungsgemäß besteht die Gate-Isolierschicht aus einer
Kombination aus der ersten isolierenden Schicht aus T^2O5 und der zweiten isolierenden Schicht 31 aus
Si3N4. Dabei ist die Ta^O ^-Schicht frei von feinsten
Poren und Löchern und ermöglicht in dieser Weise gute dielektrische Eigenschaften. Da die zweite isolierende
Schicht 31 die erste isolierende Schicht 30 bedeckt, kann sie die erste isolierende Schicht 30 während des
Aufbringens der Halbleiterschicht 40 unter Glimmentladung schützen. In dieser Weise wird die erste isolierende
Schicht 30 vor einer Beschädigung bewahrt, so daß ihre guten dielektrischen Eigenschaften beibehalten
bleiben.
Da die Ilalbleiterschicht 40 vorzugsweise amorph ist,
können mögliche Abweichungen von den stöchiometrischen Verhältnissen vernachlässigt werden. Die amorphe
Schicht zeichnet sich dadurch aus, daß sie einen großen Energieabstand ermöglicht und eine geringe Anzahl von
Eigenträgern aufweist, was für Dünnfilmtransistoren mit
Sharp K.K. **'::. :*":'"': ■'.'.' ""' 2ü17-ger-a
TER MEER - MÜLLER · STEINfc/iElotER : * ■' "■ '- - '
isoliertem Gate vorteilhaft ist.
Da die Gate-Elektrode 20 aus Tantal besteht, welches besser Arbeitseigenschaften als Aluminium und dergleichen
aufweist, wird die Abschnürungsspannung positiv, so daß sich ein normal ausgeschaltoter Dünnfilmtransistor
mit isoliertem Gate ergibt. Damit ist aber der Widerstand des Dünnfilmtransistors im "Aus"-Zustand
bei einer Gate-Spannung von Null groß, was für Flüssigkristall-Matrixanzeigen
vorteilhaft ist.
Die Schutzschicht 70 kann die Halbleiterschicht 40 von der Umgebung abschirmen, vermindert das Krümmen der
Energiebänder an der Oberfläche der Halbleiterschicht, die an dem Gateisolator 31 angrenzt, und die Krümmung
des Energiebands an der gegenüberliegenden Oberfläche, die an die Schutzschicht 70 angrenzt, wodurch die Eigenschaften
stabilisiert werden und der Widerstand im "Aus"-Zustand erhöht wird.
Wenn der Dünnfilmtransistor mit isoliertem Gate in einer
Flüssigkristallanzeigezelle angeordnet wird, kann die Schutzschicht 70 den Dünnfilmtransistor von der
Schicht mit der Flüssigkristallmischung isolieren, wodurch die Lebensdauer des Dünnfilmtransistors gesteigert
wird.
Weiterhin dient die Schutzschicht 70 zum Schutz des Dünnfilmtransistors dann, wenn eine Metallschicht auf
dem Dünnfilmtransistor aufgebracht wird, um die aktiven Schichten des Dünnfilmtransistors vor Lichteinwirkung
zu schützen. Wenn die Schutzschicht 70 mit einer Metallschicht bedeckt wird, die die aktiven Schichten
des Dünnfilmtransistors bedeckt, kann die Schutzschicht
70 das Problem lösen, daß durch Leckströme der
TER MEER · MÜLLER · STEINNTlEfSTER: I ,' * Z '. . ~* ο O O η Γ Ο Γ
Widerstand des Dünnfilmtransiutors im "Aus"-Zustand vermindert
wird.
Die Pig. 3 zeigt anhand einer Kurvendarstellung die Be-Ziehung zwischen dem Drain-Strom und der Gate-Spannung,
wenn die Source-Drain-Spannung etwa 10 V beträgt. Die in
der Fig. 3 dargestellten Daten wurden an einem Dünnfilmtransistor
mit einem Kanal zwischen der Source-Elektrode 50 und der Drain-Elektrode 60 mit einer Kanallänge von
etwa 40 μΐη und einer Kanalbreite von etwa 2000 μΐη gemessen.
Die Kurvendarstellung der Fig. 3 verdeutlicht, daß das Ein/Aus-Verhältnis (gegen den Drain-Strom) im Bereich
von etwa 0 bis 5 V einige 10 000 und im Bereich von etwa Ü bis 10 V einige 100 000 beträgt.
Anstelle einer amorphen Siliciumschicht 40 kann man auch eine mikrokristalline Siliciumschicht anwenden- Diese
Schicht wird in einer Glimmentladung mit einer Dicke von etwa 300 nm (3000 A) gebildet. In diesem Fall wird mit
einer großen Menge Wasserstoff verdünntes SiH.-Gas, welches beispielsweise in einem Verhältnis von SiH./(SiH4 +
H«) = 0,03 angewandt wird, zersetzt.
Die in dieser Weise gebildete mikrokristalline Schicht 40 besteht aus Mikrokristallen. Im anderen Fall besteht
sie aus einer amorphen Siliciumschicht, die zum Teil Mikrokristalle enthält. Die Korngröße der Mikrokristal-Ie
liegt typischerweise im Bereich von einigen nm bis einigen 10 nm (einige 10 bis 100 Ä), wodurch sich eine
größere Mobilität im Vergleich zu einer echten amorphen Schicht ergibt.
Wenn man mit H0 verdünntos gasförmiges SiH. verwendet,
ergibt sich bei der Glimmentladung eine Schicht aus amorphem Silicium, die diskret angeordnete Mikrokri-
Sharp K.K. 2017-GER-A
TER MEER · MÜLLER · STEINIViEKSTER Z : .' : I - ..
- 11 -
stalle mit einer Korngröße von einigen mn bis einigen
nm (einige 10 bis 100 Ä) aufweist, wobei die Korngröße
typischerweise etwa 5 bis 10 nm (50 bis 100 Ä) beträgt.
Anschließend werden die Mikrokristalle erforderlichenfalls gezüchtet, um letztlich ein polykristallines Material
zu ergeben.
Die Fig. 4 zeigt anhand einer Kurvendarstellung die Bezeihung zwischen dem Drain-Strom in Abhängigkeit von
der Gate-Spannung. Die in der Fig. 4 dargestellten Meßwerte wurden unter den gleichen Bedingungen gemessen,
wie sie für die Fig. 3 angewandt wurden. Die Kurvendarstellung der Fig. 4 zeigt, daß das Ein/Aus-Verhältnis
im Bereich von etwa 0 bis 5 V mehr als einige 1000 und im Bereich von etwa 0 bis 10V etwa einige 100 000 beträgt.
Claims (7)
- TER MEER-MÜLLER-STEINMEISTERPATENTANWÄLTE — EUROPEAN PATENT ATTORNEYSDipl.-Chem. Dr. N. tar Meer Dipl.-Ing. H. SteinmeisterTÄSUe ι MÜIIer Artur-Ladebeok-Straeee 51D-8OOO MÜNCHEN 22 D-48OO BIELEFELD 1Case 2017-GER-A 24. Februar 1983SHARP KABUSHIKI KAISHA22-22 Nagaike-cho Abeno-kU/ Osaka 54 5, JapanDünnfilmtransistor mit isoliertem GatePriorität; 25. Februar 1982, Japan, Nr. 57-3021931. Januar 1983, Japan, Nr. noch nicht bekanntPatentansprüchei Dünnfilmtransistor mit isoliertem Gate, mit einem isolierenden Substrat, einer Gate-Elektrode, einer das Gate isolierenden Schicht, einer Halbleiterschicht, einer Source-Elektrode und einer Drain-Elektrode, d a , durch gekennzeichnet, daß die das Gate isolierende Schicht eine doppelte Gate-Isolierschicht auseiner durch Anodisieren auf der Gate-Elektrode (20) ausgebildeten Oxidschicht (30) undTER MEER · MÜLLER · STEINMElStER ......einer die OxidschichL (30) bedeckenden, isolierenden Schicht (31) ist, unddie Halbleiterschicht (40) auf der isolierenden Schicht (31) angeordnet ist.
5 - 2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die HaIbleiterschicht (40) amorph oder mikrokristallin ist.
- 3. Dünnfilmtransistor nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterschicht (40) durch Glimmentladung aufgebracht worden ist.
- 4. Dünnfilmtransistor nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Gate-Elektrode (20) aus Tantal besteht.
- 5. Dünnfilmtransistor nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Oxidschicht (30) aus Ta-O1- besteht.
- 6. Dünnfilmtransistor nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die isolierende Schicht (31) aus Si->N., SiO2 oder einem Metalloxid besteht.
- 7. Dünnfilmtransistor nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß zumindest die Halbleiterschicht (40) mit einer Schutzschicht (70) bedeckt ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030219A JPS58147069A (ja) | 1982-02-25 | 1982-02-25 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3306535A1 true DE3306535A1 (de) | 1983-09-15 |
| DE3306535C2 DE3306535C2 (de) | 1986-03-13 |
Family
ID=12297602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833306535 Expired DE3306535C2 (de) | 1982-02-25 | 1983-02-24 | Dünnfilmtransistor mit isoliertem Gate |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS58147069A (de) |
| DE (1) | DE3306535C2 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3502911A1 (de) * | 1984-01-30 | 1985-08-01 | Sharp Kk | Duennfilm-transistor |
| DE3539794A1 (de) * | 1984-11-13 | 1986-05-22 | Sharp K.K., Osaka | Duennfilm-transistor |
| EP0312389A2 (de) * | 1987-10-15 | 1989-04-19 | Sharp Kabushiki Kaisha | Flüssigkristall-Anzeigetafel |
| EP0408653A1 (de) * | 1988-03-31 | 1991-01-23 | Solarex Corporation | Dielektrisches tor für einen dünnfilmfeldeffekttransistor |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054478A (ja) * | 1983-09-06 | 1985-03-28 | Toshiba Corp | 表示装置用駆動回路基板の製造方法 |
| JPH0693464B2 (ja) * | 1983-10-19 | 1994-11-16 | 富士通株式会社 | 絶縁ゲート型薄膜トランジスタの製造方法 |
| JPS60103676A (ja) * | 1983-11-11 | 1985-06-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイの製造方法 |
| JPS60244071A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | マトリツクスアレイの製造方法 |
| US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
| JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
| JPS62222633A (ja) * | 1986-03-25 | 1987-09-30 | Sharp Corp | 半導体素子の製造方法 |
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JP2644743B2 (ja) * | 1987-01-28 | 1997-08-25 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH0828512B2 (ja) * | 1987-09-02 | 1996-03-21 | 松下電器産業株式会社 | 薄膜トランジスタ |
| JPH01130564U (de) * | 1988-02-29 | 1989-09-05 | ||
| JPH01276672A (ja) * | 1988-04-27 | 1989-11-07 | Seikosha Co Ltd | 逆スタガー型非晶質シリコン薄膜トランジスタ |
| JPH047876A (ja) * | 1990-04-25 | 1992-01-13 | Nec Corp | 薄膜トランジスタ |
| JP3173854B2 (ja) * | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| JP2823178B2 (ja) * | 1992-04-06 | 1998-11-11 | シャープ株式会社 | 金属配線基板及びその製造方法 |
| EP0582387B1 (de) * | 1992-08-05 | 1999-05-26 | Sharp Kabushiki Kaisha | Metallische Leiterplatte und Herstellungsverfahren dafür |
| JPH06188419A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP3537854B2 (ja) * | 1992-12-29 | 2004-06-14 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671820A (en) * | 1970-04-27 | 1972-06-20 | Rudolph R Haering | High voltage thin-film transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153427A (en) * | 1981-03-17 | 1982-09-22 | Fujitsu Ltd | Manufacture of thin film device |
-
1982
- 1982-02-25 JP JP57030219A patent/JPS58147069A/ja active Pending
-
1983
- 1983-02-24 DE DE19833306535 patent/DE3306535C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671820A (en) * | 1970-04-27 | 1972-06-20 | Rudolph R Haering | High voltage thin-film transistor |
Non-Patent Citations (1)
| Title |
|---|
| "NTZ", 1970, S. 501-506 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3502911A1 (de) * | 1984-01-30 | 1985-08-01 | Sharp Kk | Duennfilm-transistor |
| DE3539794A1 (de) * | 1984-11-13 | 1986-05-22 | Sharp K.K., Osaka | Duennfilm-transistor |
| EP0312389A2 (de) * | 1987-10-15 | 1989-04-19 | Sharp Kabushiki Kaisha | Flüssigkristall-Anzeigetafel |
| EP0312389A3 (en) * | 1987-10-15 | 1990-07-04 | Sharp Kabushiki Kaisha | A liquid-crystal panel |
| EP0408653A1 (de) * | 1988-03-31 | 1991-01-23 | Solarex Corporation | Dielektrisches tor für einen dünnfilmfeldeffekttransistor |
| EP0408653A4 (en) * | 1988-03-31 | 1991-10-16 | Solarex Corporation | Gate dielectric for a thin film field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147069A (ja) | 1983-09-01 |
| DE3306535C2 (de) | 1986-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3306535A1 (de) | Duennfilmtransistor mit isoliertem gate | |
| DE3602124C2 (de) | ||
| DE3640174C2 (de) | ||
| DE2805170C2 (de) | ||
| DE102005027445B4 (de) | Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches | |
| DE19712233C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE3245313C2 (de) | Verfahren zur Herstellung eines Dünnfilm-Transistors | |
| DE69734643T2 (de) | Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung | |
| WO2002013275A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
| DE3802365A1 (de) | Amorpher siliziumphotosensor | |
| DE3539794C2 (de) | ||
| DE3431155A1 (de) | Duennfilm-transistor und verfahren zu dessen herstellung | |
| DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
| DE3502911A1 (de) | Duennfilm-transistor | |
| DE102016225549A1 (de) | Flüssigkristall-displayvorrichtung und deren herstellungsverfahren | |
| DE112010003143T5 (de) | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung | |
| DE112017004841T5 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE112017004423T5 (de) | Aktivmatrixsubstrat und Verfahren zu dessen Herstellung | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| DE3021042C2 (de) | Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen | |
| DE102005049998B4 (de) | Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE4321590B4 (de) | Dünnschicht-Transistor und Verfahren zu seiner Herstellung | |
| DE2460682A1 (de) | Halbleitervorrichtung | |
| DE3228566A1 (de) | Schichtstruktur eines duennschicht-elektrolumineszenz-anzeigepaneels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |