JPH01276672A - 逆スタガー型非晶質シリコン薄膜トランジスタ - Google Patents
逆スタガー型非晶質シリコン薄膜トランジスタInfo
- Publication number
- JPH01276672A JPH01276672A JP10528288A JP10528288A JPH01276672A JP H01276672 A JPH01276672 A JP H01276672A JP 10528288 A JP10528288 A JP 10528288A JP 10528288 A JP10528288 A JP 10528288A JP H01276672 A JPH01276672 A JP H01276672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon nitride
- silicon
- gate insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 14
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 20
- 239000010407 anodic oxide Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000003513 alkali Substances 0.000 abstract description 12
- 150000002500 ions Chemical class 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 72
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- -1 gold metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、逆スタガー型非晶質シリコン薄膜トランジス
タアレイに関するものである。
タアレイに関するものである。
［従来の技術］
非晶質シリコン（以下、ａ−８ｉという）薄膜トランジ
スタ（以下、ＴＰＴという）は、アクティブマトリクス
型液晶表示器、フォトセンサ等への実用化に向けて各所
で研究開発が行われている。
スタ（以下、ＴＰＴという）は、アクティブマトリクス
型液晶表示器、フォトセンサ等への実用化に向けて各所
で研究開発が行われている。
上記ａ−３ｉＴＦＴでは、ゲート電極とソース電極およ
びドレイン電極がゲート絶縁層および非晶質シリコン層
をはさんで形成され、しかもゲート電極がソース電極お
よびドレイン電極よりも基板側に形成された逆スタガー
型ａ−５ｉＴＦＴが広く用いられている。
びドレイン電極がゲート絶縁層および非晶質シリコン層
をはさんで形成され、しかもゲート電極がソース電極お
よびドレイン電極よりも基板側に形成された逆スタガー
型ａ−５ｉＴＦＴが広く用いられている。
逆スタガー型ａ−５ｉＴＦＴのゲート絶縁層には、窒化
シリコン層単層を用いたものが研究されているが、窒化
シリコン層単層のものでは応力によりクラックが生じ易
い欠点がある。
シリコン層単層を用いたものが研究されているが、窒化
シリコン層単層のものでは応力によりクラックが生じ易
い欠点がある。
そこで、ゲート絶縁層の下層側に窒化シリコン層を用い
、」二層に酸化シリコン層を用いた逆スタガー型ａ−５
ｉＴＦＴが従来より提案されている。
、」二層に酸化シリコン層を用いた逆スタガー型ａ−５
ｉＴＦＴが従来より提案されている。
これは、窒化シリコン層の上層に酸化シリコン層を形成
することにより、窒化シリコン層の応力を緩和してクラ
ックを生じ難くさせたものである。
することにより、窒化シリコン層の応力を緩和してクラ
ックを生じ難くさせたものである。
第３図は、上記構造を何するａ−３ｉＴＦＴを示したも
のである。
のである。
同図において、ＩＡはゲート絶縁層であり、下層の窒化
シリコン層１ｅと上層の酸化シリコン層１ｆにより形成
されている。２はゲート電極、３は非晶質シリコン層、
４はｎ型不純物を適量含んだｎ型シリコン層、５はソー
ス電極、６はドレイン電極、７は絶縁性基板である。
シリコン層１ｅと上層の酸化シリコン層１ｆにより形成
されている。２はゲート電極、３は非晶質シリコン層、
４はｎ型不純物を適量含んだｎ型シリコン層、５はソー
ス電極、６はドレイン電極、７は絶縁性基板である。
このように窒化シリコン層１ｅ上に酸化シリコン層を形
成して、窒化シリコン層１ｅのクラック低減を図ってい
る。
成して、窒化シリコン層１ｅのクラック低減を図ってい
る。
［解決しようとする課題］
通常、上記ソース電極５およびドレイン電極６は、Ｔｉ
（チタン）、Ｍｏ（モリブデン）、ＡＩ（アルミニウム
） 、Ｉ Ｔ Ｏ（ＩｎｄｉｕＩＩＩＴｉｏ ０ｘｉｄ
ｅ）なと（以下、総称してＳＤ金金属いう）が用いられ
ているが、これらのＳＤ金金属は微量のアルカリイオン
が含まれている。周知のようにアルカリイオンがゲート
絶縁層１内に入るとＴＰＴの信頼性に対して著しく悪影
響を与える。
（チタン）、Ｍｏ（モリブデン）、ＡＩ（アルミニウム
） 、Ｉ Ｔ Ｏ（ＩｎｄｉｕＩＩＩＴｉｏ ０ｘｉｄ
ｅ）なと（以下、総称してＳＤ金金属いう）が用いられ
ているが、これらのＳＤ金金属は微量のアルカリイオン
が含まれている。周知のようにアルカリイオンがゲート
絶縁層１内に入るとＴＰＴの信頼性に対して著しく悪影
響を与える。
ところで、窒化シリコン層は上記アルカリイオンの侵入
を遮断することができるが、酸化シリコン層はアルカリ
イオンの侵入を遮断することができない。従って上記構
造を有するａ−５ｉＴＦＴでは、ソース電極５およびド
レイン電極６に含まれるアルカリイオンがｎ型９９３２
層４および非晶質シリコン層３中を拡散して酸化シリコ
ン層１ｆに到達し、容易に酸化シリコン層１ｆ中に侵入
する。このために上記従来の逆スタガー型ａ−５ｉＴＦ
Ｔでは信頼性に大きな問題があった。
を遮断することができるが、酸化シリコン層はアルカリ
イオンの侵入を遮断することができない。従って上記構
造を有するａ−５ｉＴＦＴでは、ソース電極５およびド
レイン電極６に含まれるアルカリイオンがｎ型９９３２
層４および非晶質シリコン層３中を拡散して酸化シリコ
ン層１ｆに到達し、容易に酸化シリコン層１ｆ中に侵入
する。このために上記従来の逆スタガー型ａ−５ｉＴＦ
Ｔでは信頼性に大きな問題があった。
本発明は、上記従来の課題に対してなされたものであり
、酸化シリコン層中にアルカリイオンが侵入しない高信
頼性を有した逆スタガー型ａ−３ｉ ＴＦＴを提供する
ことを目的としている。
、酸化シリコン層中にアルカリイオンが侵入しない高信
頼性を有した逆スタガー型ａ−３ｉ ＴＦＴを提供する
ことを目的としている。
［課題を解決するための手段］
本発明は、逆スタガー型非晶質シリコン薄膜トランジス
タにおいて、ゲート絶縁層がゲート電極側から第１の窒
化シリコン層、酸化シリコン層および第２の窒化シリコ
ン層の順に形成することにより上記課題を解決するもの
である。
タにおいて、ゲート絶縁層がゲート電極側から第１の窒
化シリコン層、酸化シリコン層および第２の窒化シリコ
ン層の順に形成することにより上記課題を解決するもの
である。
なお、第１の窒化シリコン層とゲート電極間にＴａ（タ
ンタル）陽極酸化層が形成されてもよい。
ンタル）陽極酸化層が形成されてもよい。
［実施例］
以下、本発明における一実施例図面に基いて説明する。
第１図において、１はゲート絶縁層であり、これはデー
ト電極２側から順に、第１の窒化シリコン層１ａ（厚さ
５０〜１０１００ｎ、酸化シリコン層１ｂ（厚さ３００
〜６００ｎｍ）、第２の窒化シリコン層１ｃ（厚さ１０
０〜２００ｎｍ）の３層構造になっている。ゲート電極
２は高融点金属により形成されている。３は非晶質シリ
コン層、４はｎ型シリコン層、５および６はＴｉ、Ｍｏ
。
ト電極２側から順に、第１の窒化シリコン層１ａ（厚さ
５０〜１０１００ｎ、酸化シリコン層１ｂ（厚さ３００
〜６００ｎｍ）、第２の窒化シリコン層１ｃ（厚さ１０
０〜２００ｎｍ）の３層構造になっている。ゲート電極
２は高融点金属により形成されている。３は非晶質シリ
コン層、４はｎ型シリコン層、５および６はＴｉ、Ｍｏ
。
Ａ、ｌ、ＩＴＯ等により形成されたソース電極およびド
レイン電極、７は絶縁性基板である。
レイン電極、７は絶縁性基板である。
本例では、ゲート絶縁層１の最上層に形成されｔ；第２
の窒化シリコン層１ｃが、ソース電極５およびドレイン
電極６からゲート絶縁層１へのアルカリイオンの侵入を
防止するため、信頼性の高いａ−５ｉＴＦＴを得ること
ができる。
の窒化シリコン層１ｃが、ソース電極５およびドレイン
電極６からゲート絶縁層１へのアルカリイオンの侵入を
防止するため、信頼性の高いａ−５ｉＴＦＴを得ること
ができる。
また、第１の窒化シリコン層１ａは、ゲート電極２から
ゲート絶縁層１へのアルカリイオンの侵入を遮断するも
のである。
ゲート絶縁層１へのアルカリイオンの侵入を遮断するも
のである。
すなわち本例では、ゲート絶縁層１が、上層と下層に形
成されアルカリイオンの侵入を遮断する第１および第２
の窒化シリコン層５，６と、上記第１および第２の窒化
シリコン層１ａ、ｌｃ間に形成され、上記第１および第
２の窒化シリコン層ｌａ、ｌｃの応力を緩和してクラッ
ク発生を防止する酸化シリコン層とにより形成されてい
るために、高歩留りで高信頼性を有した逆スタガー型ａ
−５１ＴＦＴを得ることができる。
成されアルカリイオンの侵入を遮断する第１および第２
の窒化シリコン層５，６と、上記第１および第２の窒化
シリコン層１ａ、ｌｃ間に形成され、上記第１および第
２の窒化シリコン層ｌａ、ｌｃの応力を緩和してクラッ
ク発生を防止する酸化シリコン層とにより形成されてい
るために、高歩留りで高信頼性を有した逆スタガー型ａ
−５１ＴＦＴを得ることができる。
なお、上記酸化シリコン層１ｂは、光または熱エネルギ
ーによる成膜力゛法、例えば光ＣＶＤ法。
ーによる成膜力゛法、例えば光ＣＶＤ法。
常圧ＣＶＤ法で形成されたものを使用することが好まし
い。
い。
第２図は、本発明における他の実施例を示したものであ
る。
る。
本例は、ゲート電極２と第１の窒化シリコン層１ａの間
にＴａ陽極酸化層１ｄを形成したものであり、他は上記
第１の実施例と同様である。
にＴａ陽極酸化層１ｄを形成したものであり、他は上記
第１の実施例と同様である。
従来よりＴａ陽極酸化層を逆スタガー型ａ−３ｉＴＰＴ
に使用することは公知であるが、上記第１の実施例と同
様に、ゲート絶縁層１を第１の窒化シリコン層１ａ’ｂ
酸化シリコン層１ｂ、第２の窒化シリコン層ＩＣにて形
成することにより、上記第１の実施例と同様の効果を得
ることができる。
に使用することは公知であるが、上記第１の実施例と同
様に、ゲート絶縁層１を第１の窒化シリコン層１ａ’ｂ
酸化シリコン層１ｂ、第２の窒化シリコン層ＩＣにて形
成することにより、上記第１の実施例と同様の効果を得
ることができる。
［発明の効果］
本発明では、ゲート絶縁層の上層と下層に形成された窒
化シリコン層がアルカリイオンを遮断し、中間層に形成
された酸化シリコン層が上記窒化シリコン層の応力を緩
和してクラック発生を防止するため、高信頼性かつ高歩
留りの逆スタガー型非晶質シリコン薄膜トランジスタを
得ることができる。
化シリコン層がアルカリイオンを遮断し、中間層に形成
された酸化シリコン層が上記窒化シリコン層の応力を緩
和してクラック発生を防止するため、高信頼性かつ高歩
留りの逆スタガー型非晶質シリコン薄膜トランジスタを
得ることができる。
第１図は本発明における逆スタガー型非晶質シリコン薄
膜トランジスタの一実施例を示した断面図、第２図は本
発明における他の実施例を示した断面図、第３図は従来
の逆スタガー型非晶質シリコン薄膜トランジスタを示し
た断面図である。 １・・・・・・ゲート絶縁層 １ａ・・・第１の窒化シリコン層 １ｂ・・・酸化シリコン層 １ｃ・・・第２の窒化シリコン層 １ｄ・・・Ｔａ陽極酸化層 以 上 出願人 株式会社 精 工 舎 出願人 日本プレシジョン・サー キッツ株式会社
膜トランジスタの一実施例を示した断面図、第２図は本
発明における他の実施例を示した断面図、第３図は従来
の逆スタガー型非晶質シリコン薄膜トランジスタを示し
た断面図である。 １・・・・・・ゲート絶縁層 １ａ・・・第１の窒化シリコン層 １ｂ・・・酸化シリコン層 １ｃ・・・第２の窒化シリコン層 １ｄ・・・Ｔａ陽極酸化層 以 上 出願人 株式会社 精 工 舎 出願人 日本プレシジョン・サー キッツ株式会社
Claims (2)
- （１）ゲート絶縁層が、ゲート電極側から第１の窒化シ
リコン層、酸化シリコン層および第２の窒化シリコン層
の順に形成されていることを特徴とする逆スタガー型非
晶質シリコン薄膜トランジスタ。 - （２）第１の窒化シリコン層とゲート電極間に、Ｔａ（
タンタル）陽極酸化層が形成されていることを特徴とす
る請求項１記載の逆スタガー型非晶質シリコン薄膜トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10528288A JPH01276672A (ja) | 1988-04-27 | 1988-04-27 | 逆スタガー型非晶質シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10528288A JPH01276672A (ja) | 1988-04-27 | 1988-04-27 | 逆スタガー型非晶質シリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276672A true JPH01276672A (ja) | 1989-11-07 |
Family
ID=14403319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10528288A Pending JPH01276672A (ja) | 1988-04-27 | 1988-04-27 | 逆スタガー型非晶質シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276672A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550390A (en) * | 1991-08-08 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6461899B1 (en) | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| US6486495B2 (en) | 1990-07-24 | 2002-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6645826B2 (en) | 1998-12-29 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6849872B1 (en) | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7019385B1 (en) | 1996-04-12 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
| JPS6086863A (ja) * | 1983-10-19 | 1985-05-16 | Fujitsu Ltd | 絶縁ゲ−ト型薄膜トランジスタ |
-
1988
- 1988-04-27 JP JP10528288A patent/JPH01276672A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
| JPS6086863A (ja) * | 1983-10-19 | 1985-05-16 | Fujitsu Ltd | 絶縁ゲ−ト型薄膜トランジスタ |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026200B2 (en) | 1990-07-24 | 2006-04-11 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing a semiconductor device |
| US6486495B2 (en) | 1990-07-24 | 2002-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US5550390A (en) * | 1991-08-08 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US7855106B2 (en) | 1991-08-26 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6849872B1 (en) | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US6462403B1 (en) | 1994-05-31 | 2002-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US7838968B2 (en) | 1996-04-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US7019385B1 (en) | 1996-04-12 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US7476577B2 (en) | 1998-12-29 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7132686B2 (en) | 1998-12-29 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7015505B2 (en) | 1998-12-29 | 2006-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6645826B2 (en) | 1998-12-29 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7456474B2 (en) | 1999-04-30 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film |
| US6940124B2 (en) | 1999-04-30 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6461899B1 (en) | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621103B2 (en) | Semiconductor device and active matrix type display | |
| JP4402197B2 (ja) | アクティブマトリクス型表示装置 | |
| WO2017092173A1 (zh) | Tft背板结构及其制作方法 | |
| JP5063933B2 (ja) | 薄膜トランジスタアレイ基板 | |
| WO2010073824A1 (ja) | 表示パネル用の基板、及びそれを備えた表示パネル | |
| JP2006309028A (ja) | 表示装置および表示装置の製造方法 | |
| KR970048855A (ko) | 액정표시장치의 제조방법 | |
| JPH01101519A (ja) | アクティブマトリクス基板の製造方法 | |
| KR20060058025A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| EP0884624A2 (en) | Liquid crystal display device | |
| JPH01276672A (ja) | 逆スタガー型非晶質シリコン薄膜トランジスタ | |
| US7564057B1 (en) | Semiconductor device having an aluminum nitride film | |
| US20220262825A1 (en) | Display device and manufacturing method thereof | |
| TW200405062A (en) | Display device and manufacturing method therefor | |
| JPH01123475A (ja) | 液晶表示装置 | |
| JPH0926602A (ja) | アクティブマトリクス表示装置 | |
| JPS599962A (ja) | 半導体装置およびその製造方法 | |
| JP2001021920A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| US5559345A (en) | Thin film transistor having redundant metal patterns | |
| JPH07140489A (ja) | 液晶表示装置 | |
| US20060258033A1 (en) | Active matrix substrate and method for fabricating the same | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH01276671A (ja) | トップスタガー型非晶質シリコン薄膜トランジスタ | |
| JPH09265114A (ja) | 液晶表示装置 |