JPH01276672A - 逆スタガー型非晶質シリコン薄膜トランジスタ - Google Patents

逆スタガー型非晶質シリコン薄膜トランジスタ

Info

Publication number
JPH01276672A
JPH01276672A JP10528288A JP10528288A JPH01276672A JP H01276672 A JPH01276672 A JP H01276672A JP 10528288 A JP10528288 A JP 10528288A JP 10528288 A JP10528288 A JP 10528288A JP H01276672 A JPH01276672 A JP H01276672A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
silicon
gate insulating
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10528288A
Other languages
English (en)
Inventor
Sakae Tanaka
栄 田中
Yoshiaki Watanabe
渡辺 善昭
Katsuo Shirai
白井 勝夫
Yoshihisa Ogiwara
荻原 芳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Seikosha KK
Original Assignee
Nippon Precision Circuits Inc
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc, Seikosha KK filed Critical Nippon Precision Circuits Inc
Priority to JP10528288A priority Critical patent/JPH01276672A/ja
Publication of JPH01276672A publication Critical patent/JPH01276672A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、逆スタガー型非晶質シリコン薄膜トランジス
タアレイに関するものである。
[従来の技術] 非晶質シリコン(以下、a−8iという)薄膜トランジ
スタ(以下、TPTという)は、アクティブマトリクス
型液晶表示器、フォトセンサ等への実用化に向けて各所
で研究開発が行われている。
上記a−3iTFTでは、ゲート電極とソース電極およ
びドレイン電極がゲート絶縁層および非晶質シリコン層
をはさんで形成され、しかもゲート電極がソース電極お
よびドレイン電極よりも基板側に形成された逆スタガー
型a−5iTFTが広く用いられている。
逆スタガー型a−5iTFTのゲート絶縁層には、窒化
シリコン層単層を用いたものが研究されているが、窒化
シリコン層単層のものでは応力によりクラックが生じ易
い欠点がある。
そこで、ゲート絶縁層の下層側に窒化シリコン層を用い
、」二層に酸化シリコン層を用いた逆スタガー型a−5
iTFTが従来より提案されている。
これは、窒化シリコン層の上層に酸化シリコン層を形成
することにより、窒化シリコン層の応力を緩和してクラ
ックを生じ難くさせたものである。
第3図は、上記構造を何するa−3iTFTを示したも
のである。
同図において、IAはゲート絶縁層であり、下層の窒化
シリコン層1eと上層の酸化シリコン層1fにより形成
されている。2はゲート電極、3は非晶質シリコン層、
4はn型不純物を適量含んだn型シリコン層、5はソー
ス電極、6はドレイン電極、7は絶縁性基板である。
このように窒化シリコン層1e上に酸化シリコン層を形
成して、窒化シリコン層1eのクラック低減を図ってい
る。
[解決しようとする課題] 通常、上記ソース電極5およびドレイン電極6は、Ti
(チタン)、Mo(モリブデン)、AI(アルミニウム
) 、I T O(IndiuIIITio 0xid
e)なと(以下、総称してSD金金属いう)が用いられ
ているが、これらのSD金金属は微量のアルカリイオン
が含まれている。周知のようにアルカリイオンがゲート
絶縁層1内に入るとTPTの信頼性に対して著しく悪影
響を与える。
ところで、窒化シリコン層は上記アルカリイオンの侵入
を遮断することができるが、酸化シリコン層はアルカリ
イオンの侵入を遮断することができない。従って上記構
造を有するa−5iTFTでは、ソース電極5およびド
レイン電極6に含まれるアルカリイオンがn型9932
層4および非晶質シリコン層3中を拡散して酸化シリコ
ン層1fに到達し、容易に酸化シリコン層1f中に侵入
する。このために上記従来の逆スタガー型a−5iTF
Tでは信頼性に大きな問題があった。
本発明は、上記従来の課題に対してなされたものであり
、酸化シリコン層中にアルカリイオンが侵入しない高信
頼性を有した逆スタガー型a−3i TFTを提供する
ことを目的としている。
[課題を解決するための手段] 本発明は、逆スタガー型非晶質シリコン薄膜トランジス
タにおいて、ゲート絶縁層がゲート電極側から第1の窒
化シリコン層、酸化シリコン層および第2の窒化シリコ
ン層の順に形成することにより上記課題を解決するもの
である。
なお、第1の窒化シリコン層とゲート電極間にTa(タ
ンタル)陽極酸化層が形成されてもよい。
[実施例] 以下、本発明における一実施例図面に基いて説明する。
第1図において、1はゲート絶縁層であり、これはデー
ト電極2側から順に、第1の窒化シリコン層1a(厚さ
50〜10100n、酸化シリコン層1b(厚さ300
〜600nm)、第2の窒化シリコン層1c(厚さ10
0〜200nm)の3層構造になっている。ゲート電極
2は高融点金属により形成されている。3は非晶質シリ
コン層、4はn型シリコン層、5および6はTi、Mo
A、l、ITO等により形成されたソース電極およびド
レイン電極、7は絶縁性基板である。
本例では、ゲート絶縁層1の最上層に形成されt;第2
の窒化シリコン層1cが、ソース電極5およびドレイン
電極6からゲート絶縁層1へのアルカリイオンの侵入を
防止するため、信頼性の高いa−5iTFTを得ること
ができる。
また、第1の窒化シリコン層1aは、ゲート電極2から
ゲート絶縁層1へのアルカリイオンの侵入を遮断するも
のである。
すなわち本例では、ゲート絶縁層1が、上層と下層に形
成されアルカリイオンの侵入を遮断する第1および第2
の窒化シリコン層5,6と、上記第1および第2の窒化
シリコン層1a、lc間に形成され、上記第1および第
2の窒化シリコン層la、lcの応力を緩和してクラッ
ク発生を防止する酸化シリコン層とにより形成されてい
るために、高歩留りで高信頼性を有した逆スタガー型a
−51TFTを得ることができる。
なお、上記酸化シリコン層1bは、光または熱エネルギ
ーによる成膜力゛法、例えば光CVD法。
常圧CVD法で形成されたものを使用することが好まし
い。
第2図は、本発明における他の実施例を示したものであ
る。
本例は、ゲート電極2と第1の窒化シリコン層1aの間
にTa陽極酸化層1dを形成したものであり、他は上記
第1の実施例と同様である。
従来よりTa陽極酸化層を逆スタガー型a−3iTPT
に使用することは公知であるが、上記第1の実施例と同
様に、ゲート絶縁層1を第1の窒化シリコン層1a’b
酸化シリコン層1b、第2の窒化シリコン層ICにて形
成することにより、上記第1の実施例と同様の効果を得
ることができる。
[発明の効果] 本発明では、ゲート絶縁層の上層と下層に形成された窒
化シリコン層がアルカリイオンを遮断し、中間層に形成
された酸化シリコン層が上記窒化シリコン層の応力を緩
和してクラック発生を防止するため、高信頼性かつ高歩
留りの逆スタガー型非晶質シリコン薄膜トランジスタを
得ることができる。
【図面の簡単な説明】
第1図は本発明における逆スタガー型非晶質シリコン薄
膜トランジスタの一実施例を示した断面図、第2図は本
発明における他の実施例を示した断面図、第3図は従来
の逆スタガー型非晶質シリコン薄膜トランジスタを示し
た断面図である。 1・・・・・・ゲート絶縁層 1a・・・第1の窒化シリコン層 1b・・・酸化シリコン層 1c・・・第2の窒化シリコン層 1d・・・Ta陽極酸化層 以  上 出願人  株式会社 精 工 舎 出願人  日本プレシジョン・サー キッツ株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)ゲート絶縁層が、ゲート電極側から第1の窒化シ
    リコン層、酸化シリコン層および第2の窒化シリコン層
    の順に形成されていることを特徴とする逆スタガー型非
    晶質シリコン薄膜トランジスタ。
  2. (2)第1の窒化シリコン層とゲート電極間に、Ta(
    タンタル)陽極酸化層が形成されていることを特徴とす
    る請求項1記載の逆スタガー型非晶質シリコン薄膜トラ
    ンジスタ。
JP10528288A 1988-04-27 1988-04-27 逆スタガー型非晶質シリコン薄膜トランジスタ Pending JPH01276672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10528288A JPH01276672A (ja) 1988-04-27 1988-04-27 逆スタガー型非晶質シリコン薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10528288A JPH01276672A (ja) 1988-04-27 1988-04-27 逆スタガー型非晶質シリコン薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPH01276672A true JPH01276672A (ja) 1989-11-07

Family

ID=14403319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10528288A Pending JPH01276672A (ja) 1988-04-27 1988-04-27 逆スタガー型非晶質シリコン薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH01276672A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550390A (en) * 1991-08-08 1996-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5859444A (en) * 1991-08-08 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US6429483B1 (en) 1994-06-09 2002-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6486495B2 (en) 1990-07-24 2002-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6645826B2 (en) 1998-12-29 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US7019385B1 (en) 1996-04-12 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147069A (ja) * 1982-02-25 1983-09-01 Sharp Corp 薄膜トランジスタ
JPS6086863A (ja) * 1983-10-19 1985-05-16 Fujitsu Ltd 絶縁ゲ−ト型薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147069A (ja) * 1982-02-25 1983-09-01 Sharp Corp 薄膜トランジスタ
JPS6086863A (ja) * 1983-10-19 1985-05-16 Fujitsu Ltd 絶縁ゲ−ト型薄膜トランジスタ

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026200B2 (en) 1990-07-24 2006-04-11 Semiconductor Energy Laboratory Co. Ltd. Method for manufacturing a semiconductor device
US6486495B2 (en) 1990-07-24 2002-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5859444A (en) * 1991-08-08 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5550390A (en) * 1991-08-08 1996-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US6462403B1 (en) 1994-05-31 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising thin film transistors having a passivation film formed thereon
US6429483B1 (en) 1994-06-09 2002-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US8330165B2 (en) 1994-06-09 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US7547915B2 (en) 1994-06-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having SiOxNy film
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US7838968B2 (en) 1996-04-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7019385B1 (en) 1996-04-12 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7015505B2 (en) 1998-12-29 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7476577B2 (en) 1998-12-29 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7132686B2 (en) 1998-12-29 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6645826B2 (en) 1998-12-29 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7456474B2 (en) 1999-04-30 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulating film
US6940124B2 (en) 1999-04-30 2005-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7855416B2 (en) 1999-04-30 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices

Similar Documents

Publication Publication Date Title
US6621103B2 (en) Semiconductor device and active matrix type display
JP4402197B2 (ja) アクティブマトリクス型表示装置
WO2017092173A1 (zh) Tft背板结构及其制作方法
JP5063933B2 (ja) 薄膜トランジスタアレイ基板
WO2010073824A1 (ja) 表示パネル用の基板、及びそれを備えた表示パネル
JP2006309028A (ja) 表示装置および表示装置の製造方法
KR970048855A (ko) 액정표시장치의 제조방법
JPH01101519A (ja) アクティブマトリクス基板の製造方法
KR20060058025A (ko) 표시 장치 및 표시 장치의 제조 방법
EP0884624A2 (en) Liquid crystal display device
JPH01276672A (ja) 逆スタガー型非晶質シリコン薄膜トランジスタ
US7564057B1 (en) Semiconductor device having an aluminum nitride film
US20220262825A1 (en) Display device and manufacturing method thereof
TW200405062A (en) Display device and manufacturing method therefor
JPH01123475A (ja) 液晶表示装置
JPH0926602A (ja) アクティブマトリクス表示装置
JPS599962A (ja) 半導体装置およびその製造方法
JP2001021920A (ja) 薄膜トランジスタ基板および液晶表示装置
US5559345A (en) Thin film transistor having redundant metal patterns
JPH07140489A (ja) 液晶表示装置
US20060258033A1 (en) Active matrix substrate and method for fabricating the same
JPH0792491A (ja) アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH0713180A (ja) 液晶表示装置
JPH01276671A (ja) トップスタガー型非晶質シリコン薄膜トランジスタ
JPH09265114A (ja) 液晶表示装置