JPS6086863A - 絶縁ゲ−ト型薄膜トランジスタ - Google Patents
絶縁ゲ−ト型薄膜トランジスタInfo
- Publication number
- JPS6086863A JPS6086863A JP19557183A JP19557183A JPS6086863A JP S6086863 A JPS6086863 A JP S6086863A JP 19557183 A JP19557183 A JP 19557183A JP 19557183 A JP19557183 A JP 19557183A JP S6086863 A JPS6086863 A JP S6086863A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- layer
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 44
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229910001120 nichrome Inorganic materials 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 abstract 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は絶縁ゲート型薄膜トランジスタに係り、特に他
の素子との接続における段切れを防止し、駆動電圧の低
下を推進し得るように改善した絶縁ゲート型溝膜トラン
ジスタに関する。
の素子との接続における段切れを防止し、駆動電圧の低
下を推進し得るように改善した絶縁ゲート型溝膜トラン
ジスタに関する。
偵）技術の背景
液晶等の駆動用トランジスタとしで、絶縁ゲート型薄膜
トランジスタが用いられるが、その場合に、トランジス
タのソース電極と液晶の表示電極とを導電膜で確実に接
続されることが望まれ、又、その駆動電圧が高くならな
いことが望まれている。
トランジスタが用いられるが、その場合に、トランジス
タのソース電極と液晶の表示電極とを導電膜で確実に接
続されることが望まれ、又、その駆動電圧が高くならな
いことが望まれている。
しかし、従来の絶縁ゲート型トランジスタに形成される
ゲート絶縁膜に上述要求を阻害する因子があるので、こ
れを首尾よく解決するに足りる技術手段の開発への要望
が強い。
ゲート絶縁膜に上述要求を阻害する因子があるので、こ
れを首尾よく解決するに足りる技術手段の開発への要望
が強い。
（ハ）従来技術と問題点
即ち、上述トランジスタのゲート絶縁膜にはプラズマＣ
ＶＤ法による窒化シリコン膜が単独で用いられている。
ＶＤ法による窒化シリコン膜が単独で用いられている。
その窒化シリコン膜の場合、動作半導体層としての水素
化アモルファスシリコンだけを選択的にエツチングする
ことが困難である。
化アモルファスシリコンだけを選択的にエツチングする
ことが困難である。
そのため、水素化アモルファスシリコンを窒化シリコン
膜と共にエツチングした後表示電極（ＩＴＯ（インジウ
ム ティン オキサイド）などの透明電極）を形成しな
ければならないことになるから、表示電極とソース電極
とを接続する導電膜の段差が大きく段切れが発生し易く
なり、信頼性を低下させる要因になっている。
膜と共にエツチングした後表示電極（ＩＴＯ（インジウ
ム ティン オキサイド）などの透明電極）を形成しな
ければならないことになるから、表示電極とソース電極
とを接続する導電膜の段差が大きく段切れが発生し易く
なり、信頼性を低下させる要因になっている。
又、上述のような段切れの発生防止手段として水素化ア
モルファスシリコンだけの選択エツチングを容易ならし
めるため、窒化シリコン膜の代りに酸化シリコン膜を用
いることも考えられる。この代替手段を採用すると、酸
化シリコン膜は窒化シリコン膜に比べ比誘電率が小さい
上、第１図に示すように界面特性が悪いので、トランジ
スタの駆動に高い電圧を必要とすることになる。なお、
第１図の縦軸のδ、（シートコンダクタンス）はで表わ
され（但し、ｌはチャネル長、Ｗはチャネル幅、ＩＤは
ドレイン電流、ＶＧはゲート電圧である。）、横軸のＦ
ｓ （表面電界強度）はで表わされる（但し、ｔｉはゲ
ート絶縁膜誘電率、ε、は水素化アモルファスシリコン
誘電率、ＶＧはゲート電圧、ｄｌはゲート絶縁膜膜厚で
ある）。
モルファスシリコンだけの選択エツチングを容易ならし
めるため、窒化シリコン膜の代りに酸化シリコン膜を用
いることも考えられる。この代替手段を採用すると、酸
化シリコン膜は窒化シリコン膜に比べ比誘電率が小さい
上、第１図に示すように界面特性が悪いので、トランジ
スタの駆動に高い電圧を必要とすることになる。なお、
第１図の縦軸のδ、（シートコンダクタンス）はで表わ
され（但し、ｌはチャネル長、Ｗはチャネル幅、ＩＤは
ドレイン電流、ＶＧはゲート電圧である。）、横軸のＦ
ｓ （表面電界強度）はで表わされる（但し、ｔｉはゲ
ート絶縁膜誘電率、ε、は水素化アモルファスシリコン
誘電率、ＶＧはゲート電圧、ｄｌはゲート絶縁膜膜厚で
ある）。
そして、駆動電圧を低くしようとして、比誘電率が窒化
シリコン膜より更に大きい絶縁膜としてＴａ２０６をゲ
ート絶縁膜に用いることも考えられるが、そのような単
なる代替では界面特性を良好にすることは出来ず、期待
通りのドレイン電流がとれない。
シリコン膜より更に大きい絶縁膜としてＴａ２０６をゲ
ート絶縁膜に用いることも考えられるが、そのような単
なる代替では界面特性を良好にすることは出来ず、期待
通りのドレイン電流がとれない。
仁）発明の目的
本発明は上述したような従来絶縁ゲート型トランジスタ
の有する欠点に鑑みて創案されたもので、その目的は界
面特性を良好に保ちつつ段切れの発生を防止し、又低電
圧駆動を可能にする絶縁ゲート型薄膜トランジスタを提
供することにある。
の有する欠点に鑑みて創案されたもので、その目的は界
面特性を良好に保ちつつ段切れの発生を防止し、又低電
圧駆動を可能にする絶縁ゲート型薄膜トランジスタを提
供することにある。
（ト）発明の構成
そして、この目的達成のため、本発明トランジスタはゲ
ート電極とアモルファスシリコン又は多結晶シリコンか
ら成る動作半導体層との間にゲート絶縁膜を有する絶縁
ゲート型Ｗｔ膜トランジスタにおいて、上記ゲート絶縁
膜が不連続的に又は連続的に成分変化する絶縁膜であっ
てその動作半導体層接合膜部を窒化シリコン膜にしたも
のである。
ート電極とアモルファスシリコン又は多結晶シリコンか
ら成る動作半導体層との間にゲート絶縁膜を有する絶縁
ゲート型Ｗｔ膜トランジスタにおいて、上記ゲート絶縁
膜が不連続的に又は連続的に成分変化する絶縁膜であっ
てその動作半導体層接合膜部を窒化シリコン膜にしたも
のである。
（→発明の実施例
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第２図は本発明の第１の実施例を示す、この図は一画素
分の透過型液晶駆動用ａ −３ｉ ： Ｈ絶縁ゲート型
薄膜トランジスタの断面構造を示す。このトランジスタ
１はガラス基板２上にゲート電極３を形成し、その上に
窒化シリコン層４、酸化シリコン層５、窒化シリコン層
６の３層から成るゲート絶縁膜７を成膜し、このゲート
絶縁膜７上に水素化アモルファスシリコン膜８を成膜し
、そ）膜８上に♂アモルファスシリコン膜９、ＮｉＣｒ
１１１０から成るソース・ドレイン電極を形成して構成
されている。なお、１１は液晶の表示電極である。
分の透過型液晶駆動用ａ −３ｉ ： Ｈ絶縁ゲート型
薄膜トランジスタの断面構造を示す。このトランジスタ
１はガラス基板２上にゲート電極３を形成し、その上に
窒化シリコン層４、酸化シリコン層５、窒化シリコン層
６の３層から成るゲート絶縁膜７を成膜し、このゲート
絶縁膜７上に水素化アモルファスシリコン膜８を成膜し
、そ）膜８上に♂アモルファスシリコン膜９、ＮｉＣｒ
１１１０から成るソース・ドレイン電極を形成して構成
されている。なお、１１は液晶の表示電極である。
このような！膜トランジスタを製造するのには、先ず、
ガラス基板２上にＮ ｉ Ｃｒより成るゲート電極を形
成する。次いで、その上に同一グロー放電装置内で、窒
化シリコン層４（そのときの反応ガスとして、シラン及
びアンモニア（又はＮ２）を用いる。）、酸化シリコン
層５ （そのときの反応ガスとして、シラン及びＮａＯ
を用いる。）、窒化シリコン層６ （そのときの反応ガ
スとして、シラン及びアンモニア（又はＮ２）を用いる
。）の３層から成るゲート絶縁１１！７の各層を次々に
連続成膜し、これに続いて水素化アモルファスシリコン
ｌ１ｉ８を連続成膜する０次いで、通常の手段により、
♂アモルファスシリコンＩＩ！９、ＮｉＣｒ１ｌ）１０
から成るソース・ドレイン電極を形成する。
ガラス基板２上にＮ ｉ Ｃｒより成るゲート電極を形
成する。次いで、その上に同一グロー放電装置内で、窒
化シリコン層４（そのときの反応ガスとして、シラン及
びアンモニア（又はＮ２）を用いる。）、酸化シリコン
層５ （そのときの反応ガスとして、シラン及びＮａＯ
を用いる。）、窒化シリコン層６ （そのときの反応ガ
スとして、シラン及びアンモニア（又はＮ２）を用いる
。）の３層から成るゲート絶縁１１！７の各層を次々に
連続成膜し、これに続いて水素化アモルファスシリコン
ｌ１ｉ８を連続成膜する０次いで、通常の手段により、
♂アモルファスシリコンＩＩ！９、ＮｉＣｒ１ｌ）１０
から成るソース・ドレイン電極を形成する。
然る後に、通常のフォトリソグラフィにより形成された
レジストパターンをマスクとして、水素化アモルファス
シリコン膜８、窒化シリコン層６をＣＦ４プラズマによ
りエツチングする。その際の酸化シリコン層５のＣＦ４
ガスプラズマエツチング速度は非常に遅い故、酸化シリ
コン層５をオーバエンチングする虞れは殆どない。
レジストパターンをマスクとして、水素化アモルファス
シリコン膜８、窒化シリコン層６をＣＦ４プラズマによ
りエツチングする。その際の酸化シリコン層５のＣＦ４
ガスプラズマエツチング速度は非常に遅い故、酸化シリ
コン層５をオーバエンチングする虞れは殆どない。
このようにして、エツチング処理された薄１！ トラン
ジスタのソース電極及び液晶表示電極部位に、ＩＴＯ（
インジウム ティン オキサイド）より成る表示電極１
１を形成してソース電極と表示電極１１との接続をなす
。
ジスタのソース電極及び液晶表示電極部位に、ＩＴＯ（
インジウム ティン オキサイド）より成る表示電極１
１を形成してソース電極と表示電極１１との接続をなす
。
上述のように、水素化アモルファスシリコン膜８及び窒
化シリコン層６だけをエツチングしているから、その後
に形成される表示電極１１とソース電極との間の段差は
格段に小さくなる。従って、段切れの虞れは従来に比し
て明らかに減少し、素子の信頼性は向上する。そして、
この効果はトランジスタの界面特性の劣化なしに達成し
得るものである。
化シリコン層６だけをエツチングしているから、その後
に形成される表示電極１１とソース電極との間の段差は
格段に小さくなる。従って、段切れの虞れは従来に比し
て明らかに減少し、素子の信頼性は向上する。そして、
この効果はトランジスタの界面特性の劣化なしに達成し
得るものである。
第３図は本発明の第２の実施例を示す。この図に示す絶
縁ゲート型薄膜トランジスタ２ｏはガラス基板２１上に
Ｔａより成るゲート電極２２を蒸着にて形成し、そのＴ
ａの一部を陽極酸化して１゛ａ２０５の絶縁ＩＩ！２３
を形成し、次いで第１の実施例と同様にしてグロー放電
装置内で窒化シリコン２４、水素化アモルファスシリコ
ン２５を連続成膜した後、♂アモルファスシリコン２６
、ＮｉＣｒ２７より成るソース・ドレイン電極を通常の
手段により形成して成るものである。
縁ゲート型薄膜トランジスタ２ｏはガラス基板２１上に
Ｔａより成るゲート電極２２を蒸着にて形成し、そのＴ
ａの一部を陽極酸化して１゛ａ２０５の絶縁ＩＩ！２３
を形成し、次いで第１の実施例と同様にしてグロー放電
装置内で窒化シリコン２４、水素化アモルファスシリコ
ン２５を連続成膜した後、♂アモルファスシリコン２６
、ＮｉＣｒ２７より成るソース・ドレイン電極を通常の
手段により形成して成るものである。
このように形成される’［’ａ２０ｓは比誘電率が大き
い上に、これに接合している窒化シリコンは水素化アモ
ルファスシリコンと良好な界面特性を有する。そして、
これらがゲート絶縁膜を形成しているから、トランジス
タの駆動電圧を下げることが出来る。
い上に、これに接合している窒化シリコンは水素化アモ
ルファスシリコンと良好な界面特性を有する。そして、
これらがゲート絶縁膜を形成しているから、トランジス
タの駆動電圧を下げることが出来る。
上記いづれの実施例においても、動作半導体層を水素化
アモルファスシリコンとする例について説明したが、ア
モルファスシリコン又は、多結晶シリコンであってもよ
い。又、動作半導体層に接合するゲート絶縁膜部は反応
ガス中に含有する酸素又は意識的に導入される酸素によ
り酸窒素シリコンとされてもよい。
アモルファスシリコンとする例について説明したが、ア
モルファスシリコン又は、多結晶シリコンであってもよ
い。又、動作半導体層に接合するゲート絶縁膜部は反応
ガス中に含有する酸素又は意識的に導入される酸素によ
り酸窒素シリコンとされてもよい。
又、上記実施例はいづれもゲート電極を下に形成した逆
スタガー構造のトランジスタについての例であるが、ソ
ース・ドレイン電極を下に形成したスクガー構造または
コブレイナー型構造のものであってもよい。
スタガー構造のトランジスタについての例であるが、ソ
ース・ドレイン電極を下に形成したスクガー構造または
コブレイナー型構造のものであってもよい。
（ト）発明の効果
以上述べたように、本発明によれば、
■界面特性を維持しつつ、段切れの少なく信頼性の高い
絶縁ゲート型薄膜トランジスタを提供し得るほか、 ■薄膜トランジスタの低電圧駆動を推進し得る、等の効
果が得られる。
絶縁ゲート型薄膜トランジスタを提供し得るほか、 ■薄膜トランジスタの低電圧駆動を推進し得る、等の効
果が得られる。
第１図は窒化シリコン／水素化アモルファスシリコン界
面特性が酸化シリコン／水素化アモルファスシリコン界
面特性よりすぐれていることを示す図、第２図は本発明
の第１の実施例を示す図、第３図は本発明の第２の実施
例を示す図である。 図中、１．２０は絶縁ゲート型薄膜トランジスタ、２．
２１はガラス基板、３はＮｉＣｒより成るゲート電極、
４，６．２４は窒化シリコン層、５は酸化シリコン層、
８．２５は水素化アモルファスシリコン膜、９．２６は
ｎ＋アモルファスシリコン膜、１０．２７はＮ ｉ Ｃ
ｒ膜、２２はＴａより成るゲート電極、２３はＴａ２０
５の絶縁膜である。 第１図 ＦＳ（Ｖ／ｃｍ） （ｘ１０５） 第２図
面特性が酸化シリコン／水素化アモルファスシリコン界
面特性よりすぐれていることを示す図、第２図は本発明
の第１の実施例を示す図、第３図は本発明の第２の実施
例を示す図である。 図中、１．２０は絶縁ゲート型薄膜トランジスタ、２．
２１はガラス基板、３はＮｉＣｒより成るゲート電極、
４，６．２４は窒化シリコン層、５は酸化シリコン層、
８．２５は水素化アモルファスシリコン膜、９．２６は
ｎ＋アモルファスシリコン膜、１０．２７はＮ ｉ Ｃ
ｒ膜、２２はＴａより成るゲート電極、２３はＴａ２０
５の絶縁膜である。 第１図 ＦＳ（Ｖ／ｃｍ） （ｘ１０５） 第２図
Claims (2)
- （１） ゲート電極とアモルファスシリコン又は多結晶
シリコンから成る動作半導体層との間にゲート絶縁膜を
有する絶縁ゲート型薄膜トランジスタにおいて、上記ゲ
ート絶縁膜が不連続的に又は連続的に成分変化する絶縁
膜であってその動作半導体層接合膜部を窒化シリコン膜
にしたことを特徴とする絶縁ゲート型薄膜トランジスタ
。 - （２）上記窒化シリコン膜を酸窒化シリコン膜にしたこ
とを特徴とする特許請求の範囲第１項記載の絶縁ゲート
型薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195571A JPH0693464B2 (ja) | 1983-10-19 | 1983-10-19 | 絶縁ゲート型薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195571A JPH0693464B2 (ja) | 1983-10-19 | 1983-10-19 | 絶縁ゲート型薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6086863A true JPS6086863A (ja) | 1985-05-16 |
| JPH0693464B2 JPH0693464B2 (ja) | 1994-11-16 |
Family
ID=16343335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195571A Expired - Lifetime JPH0693464B2 (ja) | 1983-10-19 | 1983-10-19 | 絶縁ゲート型薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693464B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240773A (ja) * | 1985-08-17 | 1987-02-21 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JPH01276671A (ja) * | 1988-04-27 | 1989-11-07 | Seikosha Co Ltd | トップスタガー型非晶質シリコン薄膜トランジスタ |
| JPH01276672A (ja) * | 1988-04-27 | 1989-11-07 | Seikosha Co Ltd | 逆スタガー型非晶質シリコン薄膜トランジスタ |
| JPH0251277A (ja) * | 1988-08-12 | 1990-02-21 | Nippon Precision Circuits Kk | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 |
| US5041888A (en) * | 1989-09-18 | 1991-08-20 | General Electric Company | Insulator structure for amorphous silicon thin-film transistors |
| JPH03222369A (ja) * | 1990-01-18 | 1991-10-01 | Samsung Electron Devices Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH0456168A (ja) * | 1990-06-21 | 1992-02-24 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US5210045A (en) * | 1987-10-06 | 1993-05-11 | General Electric Company | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
| JPS58182270A (ja) * | 1982-04-16 | 1983-10-25 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS5991756U (ja) * | 1982-12-13 | 1984-06-21 | 三洋電機株式会社 | 液晶マトリクスパネル |
-
1983
- 1983-10-19 JP JP58195571A patent/JPH0693464B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
| JPS58182270A (ja) * | 1982-04-16 | 1983-10-25 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS5991756U (ja) * | 1982-12-13 | 1984-06-21 | 三洋電機株式会社 | 液晶マトリクスパネル |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240773A (ja) * | 1985-08-17 | 1987-02-21 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| US5210045A (en) * | 1987-10-06 | 1993-05-11 | General Electric Company | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays |
| JPH01276671A (ja) * | 1988-04-27 | 1989-11-07 | Seikosha Co Ltd | トップスタガー型非晶質シリコン薄膜トランジスタ |
| JPH01276672A (ja) * | 1988-04-27 | 1989-11-07 | Seikosha Co Ltd | 逆スタガー型非晶質シリコン薄膜トランジスタ |
| JPH0251277A (ja) * | 1988-08-12 | 1990-02-21 | Nippon Precision Circuits Kk | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 |
| JPH0680827B2 (ja) * | 1988-08-12 | 1994-10-12 | 日本プレシジョン・サーキッツ株式会社 | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 |
| US5041888A (en) * | 1989-09-18 | 1991-08-20 | General Electric Company | Insulator structure for amorphous silicon thin-film transistors |
| JPH03222369A (ja) * | 1990-01-18 | 1991-10-01 | Samsung Electron Devices Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH0456168A (ja) * | 1990-06-21 | 1992-02-24 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693464B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320224B1 (en) | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| KR19990023185A (ko) | 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조 | |
| JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| KR101872629B1 (ko) | 저온폴리실리콘 박막 트랜지스터 및 그 제조방법 | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JP3270674B2 (ja) | 半導体集積回路の作製方法 | |
| JPH06188422A (ja) | 薄膜トランジスタ | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| US9257290B2 (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JPH0621455A (ja) | 薄膜トランジスタ | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| JPH11258636A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0992840A (ja) | 液晶表示装置及びその製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| KR0154765B1 (ko) | 에지 시닝 형상을 없앤 이중게이트 절연막 및 그 형성방법 | |
| JP2000196099A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04309928A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH11194362A (ja) | 液晶表示装置 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 |