JPS6240773A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示製造の駆動等に用いられる薄膜トラン
ジスタ及びその製造方法に関するものである。

（従来技術） 通常液晶表示装置においては基盤口状に配列された図示
しない各フィルタに対応して第８，９図に示す如く透明
な表示電極８が同じく基盤目状に配列され、各表示電極
８列間に沿って横向きにゲート電極２を、また各表示電
極８列間に沿って縦向きにドレイン電極６を形成し、前
記ゲート電極２とドレイン電極６との各交叉部分におい
て表示電極８との間に前記ゲート電極２、ドレイン電極
６等を構成要素としてこれらを相互に接続する態様で薄
膜トランジスタ（ＴＰＴ）を形成する構成が採られてい
る。そしてこの各薄膜トランジスタ（ＴＰＴ）は第９図
に示す如くガラス基板ｌ上にゲート電極２を形成し、こ
のゲート電掘２上に絶縁膜３を隔てて半導体層５、例え
ばアモルファスシリコン層を形成し、更にこの上に相互
の間に所要の間隔を一部てて片側寄りにドレイン電極６
を、また他側にソース電極７を形成してあり、このソー
ス電ｉ７上に一部をオーパラ°ツブさせて表示電極８を
形成して構成されている。

〔発明が解決しようとする問題点〕

ところで液晶表示装置での画像品質の向上及び解像度の
向上を図るために薄膜トランジスタの特性向上が望まれ
ているが、このＳ膜トランジスタの特性向上手段として
絶縁膜の膜厚を薄くして半導体のチャネル部分にかかる
電界強度を強くすることが行われている。しかしこのよ
うにすると逆にゲート・ドレイン電極間、ゲート・ソー
ス電極間の耐圧力が低下し、またピンホール等による短
絡の危険が高くなるという問題があった。

絶縁膜におけるとンホールの成因については従来種々研
究されているが代表的なものとしてごみによる場合があ
る。第１０図（イ）〜（ニ）はごみによるピンホールの
発生態様を示す説明図であり、第１０図（イ）に示す如
く基板１上にゲート電極２を形成した後、絶縁膜３を形
成するが、この過程で絶縁膜３にごみが付くと、その後
の洗浄工程でごみが離脱せしめらたとき、ごみの抜は出
した後に第１０図（ロ）に示す如くピンホールＨが形成
される。従って絶縁膜３上にアモルファスシリコン層等
の半導体層５を形成したとき半導体層の一部がピンホー
ルＨを通じてゲート電極２と接触し、その後ドレイン電
極６、ソース電極７を形成したとき、半導体層５を通じ
てゲート電極２とドレイン電極６、ソース電極７とが短
絡することとなる。

このような短絡が形成されると映像に線欠陥。

点欠陥が現われ、画質を著しく低下させてしまうことと
なる。

また、薄膜トランジスタの基板材料としては従来安価で
平面性を得易いガラス基板が用いられ一方、絶縁膜とし
ては、ガラス基板から拡散してくるＮａ＋に対する拡散
防止効果に優れ、しかも比較的大きな誘電率が得られて
電界効果が大きいことから、ナイトライドが用いられて
いるが、ナイトライドは成膜条件によってはクランクが
形成され易く、しかも禁制帯幅が狭いために半導体層５
からナイトライド膜内の局在準位に容易に電子が跳び込
んでトランジスタの特性を低下させてしまうという問題
があった。

この対策として絶縁膜としてナイトライドと比較してク
ランクが生じにくく、しかも禁制帯幅が広い二酸化ケイ
素（ＳｉＯ２）を用いることが試みられている（特開昭
５７−１２２５７５号）が、ＳｉＯ２はＮａ＋の拡散係
数が大きいためガラス基板が使用出来ないという難点が
あった。

〔問題点を解決するための手段〕

本発明はかかる事情に鑑みてなされたものであって、そ
の目的とするところは、絶縁膜を２層以上積層形成する
ことによって、仮令一層にピンホール等の欠陥部分が形
成されても、これを他の層によってカバーすることが出
来て、短絡による品質の低下を防止する一方、この絶縁
膜の各材料としてナイトライド、二酸化ケイ素等を用い
ることによってナイトライドによってガラス製基板から
Ｎａ＋がアモルファスシリコン層等の半導体層５等へ拡
散し、特性を劣化させるのを防止し得ると同時に二酸化
ケイ素によって絶縁性に対する高い信頼性が得られるよ
うにした薄膜トランジスタを提供するにある。

本発明に係る薄膜トランジスタは、絶縁性基板上にゲー
ト電極を形成し、このゲート電極上に絶縁膜を隔てて半
導体層を形成し、この半導体層上にドレイン電極及びソ
ース電極を相互に離隔させて形成した薄膜トランジスタ
において、ｉｊＩ記絶縁膜を２層以上積層し”ζ構成し
たことを特徴とする。

〔実施例〕

以下本発明をその実施例を示す図面に基づき具体的に説
明する。第１図は本発明に係る薄膜トランジスタをスイ
ッチング素子としＣ用いたアクティブマトリックス型の
液晶表示装置の一部を示す模式的平面図、第２図は第１
図の■−■線による拡大断面図であり、図中１はガラス
（ソーダガラス）製の基板、２はポリシリコン、　Ｃｒ
＋　Ｃｒ＋Ａｕ＋　Ｍ。

等を材料とするゲート電極、３はナイトライド（非晶質
）製の第１絶縁膜、４はＳｉＯ２製の第２絶縁膜、５は
アモルファスシリコン、　Ｔｅ、ポリシリコン、　Ｃｄ
５ｅ等で構成された半導体層、６，７は＾１．　Ｍｏ、
　ＩＴＯで形成された夫々ドレイン電極、ソース電極、
８はＩＴＯ等を材料にして形成された透明な表示電極を
示している。各表示電極８は図示しないフィルタに対応
して配列されており、表示電極８の横列間にはゲート電
極２が、また縦列間にはドレイン電極６が各表示電極８
間を仕切る態様に形成され、両者の交叉部分の一隅に前
記ゲート電極２、第１．第２絶縁膜３，４、半導体ｒｊ
５、ドレイン電極６、ソース電極７等にて構成される本
発明品たる薄膜トランジスタが表示電極８との間を接続
する態様で形成されている。

基板１上のゲート電極２の厚さは４０００人、第１絶縁
膜３の厚さは２０９０人、第２絶縁膜４の厚さ２０００
人、半導体層５の厚さ１０００人、ドレイン電極６、ソ
ース電極７の厚さ１μｍ１表示電極８の厚さ１０００人
程度定形成される。

次に上述した如き本発明品の製造工程について説明する
。第３図（イ）〜（ニ）は本発明の製造工程を示す説明
図であり、先ず、第３図（イ）に示す如くガラス製の基
板ｌ上にゲート電極２を蒸着形成し、必要な形状にエツ
チングした後このゲート電極２及び基板１の表面に非晶
質ナイトライド製の第１絶縁膜３をプラズマＣＶＤ法を
用いて形成する０次いで表面を適宜の材料を用いてこす
る、所謂ラビングを行う。

ラビング方法については特に限定するものではなく、付
着したごみ等が除去される程度であればよく、例えば水
を用いてラビング洗滌を行ってもよい。

これによって第３図（イ）に示す如く基板ｌのゲート電
極２上に第１絶縁膜３を形成する過程で付着したごみＤ
は、次のラビング工程において除去される結果、この部
分には第３図（ハ）に示す如きピンホールＨが形成され
ることとなる。

次いで第１絶縁膜３上に同様にして第２絶縁膜４を形成
する。この第２絶縁Ｍｌ！４の形成によって、第２絶縁
膜４がピンホールＨを埋めることとなる。

そしてこの第２絶縁膜４上に半導体Ｊｉｉ５を形成し、
この半導体層５上にドレイン電極６、ソース電極７を相
互の間に所要の間隔を隔てて形成し、ソース電極７と一
部オーバラツプさせた状態で第３図（ニ）に示す如く表
示電極８を形成する。

第１絶縁膜３に形成されたピンホールＨは第２絶縁膜４
で埋められる結果、半導体層５とゲート電極２とが接触
することはなく、半導体層５上のドレイン電極６、ソー
ス電極７とゲート電極２との間の絶縁状態が損なわれる
ことはない。

而して上述した如き本発明品にあっては、ガラス製の基
板１上のゲート電極２とこの上方に積層される半導体層
５との間にナイトライド製の第１絶縁膜３と、ＳｉＯ２
製の第２絶縁膜４とをこの順序で積層形成したから、例
えば半導体層５としてアモルファスシリコン層を用いた
ような場合、これに接してＳｉＯ２製の第２絶縁膜４が
存在することによって、亀裂等の発生−が少なくて信頼
性が高く、また禁制帯幅が広いためアモルファスシリコ
ン層から第２絶縁膜４側への電子の移動が抑制され、特
性変化も防止される。更に基板１側の第１絶縁ＩＩｉ！
３はナイトライド製であるため基板１のＮａ＋に対する
拡散係数が小さく、基板１からのＮａ＋の拡散を確実に
阻止出来て特性の劣化を防止できるなどの効果が得られ
る。

なお上述の実施例では第１絶縁膜３としてナイトライド
を、また第２絶縁ＩＰｔ！４としてＳｉＯ２を用いた構
成を示したがこれを逆にして第１絶縁膜３にＳｉＯ２を
、また第２絶縁膜４にナイトライドを用いてもよい。更
に第１絶縁膜３．第２絶縁膜４をナイトライド、　　Ｓ
ｉＯ２のいずれかを用いて同し材料で形成してもよい。

第４図は本発明の他の実施例を示す断面構造図であり、
第１絶縁膜３はナイトライド製であってガラス製の基ｉ
ｔとゲート電極２との間に形成し、第２絶縁膜４はＳｉ
Ｏ２製であって前記第１絶縁膜３上のゲート電極２と半
導体層５との間に介在せしめである。他の構成はｉｉｊ
記第１〜３図に示した実施例と同じであり、対応する部
分には同じ番号を付しである。

このような構成とすることによって基板１からのＮａ＋
が拡散するのをより確実に阻止出来、これによる特性の
劣化及防止できる効果がある。

第５図は本発明の更に他の実施例を示す断面構造図であ
り、この実施例にあってはナイトライド製の第１絶縁材
３は基板１上のゲート電極２の上面において、ドレイン
電極６、ソース電極７とオーバーラツプせず、且つ半導
体層５と対向する領域に位置する部分を除去し、この部
分は５ｉ（ｈ　製の第２絶縁膜４の１層のみが介在する
ように構成Ｌ７である。

従ってゲート電極２の上面のうち、前述の如くドレイン
電極６、ソース電極７とオーバーラツプせず、且つ半導
体層５と対向する領域は第２絶縁膜４の１層のみで覆わ
れて絶縁膜が薄く、他の部分、即ちドレイン電極６、ソ
ース電極７とオーバーランプする部分では第１．第２絶
縁１１！Ｊ３．４の２層が積層形成されて絶縁膜が厚く
なっている。

他の構成は前記第１〜３図に示した実施例と実質的に同
じであり、対応する部分には同じ番号を付して説明を省
略する。

第６図（イ）〜（ホ）は上記した本発明の実施例の製造
過程を示す説明図であり、先ず第６図（イ）に示す如く
ガラス製の基板１上にゲート電極２を形成し、このゲー
ト電極２及び基板１の全面にわたるようナイトライド製
の第１絶縁膜３を形成した後、第６図（ロ）に示す如く
チャネル部とすべき部分の第１絶縁膜３、即ち後に形成
すべきドレイン電極６、ソース電極７とオーバーラツプ
せず、且つ半導体層５とオーバーラツプする領域に位置
する第１絶縁膜３を工７ジングによって除去してゲート
電極２の一部を露出させた状態とし、ラビング又はラビ
ング洗滌を行った後第６図（ハ）に示す如く前記第１絶
縁膜３及びゲート電極２にわたって第２絶縁膜４を積層
形成し、更にその上に半導体層５を形成し、第６図（ニ
）に示す如く半導体層５を所要の形状にエツチングした
後、この上に第６図（ホ）に示す如くドレイン電極６、
ソース電極７を相互の間に間隔を隔てて積層形成し、第
５図に示す如き本発明品を得る。

なお第１絶縁ＰＡ３、第２絶縁膜４の材質については特
に限定するものではなく、前述した如きナイトライド、
二酸化ケイ素等を適宜採択すればよい。

而して上述した如き本発明品にあっては、ゲート電極２
上であって、半導体ｒｉ５と対向する部分では絶縁膜を
薄くシであるから、チャネル部の電界強度が強化されて
特性の向上が図られる。またゲート電極２とドレイン電
極６、ソース電極７と対向する領域は、第１．　２絶縁
膜３，４の存在によって絶縁膜が厚くなっているから電
界強度が大きくなっても短絡発生の確率が低下し、しか
も絶縁膜は２層を積層形成しであるため、ごみ等の存在
に起因するピンホールの発生も低減出来るなどの効果が
得られる。

第７図は本発明の更に他の実施例を示す模式的部分平面
図であり、基盤目状に配した表示電極８間の相隣する横
列間に形成したゲート電極２から各表示電極８の相隣す
る縦列間に延在せしめたデー１−電極２の一部である枝
部先端の左、右両隅部ｌａ、　ｌａ及び枝部基端の各隅
部１ｂ、　ｌｂを円弧状にして丸みを与え、またソース
電極７の四隅部７ａ、　７ｂ。

７ｃ、　７ｄをも円弧状にして丸みを与え、電界の集中
を避けて絶縁破壊を防止するようになしである。

これによって絶縁膜に薄肉で耐圧力の弱い部分が存在し
ても絶縁破壊による短絡を防止できる効果がある。

なお丸みを与える代りに鈍角としてもよい。

上述した各実施例におけるゲート電極２、第１゜第２絶
縁膜３，４、半導体層５、ドレイン電極６、ソース電極
７の材質については特に限定するものではな（、ゲート
電極２としてはＣｒ＋Ａ＃、Ｍｏ。

Ｃｒ、ポリシリコン等を、また半導体ｒｊｉ５としては
アモルファスシリコンの外、ポリシリコン、　Ｔｅ。

Ｃｄ５ｅ等を、更にドレイン電極６、ソース電極７とし
てはＡ　１．　ｒＴＯ，Ｍｏ等を、また絶縁膜３，４と
してはＳｉ３　Ｎ４．５ｉｏ２．　八ｊ！　２０３　、
ＴａＯ２その他従来用いられているチャネル絶縁材料を
そのまま或いは適宜組み合せて（同じ材質でもよい）採
択すればよい。

上記した各実施例では第１．第２絶縁膜３，４の材質は
いずれも異なる場合につき説明したがナイトライド、又
はＳｉＯ２等を用いて第１．第２絶縁膜３．４ともに同
じ材質によっ”ζ形成してもよい。

〔効果〕

以上の如く本発明にあってはゲート電極と半導体層との
間に形成すべき絶縁膜を２Ｊｉｉ以上にて構成したから
ごみ等に起因する絶縁膜のピンホール欠陥を大幅に低減
できζ、ゲート電極・ドレイン電極、デー１−電極・ソ
ース電極間の短絡に起因する液晶表示装置の映像におけ
る線或いは点欠陥を著しく低減し得て、画質の格段の向
上を図れ、また特性の劣化も著しく低減出来る等本発明
は優れた効果を奏するものである。

【図面の簡単な説明】

第１図は本発明品を用いたアクティブマトリックス型液
晶表示装置の模式図、第２図は第１図の■−■線による
拡大断面構造図、第３図は第２図に示した本発明品の製
造過程を示す説明図、第４図は本発明の他の実施例を示
す断面構造図、第５図は本発明の更に他の実施例を示す
断面構造図、第６図　（イ）〜（ホ）は第５図に示す実
施例の製造工程を示す説明図、第７図は本発明の更に他
の実施例を示す模式的平面図、第８図は従来品の模式的
平面図、第９図は第８図のＩＸ−ＩＸ線による断面構造
図、第１０図は従来品の製造工程を示す説明図である。 ■・・・基板　２・・・ゲート電極　３・・・第１絶縁
膜４・・・第２絶縁膜　５・・・半導体層　６・・・ド
レイン電極　７・・・ソース電極　８・・・表示電極代
理人　弁理士　　河　野　　登　夫 俤　１　図 都２０７ 第３（２１ 第　４膓 第５０ 、第　　Ｇ　　図 第’１ 第８図 茅９図 第　１０口

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上にゲート電極を形成し、このゲート電
   極上に絶縁膜を隔てて半導体層を形成し、この半導体層
   上にドレイン電極及びソース電極を相互に離隔させて形
   成した薄膜トランジスタにおいて、前記絶縁膜を２層以
   上積層して構成したことを特徴とする薄膜トランジスタ
   。 ２、前記絶縁膜の１の層はナイトライド、他の層はＳｉ
   Ｏ＿２を材料とする特許請求の範囲第１項記載の薄膜ト
   ランジスタ。 ３、絶縁性基板上にゲート電極を形成し、このゲート電
   極上に絶縁膜を隔てて半導体層を形成し、この半導体層
   上にドレイン電極及びソース電極を相互に離隔させて形
   成した薄膜トランジスタにおいて、前記ゲート電極の表
   面側であって、これとドレイン電極、ソース電極と対向
   する領域の絶縁膜は２層以上積層して構成したことを特
   徴とする薄膜トランジスタ。 ４、前記絶縁膜の１の層はナイトライド、他の層はＳｉ
   Ｏ＿２を材料とする特許請求の範囲第１項記載の薄膜ト
   ランジスタ。 ５、絶縁基板上にゲート電極を形成する工程と、該ゲー
   ト電極を含む前記絶縁基板上に絶縁膜を２層以上積層形
   成する工程と、該絶縁膜上のチャネルとなる部分に半導
   体層を形成する工程と、該半導体層上にソース電極及び
   ドレイン電極を相互に離隔させて形成する工程とを含む
   ことを特徴とする薄膜トランジスタの製造方法。 ６、前記絶縁膜を２層以上積層形成する工程中に絶縁膜
   をラビングする工程を含むことを特徴とする特許請求の
   範囲第５項記載の薄膜トランジスタの製造方法。 ７、絶縁基板上にゲート電極を形成する工程と、該ゲー
   ト電極を含む前記絶縁基板上に絶縁膜を形成する工程と
   、前記ゲート電極上であって、後に形成すべき半導体層
   と対向する部分の絶縁膜を除去する工程と、前記絶縁膜
   及びゲート電極上に絶縁膜を１又は複数層積層形成する
   工程と、この絶縁膜上のチャネルとなる部分に半導体層
   を形成する工程と、該半導体層上にソース電極及びドレ
   イン電極を相互に離隔させて形成する工程とを含むこと
   を特徴とする薄膜トランジスタの製造方法。