JPH01191830A - 薄膜トランジスタアレイ基板 - Google Patents
薄膜トランジスタアレイ基板Info
- Publication number
- JPH01191830A JPH01191830A JP63017900A JP1790088A JPH01191830A JP H01191830 A JPH01191830 A JP H01191830A JP 63017900 A JP63017900 A JP 63017900A JP 1790088 A JP1790088 A JP 1790088A JP H01191830 A JPH01191830 A JP H01191830A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- insulating film
- gate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000009825 accumulation Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 241000220259 Raphanus Species 0.000 description 1
- 235000006140 Raphanus sativus var sativus Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブマドリスク液晶デイスプレィに用
いられる薄膜トランジスタアレイ基板に関し、特にゲー
ト電極および蓄積コンデンサ電極の形成方法に関する。
いられる薄膜トランジスタアレイ基板に関し、特にゲー
ト電極および蓄積コンデンサ電極の形成方法に関する。
薄膜トランジスタを用いたアクティブマトリックス液晶
デイスプレィにおいては、表示電極と対向電極を電極と
し、その間に封入された液晶を誘電体として、形成され
る液晶コンデンサに映像信号電圧を書き込み保持させる
ことにより、表示動作が行なわれ、薄膜トランジスタは
、スイッチとして、作用する。
デイスプレィにおいては、表示電極と対向電極を電極と
し、その間に封入された液晶を誘電体として、形成され
る液晶コンデンサに映像信号電圧を書き込み保持させる
ことにより、表示動作が行なわれ、薄膜トランジスタは
、スイッチとして、作用する。
この際、液晶の容量特性がそのリーク特性、周波数特性
等の点で望ましいものではないため、表示性能の上で劣
化要因となる。このため、液晶容量と並列にコンデンサ
を付加することが行なわれる。（例えば５ＩＤＤＩＧＥ
ＳＴ ８６ Ｆ２９６〜Ｐ２９７） 第４図は、従来のＴＦＴアレイ基板における絵素の１つ
の断面図である。透明なガラス基板５１上に透明導電膜
ＩＴＯ（酸化インジニウム、酸化スズの混合物）を成膜
しパターン化することにより蓄積コンデンサの電極５３
が形成される。このコンデンサ電極５３は各絵素に存在
してマトリクス状に配置され、固定電位を与えるために
ＩＴＯの格子状配線で互いに接続される。次に、ゲート
電極配線との層間絶縁膜となる５ｉｎｓの絶縁膜６２が
コンデンサ電極５３をおおって成膜される。その後、ゲ
ート電極５４およびその配線となるクロム（Ｏｒ）が１
４００人成膜され、パターン化することによりゲート電
極５４とその配線が形成される。各ゲート電極５４に隣
接し、各コンデンサ電極をおおうように表示電極６０が
マトリクス状配置で形成される。その上に、層間絶縁膜
としても作用するゲート絶縁膜６１が成膜され、表示電
極６０上の一部に開孔が設けられる。ゲート電極５４上
のゲート絶縁膜６１表面にアモルファス５ｉ（ａ−３ｉ
）が設けられた後、ソース電極５９とドレイン電極５９
′が設けられる。−例のソース電極５９は共通に接続さ
れ、各ドレイン電極５９′はゲート絶縁膜６１の開孔を
介して表示電極６０に接続される。
等の点で望ましいものではないため、表示性能の上で劣
化要因となる。このため、液晶容量と並列にコンデンサ
を付加することが行なわれる。（例えば５ＩＤＤＩＧＥ
ＳＴ ８６ Ｆ２９６〜Ｐ２９７） 第４図は、従来のＴＦＴアレイ基板における絵素の１つ
の断面図である。透明なガラス基板５１上に透明導電膜
ＩＴＯ（酸化インジニウム、酸化スズの混合物）を成膜
しパターン化することにより蓄積コンデンサの電極５３
が形成される。このコンデンサ電極５３は各絵素に存在
してマトリクス状に配置され、固定電位を与えるために
ＩＴＯの格子状配線で互いに接続される。次に、ゲート
電極配線との層間絶縁膜となる５ｉｎｓの絶縁膜６２が
コンデンサ電極５３をおおって成膜される。その後、ゲ
ート電極５４およびその配線となるクロム（Ｏｒ）が１
４００人成膜され、パターン化することによりゲート電
極５４とその配線が形成される。各ゲート電極５４に隣
接し、各コンデンサ電極をおおうように表示電極６０が
マトリクス状配置で形成される。その上に、層間絶縁膜
としても作用するゲート絶縁膜６１が成膜され、表示電
極６０上の一部に開孔が設けられる。ゲート電極５４上
のゲート絶縁膜６１表面にアモルファス５ｉ（ａ−３ｉ
）が設けられた後、ソース電極５９とドレイン電極５９
′が設けられる。−例のソース電極５９は共通に接続さ
れ、各ドレイン電極５９′はゲート絶縁膜６１の開孔を
介して表示電極６０に接続される。
上述した従来の薄膜トランジスタアレイでは、蓄積コン
デンサ電極５３は格子状に設れられており、固定電位を
与えるために互いに同じＩＴＯで接続されている。一方
、ゲート電極５４は直線状に形成されて一例の絵素のゲ
ート電極が共通に配線されている。これらのコンデンサ
電極５３間の配線とゲート電極５４間の配線は交差して
いるので、これらの間の絶縁性を保つために、絶縁膜６
２が設けらている。
デンサ電極５３は格子状に設れられており、固定電位を
与えるために互いに同じＩＴＯで接続されている。一方
、ゲート電極５４は直線状に形成されて一例の絵素のゲ
ート電極が共通に配線されている。これらのコンデンサ
電極５３間の配線とゲート電極５４間の配線は交差して
いるので、これらの間の絶縁性を保つために、絶縁膜６
２が設けらている。
したがって、この層間絶縁膜６２が省略できればかなり
の製造工程の短縮が期待されるばかりでなく、ゲート絶
縁膜６１表面の平坦性も改善され、各電極５９．５９’
やその配線の断線欠陥が少なくなる。
の製造工程の短縮が期待されるばかりでなく、ゲート絶
縁膜６１表面の平坦性も改善され、各電極５９．５９’
やその配線の断線欠陥が少なくなる。
本発明の目的は層間絶縁膜の数を減らして、製造容易で
かつ表面平坦性の改善された薄膜トランジスタアレイ基
板を得ることにある。
かつ表面平坦性の改善された薄膜トランジスタアレイ基
板を得ることにある。
本発明によれば、透明絶縁基板と、その上に形成された
金属の多数の平行する直線状の列に配置されたゲート電
極と、各ゲート電極の列間の透明絶縁基板上に互いに分
離して形成される透明導電極からなる多数のコンデンサ
電極と、ゲート電極およびコンデンサ電極をおおう層間
絶縁膜と、各列のゲート電極同志を接続する第１の接続
手段と、ゲート電極の列と交わる方向の行のコンデンサ
電極同志を接続する第２の接続手段と、これら第１およ
び第２の接続手段は層間絶縁膜で分離されている薄膜ト
ランジスタアレイ基板を得る。第１の接続手段は１列の
ゲート電極と一体に形成された同じ金属で形成でき、第
２の接続手段はコンデンサ電極間の第１の接続手段と層
間絶縁膜を介して離間して交差する交差配線で形成でき
る。
金属の多数の平行する直線状の列に配置されたゲート電
極と、各ゲート電極の列間の透明絶縁基板上に互いに分
離して形成される透明導電極からなる多数のコンデンサ
電極と、ゲート電極およびコンデンサ電極をおおう層間
絶縁膜と、各列のゲート電極同志を接続する第１の接続
手段と、ゲート電極の列と交わる方向の行のコンデンサ
電極同志を接続する第２の接続手段と、これら第１およ
び第２の接続手段は層間絶縁膜で分離されている薄膜ト
ランジスタアレイ基板を得る。第１の接続手段は１列の
ゲート電極と一体に形成された同じ金属で形成でき、第
２の接続手段はコンデンサ電極間の第１の接続手段と層
間絶縁膜を介して離間して交差する交差配線で形成でき
る。
本発明ではゲート電極とコンデンサ電極とを同じ層の配
線で形成でき、層間絶縁膜上でソース電極、Ｆニレイン
電極２表示電極第１又は第２の接続手段を形成できるの
で、層間絶縁膜はゲート絶縁膜と兼用した１つで良く、
製造工程が簡略化でき、表面での断線欠陥も改善される
。
線で形成でき、層間絶縁膜上でソース電極、Ｆニレイン
電極２表示電極第１又は第２の接続手段を形成できるの
で、層間絶縁膜はゲート絶縁膜と兼用した１つで良く、
製造工程が簡略化でき、表面での断線欠陥も改善される
。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例による一絵素の平面図で、
そのＡ−Ａ’断面が第２図、Ｂ−Ｂ’断面が第３図であ
る。透明ガラス基板１上に透明導電膜であるＩＴＯが４
００人成膜され、パターン化によりＩＴＯゲート電極配
線２とＩＴＯ蓄積コンデンサ電極３とが形成される。次
にＣｒが１４００人成膜され、パターン化により、Ｃｒ
ゲート電極配線４とＯｒ蓄積コンデンサ電極５とがＩＴ
Ｏのゲート電極配線２と、ＩＴＯのコンデンサ電極３と
に重複して形成される。蓄積コンデンサ電極はゲート電
極配線とは直交する行方向では電気的に分離されている
が、この後、トランジスタの形成がなされる際に上層配
線７で接続される。Ｏｒのゲート電極配線４とコンデン
サ電極５とをおおって、層間絶縁膜としても作用するゲ
ート絶縁膜１１形成する。ゲート絶縁膜１１のゲート電
極上にアモルファスシリコン８を形成し、コンデンサ電
極上のゲート絶縁膜１１に開孔６を設けた後に金属の上
層配線を形成する。この上層配線はトランジスタのソー
ス電極９およびドレイン電極９′とともに前記行方向の
コンデンサ電極を電気的に接続する配線７となる。コン
デンサ電極はこの上層配線７でガラス基板ｌの端部の基
準電位（接地）端子に接続される。その後、表示電極１
０がドレイン電極９′に接続して形成される。
そのＡ−Ａ’断面が第２図、Ｂ−Ｂ’断面が第３図であ
る。透明ガラス基板１上に透明導電膜であるＩＴＯが４
００人成膜され、パターン化によりＩＴＯゲート電極配
線２とＩＴＯ蓄積コンデンサ電極３とが形成される。次
にＣｒが１４００人成膜され、パターン化により、Ｃｒ
ゲート電極配線４とＯｒ蓄積コンデンサ電極５とがＩＴ
Ｏのゲート電極配線２と、ＩＴＯのコンデンサ電極３と
に重複して形成される。蓄積コンデンサ電極はゲート電
極配線とは直交する行方向では電気的に分離されている
が、この後、トランジスタの形成がなされる際に上層配
線７で接続される。Ｏｒのゲート電極配線４とコンデン
サ電極５とをおおって、層間絶縁膜としても作用するゲ
ート絶縁膜１１形成する。ゲート絶縁膜１１のゲート電
極上にアモルファスシリコン８を形成し、コンデンサ電
極上のゲート絶縁膜１１に開孔６を設けた後に金属の上
層配線を形成する。この上層配線はトランジスタのソー
ス電極９およびドレイン電極９′とともに前記行方向の
コンデンサ電極を電気的に接続する配線７となる。コン
デンサ電極はこの上層配線７でガラス基板ｌの端部の基
準電位（接地）端子に接続される。その後、表示電極１
０がドレイン電極９′に接続して形成される。
なお、ゲート絶縁膜１１の開孔６形成は、駆動回路の接
続を行なう、ゲート電極配線の端子部のゲート絶縁膜除
去工程の際に行なうと製造工程が少くてすむ。
続を行なう、ゲート電極配線の端子部のゲート絶縁膜除
去工程の際に行なうと製造工程が少くてすむ。
以上説明したように、本発明は、ゲート電極配線と蓄積
コンデンサ電極を同一面内に形成し、かつ、配線部をゲ
ート電極材及び透明導電膜の２層構造とすることにより
、層間絶縁膜の成膜・パターン化工程を省略でき、製造
工程の簡略化・低コスト化・表面平坦化が得られる効果
がある。
コンデンサ電極を同一面内に形成し、かつ、配線部をゲ
ート電極材及び透明導電膜の２層構造とすることにより
、層間絶縁膜の成膜・パターン化工程を省略でき、製造
工程の簡略化・低コスト化・表面平坦化が得られる効果
がある。
第１図は、本発明の一実施例の一絵素を示す平面図、第
２図は第１図のＡ−Ａ’部での断面図、第３図は、第１
図のＢ−Ｂ’部での断面図、第４図は従来の薄膜トラン
ジスタアレイ基板の一絵礎を示す断面図である。 １．５１・・・・・・ガラス基板、２・・・・・・ＩＴ
Ｏゲート電極配線、３・・・・・・ＩＴＯ蓄積コンデン
サ電極、４・・・・・・Ｏｒゲート電極配線、５・・・
・・・Ｏｒ蓄積コンデンサ電極、６・・・・・・開孔、
７・・・・・・上層配線、８，５８・・・・・・アモル
ファスＳ ｉｓ Ｊ ５９・・・・・・ソース電極、９
’ 、 ５９’ドレイン電極、１０．６０・・・・・・
表示電極、１１．６１・・・・・・ゲート絶縁膜、６２
・・・・・・５ｉ０２膜。 代理人 弁理士 内 原 晋 ６−聞Ｌ ７−？／！ａ漬躬２図 禎３図
２図は第１図のＡ−Ａ’部での断面図、第３図は、第１
図のＢ−Ｂ’部での断面図、第４図は従来の薄膜トラン
ジスタアレイ基板の一絵礎を示す断面図である。 １．５１・・・・・・ガラス基板、２・・・・・・ＩＴ
Ｏゲート電極配線、３・・・・・・ＩＴＯ蓄積コンデン
サ電極、４・・・・・・Ｏｒゲート電極配線、５・・・
・・・Ｏｒ蓄積コンデンサ電極、６・・・・・・開孔、
７・・・・・・上層配線、８，５８・・・・・・アモル
ファスＳ ｉｓ Ｊ ５９・・・・・・ソース電極、９
’ 、 ５９’ドレイン電極、１０．６０・・・・・・
表示電極、１１．６１・・・・・・ゲート絶縁膜、６２
・・・・・・５ｉ０２膜。 代理人 弁理士 内 原 晋 ６−聞Ｌ ７−？／！ａ漬躬２図 禎３図
Claims (1)
- 透明基板と、該透明基板上に多数の列をなして形成さ
れた多数のゲート電極と、該透明基板に前記ゲート電極
のそれぞれに対をなして形成された多数のコンデンサ電
極と、これらゲート電極およびコンデンサ電極をおおっ
てかつ各コンデンサ電極上に開孔を有する層間絶縁膜と
、各前記ゲート電極上の層間絶縁膜表面に形成された半
導体層、ソース電極、ドレイン電極およびこのドレイン
電極に接続する表示電極と、前記列方向の前記ゲート電
極間を接続する第１の接続手段と、前記列とは直交する
行方向の前記コンデンサ電極間を接続する第２の接続手
段とを有し、前記第１の接続手段と前記第２の接続手段
とは前記層間絶縁膜を介して交叉していることを特徴と
する薄膜トランジスタアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017900A JPH01191830A (ja) | 1988-01-27 | 1988-01-27 | 薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017900A JPH01191830A (ja) | 1988-01-27 | 1988-01-27 | 薄膜トランジスタアレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191830A true JPH01191830A (ja) | 1989-08-01 |
Family
ID=11956612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017900A Pending JPH01191830A (ja) | 1988-01-27 | 1988-01-27 | 薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191830A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190141A (ja) * | 1989-12-12 | 1991-08-20 | Samsung Electron Devices Co Ltd | 平板ディスプレー用薄膜トランジスタ及びその製造方法 |
| US5424857A (en) * | 1993-06-22 | 1995-06-13 | Asahi Glass Company Ltd. | Matrix-type display apparatus with conductor wire interconnecting capacitor electrodes |
-
1988
- 1988-01-27 JP JP63017900A patent/JPH01191830A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190141A (ja) * | 1989-12-12 | 1991-08-20 | Samsung Electron Devices Co Ltd | 平板ディスプレー用薄膜トランジスタ及びその製造方法 |
| US5424857A (en) * | 1993-06-22 | 1995-06-13 | Asahi Glass Company Ltd. | Matrix-type display apparatus with conductor wire interconnecting capacitor electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| JP4180575B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| JP2004109248A (ja) | 液晶表示装置及びその製造方法 | |
| JPH03209217A (ja) | 液晶表示デバイスおよびその製造方法 | |
| JPH10228035A (ja) | 液晶表示装置及びその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH08234239A (ja) | 表示装置 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2711015B2 (ja) | マトリクス形表示装置 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| US6432734B1 (en) | Method of manufacturing a display unit of a flat display panel having a wide viewing angle | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JPH0553146A (ja) | 液晶表示装置 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS58192090A (ja) | マトリツクスアレ− | |
| JPH01191830A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH10133234A (ja) | 液晶表示装置 |