JPS58192090A - マトリツクスアレ− - Google Patents

マトリツクスアレ−

Info

Publication number
JPS58192090A
JPS58192090A JP7581482A JP7581482A JPS58192090A JP S58192090 A JPS58192090 A JP S58192090A JP 7581482 A JP7581482 A JP 7581482A JP 7581482 A JP7581482 A JP 7581482A JP S58192090 A JPS58192090 A JP S58192090A
Authority
JP
Japan
Prior art keywords
matrix array
line
gate
insulating film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7581482A
Other languages
English (en)
Other versions
JPH0656461B2 (ja
Inventor
小平　寿源
弘之 大島
真野　敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP57075814A priority Critical patent/JPH0656461B2/ja
Priority to DE19833315669 priority patent/DE3315669A1/de
Priority to GB8311878A priority patent/GB2122419B/en
Priority to FR8307125A priority patent/FR2530868B1/fr
Priority to FR8313382A priority patent/FR2532116B1/fr
Publication of JPS58192090A publication Critical patent/JPS58192090A/ja
Priority to SG39888A priority patent/SG39888G/en
Priority to HK70189A priority patent/HK70189A/xx
Priority to US08/014,053 priority patent/US5365079A/en
Priority to US08/237,521 priority patent/US5474942A/en
Priority to US08/259,354 priority patent/US6037608A/en
Publication of JPH0656461B2 publication Critical patent/JPH0656461B2/ja
Priority to US08/406,419 priority patent/US5650637A/en
Priority to US08/408,979 priority patent/US5552615A/en
Priority to US08/445,030 priority patent/US5573959A/en
Priority to US08/461,933 priority patent/US5677547A/en
Priority to US08/859,494 priority patent/US6316790B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＭｏＳ電界効果型トランジスターを用いたマト
リックスアレーに関するものであって、特にマトリック
スアレーの欠陥の修正を容易にする為の構成方法に関す
るものである。
マトリックスアレーを用いた大面積表示装置の開発が最
近非常に活発に進められており、小型情報機器、ハンデ
ィタイプのテレビ等広範囲にわたる応用が期待されてい
る。平面型の大容量の表示装置としては、スイッチング
素子をマトリックスアレー状に配列したものが最も有望
視されている。
第１ｗｉは非線型スイッチング素子なマトリックスアレ
ー状に配列したアクティブマトリックスアレー基板の構
成の１例を示した配置図である。図中１で囲まれた領域
が表示領域であり、その中に非線型素子２がマトリック
ス状に配置されている。
３は非線型素子２へのデータ信号ライン（ソースライン
）であり、４は非線型素子２へのタイミング信号ライン
（ゲートライン）である。第１図の様にマ）　ＩＪソッ
クスレー基板を構成した場合発生し易そ欠陥として、各
ライン及び非線型素子のパターニング時に発生するパタ
ーン不良の他に、ソースラインとゲートラインの交点に
おける絶縁不良、非線型素子２の絶縁不良が挙げられる
。この内のパターン不良は、工程の改善、無塵化の徹底
等により相当低レベルまで欠陥数を下げる事が可能であ
るのに対し、絶縁不良については絶縁層の質の改善、厚
みの増加等により初期的に欠陥数を低下させる事は可能
であっても、静電気等によりマトリックスアレー完成以
降にしばしばライン間の絶縁不良欠陥が発生する。この
静電気による欠陥は、第１図を見てわかる様に、ソース
ライン又はゲートラインが、パネルの表示領域外で静電
気を受け、そのラインと直交するラインとの交点の絶縁
不良となり、結果として、データ信号がゲートラインに
漏れたり、タイミング信号がソースラインに漏れ、絶縁
不良個所を含むライン上の画素すべての表示が不良とな
ってしまい、いわゆるライン欠陥となって、表示特性を
著しくそこねる。
この様な絶縁不良が発生した場合の修正方法は、当該絶
縁不良個所前後でソースライン又はゲートラインを切断
する事による以外になく、この様な修正方法ではソース
ライン又はゲートラインが断線してしまい、この断線し
たラインと接続した画素はすべて非点燈の欠陥として残
りライン欠陥を除去出来ない、マトリックスアレーを単
結晶シリコン基板上に構成する場合は、静電気保護用の
ダイオード、抵抗をシリコン基板内に作り込むことによ
り、マトリックスアレーを静電気より保饅する事も可能
であるが、ガラス板上にマトリックスアレーを＃Ｉ成し
た場合、静電気の保饅回路を設け■く、従って前記の様
な絶縁不良が多量に発生し易く、マトリックスアレーの
量産は困離である。
第２図は、非ＳＳｔ素子にＭＯＳ、！電界効果トランジ
スターを用いたマトリックスアレーの例を示したもので
あり、マトリックスアレー液晶表示装置の１画素の等価
回路を示したものである。５はＭＯ８Ｍ電界効果トラン
ジスターでありデータ信号のスイッチングを行なう、６
はコンデンサーでありデータ信号の保持用として用いら
れる。７は液晶パネルであり、７−１は液晶駆動素子に
対応して形成された液晶駆動電極であり、７−２は上側
ガラスパネルである。第２図の例におけるマトリックス
アレーの具体例を示したものが第３図の（α）　、　（
６）であり、（ａ）が平面図、（６）は（ａ）内の一点
鎖線イーロに従って切断した断面図である。これはガラ
ス基板１５の上に薄膜トランジスターを作る事によりマ
トリックスアレーを構成した例であって、多結晶シリコ
ン８の表面を熱酸化してゲート絶縁膜１３とし、次に第
２層目の多結晶シリコンを形成し、パターニングする事
により、ゲートライン及びトランジスターのゲート電極
９と、電荷蓄積用コンデンサーの一方の電極１２を同時
に構成する。さらに、第２層目の多結晶シリコン９及び
１２に不純物を拡散すると同時に第一層目の多結晶シリ
コン８のゲート電極９におおわれていない鎖板にも不純
物を拡散し、トランジスターのソース参ドレインな形成
する。次に層間絶縁膜１４を全面に形成した後トランジ
スターのソース−ドレイン領域にコンタクシ穴を開ける
。最後にソースライン１０及び画素駆動電極１１を形成
して、マトリックスアレーは完成する。この場合層間絶
縁１１１１２はゲートライン９と、ソースライン１ｏを
絶縁しているのみならず、電極１１及び１２によって成
る電荷蓄積用コンデンサーの絶縁膜をもかねている為に
出来る限り薄くしなければ、このコンデンサーの容量は
十分な値がとれない０例えば−画素の大きさを１ミリメ
ートル四方とした場合コンデンサーの大きさは画面の明
るさから２００ミクロン平方程度までであり、絶縁膜が
シリコン陵化で厚さを５０００オングストロームの場合
コンデンサー容量は約２．５ピコフアラドしか得られな
い。これに対し、画素液晶の容量は液晶厚みを１０ミク
ロンとすると約９ピフフアラド有る。コンデンサーの容
量は、少なくとも液晶の容量程崖を有しなければ存在価
値が無く、理想的には２〜５倍必要である。従ってこの
為には、層間絶縁膜の膜厚を１１５〜１／１０程度に薄
くするか、又は面積を５〜１０倍にしなければならない
０面積は前記の様にパネルの明るさから前記の大きさ以
上は無理であり、層間絶縁膜を薄くする方法しか無く、
この場合のシリコン酸化膜では１０００オングストロー
ム以下の膜厚でなければならない、又比誘電率の大きい
シリコン窒化膜を用いた場合でも誘電率は高々シリコン
酸化膜の２倍でしかないので膜厚も１０００〜２０００
オンゲス）０−ム程度に薄くしなければならない。一方
トランシスターのゲート絶縁膜１５について考えると、
この厚さは通常薄い場合であっても１０００〜２０００
オングストロームあり、場合によってはトランジスター
の耐圧から５０００オングストローム又はそれ以上必要
な時もある。ここで層間絶縁膜とトランジスターのゲー
ト絶縁膜の耐圧な比べると、ゲート絶縁膜はシリコンの
熱酸化膜であるので、層間絶縁膜の様な気相成長法に依
ったシリコン酸化膜に比べ、耐圧は同一膜厚の場合約２
倍有り、前記のごとく層間絶縁膜とゲート絶縁膜の膜厚
を１０００〜２０００オングストロームとした場合必ず
層間絶縁膜の方が耐圧が低くなってしまい、従ってゲー
トライン又はソースラインに静電気が入った場合の破壊
個所は必ずソースラインとゲートラインが交差した場合
は、第３図かられかる様に、コンデンサー容量が少なく
なってしまいコンデンサーを入れた効果が無くなってし
まう。
本発明は以上の点に鑑みてなされたものであり、ゲート
ラインとソースラインの交差部での耐圧を高くして、静
電気破壊によって生じた欠陥を修正してもライン状の欠
陥とならず、又コンデンサーの容量も十分な値なとれる
様にしたものである。
以下本発明を図面によって詳細に説明する。
第４図は本発明を実施した１例を示したものであり、６
ｓ）は第３図（４）の断面図と同じ位置での断面図であ
り、（ｈ）は、ソースライン１０とゲートライン９の交
差点近傍のみを示す平面図である。第４図の各部材番号
は第３図同様であり、製造方法もゲートライン９及びコ
ンデンサー電極１２の形成及び不純物の拡散１・までは
第３図の例と同一である。
層間絶縁膜はまず第一層目のシリコン酸化１１ｔ４−１
を基板全面に形成した後、第二層目のシリコン酸化膜を
基板全面に形成し、フォトエツチング技術により第４図
の１４−２の様にゲートライン９とソースライン１０の
交差領域以外の第二層目のシリコン酸化膜をエツチング
除去する。次は第３図の例と同様にトランジスターのソ
ース・ドレイン領域の第１層目のシリコン酸化膜にフン
タクトホールを開け、ソースライン１０を形成して完成
する。第一層目のシリコン酸化膜１４−１の厚きはコン
デンサー容量を確保する為に１０００オングストローム
以下であり、第二層目のシリコン酸化膜の膜厚は、ゲー
トラインとソースライン間の耐圧を考慮して５ｏｏｏオ
ンダストロ一ム以上が良い。これによりコンデンサーの
容量を十分とれて、ゲートラインとソースラインの交差
点での耐圧をトランジスターのゲート耐圧より高くする
事が可能である。
第４図の例では、基板全面に形成する層間絶縁膜１４−
１を最初に形成した後、ソースラインとゲートラインの
交差領域にのみ設ける層間絶縁膜１４−２を形成したが
、この順序は逆であっても良く、特に両絶縁膜をｊシリ
コン酸化膜の様に同一物質で形成する場合１４−２の方
が厚い為にエツチングが行ない易い、又、第４図の様に
絶縁膜１４−１を最初に形成する場合これをシリコン窒
化膜で形成し、絶縁膜１４−２なシリコン酸化膜で形成
すれば図の様なバターニングに際し、エツチングの選択
性が有り、より良好である。
第５図は本発明の他の実施例を示したものであって（ａ
）が平面図、（＆）は（ａ）内の一点鎖線ハー二に従っ
て切断した断面図である。製造工程は第４図の例と同一
であり、シリコン薄膜８の表面に熱酸化膜１５を成長さ
せ、その上へ２Ｎ目のシリコン薄ｌｌｌ９及び１２を形
成バターニングする。さらにこの２層目のシリコン薄＠
９及び１２と、シリコン薄ｌＩ８の内シリコン薄膜９に
おおわれていない領域へ不純物の拡散を行なう。この後
まず第一層目の層間絶縁Ｗ１１４−２をエツチング除去
し、フンｆ　ンサ−（７）　−方の電極として用いるシ
リコン薄膜１２の表面上の層間絶縁膜は１４−１の第一
層目のみとする。次にトランジスターのソース・ドレイ
ン領域上の層間絶縁膜にコンタクト穴を開け、ソースラ
イン１０及び画素駆動電極１１を形成してアレーは完成
する。第４図の例の場合と同様に層間絶縁膜１４−１の
膜厚を１０００オンゲスＦローム程度、又層間絶縁膜１
４−２の膜厚を５０００オングストロ一ム以上とすれば
、やはり、ソースラインとゲートラインの交差部での両
ライン間の耐圧をトランジスターのゲート耐圧より高く
する事が出来、しかも、画素内コンデンサーの容量も十
分な値とする事が可能である。第５図の場合、厚い層間
絶縁膜がトランジスターをもおおうので、素子の保睡に
役立ち、倍額性も高くなる、又厚い層間絶縁膜１４−２
は第５図内の破！１１６で示した様に、コンデンサー電
極よりはずす必要はなく、コンデンサー電極の周辺をお
おっても良いが、出来るだけ層間膜１４−２をエツチン
グ除去する面積が大きい程コンデンサー容量は大きくと
れる。尚２つの層間絶縁＄１４−１及び１４−２の材料
はシリコン酸化膜が一般的であるが、シリコン窒化膜、
アルミナ等でも良く、又２層の形成順序は第４図の例同
様にどちらを先に形成しても良いことはいうまでもない
。
以上の様に本発明により、ソースラインと、ゲートライ
ン間の層間絶縁膜を、少なくともソースラインとゲート
ラインの交差している領域において、それ以外の領域よ
り厚く構成する事により、ソースラインとゲートライン
の交差点でのライン間の耐圧をトランジスターのゲート
耐圧より高くし、静電気破壊はすべて修正により画素欠
陥にならしめる事が可能となり、マトリックスアレーの
歩留りが大巾に向上し、又コンデンサー容量も十分な値
をとれるので、マトリックスアレーのデータ信号の保持
特性も向上し、このマトリックスアレーを用いた表示パ
ネルの表示特性は格段に向上する。
本発明の応用は、上記実施例で示した様にコンデンす一
電極を独立して設けたマトリックスアレに限らず、隣接
画素のゲートラインを当該画素のコンデンサー電極と共
用するタイプのマトリックスアレーにも適用可能である
。
隻
【図面の簡単な説明】
第１図はマトリックスアレーの構成例を示した配置図、
第２図は表示体に液晶を用いたマ）　リツクスアレー表
示装置の例の等価回路を示した配線図であり、第３図（
ａ）　、　（６）は第２図の例の具体例を示す平面図及
び断面図である。 第４図（（１）　、　（ｂ）は本発明を実施した例を示
した平面図及び断面図であり、又第５図（ａ）　ｓ　（
ｈ）は本発明の他の実施例を示した平面図及び断面図で
ある。 以　　上 出願人　　株式会社諏訪精工舎 代理人　　弁理士　最上　　務 第１図 （≠り 手続補正書（自発） 昭和５７年特許願第　７５８１４号 ２　発明の名称 マトリックスアレー ３　補ＩＬをする者 事件との関係　出願人 東京都中央区銀座４丁目３番４号 （ｂ６）株式会社　−肪　精　工　舎 ４　代　理　ノ、　　　　代表取締役　中　村　恒　也
６　補圧の対象 手続補正書（自発） １、％許請求の範囲を別紙の如く補正する。 ２、明細書　１２角５行目〜同６行目 「良いことはいうまでもない。 以上の様に本発明により、」とあるを、「良いことはい
うまでもない。又、第５図の実施例では、画素駆動電極
のデッドスペースが小さくなりコントラストの向上にな
る。この様にゲートライン９はトランジスター８を画素
駆動［極１１でおおう事は絶縁膜が１４の１のみの場合
も可能であるが、さらに厚い絶縁膜１４−２の存在によ
ってショート等の欠陥が減少し有効である。 以上の様に本発明により、」に補正する。 五　図面、第５図（ａ）（ｂ）を補正し添付する。 以　　　上 代理人　最　上　　　務 ％ｌＦＦ珀求の範囲 （１１複数のゲート線と、核複数のゲート線と絶縁１−
を介して、該複数のゲート線と直交して成る僚叙のソー
ス線と、該複数のゲート線と該複数のソース線の交点に
設けられたＭＱ８磁界効果型トランジスターと、該ＭＯ
ｓ亀界効果型トランジスターのドレイン電極に接続され
几確荷保持用コンデンサーとより成るマトリックスアレ
ーにおいて。 前記絶縁層の噸気破壊峨圧が、前記ＭＯ８ｉｉｌ界効果
型トフンジスタ＝の嘔気破壊覗圧工り大きい事ヲ時淑と
するマトリックスアレー。 （２）　　前記絶縁膜の嗅厚は、前記ゲート線と前記ソ
ース線の少なくとも交差領域において、該交差洟域以外
工り厚い事ｔ％黴とする％ＦＦ蹟求０範囲第１項δピ載
のマトリックスアレー。 スアレー。

Claims (1)

  1. 【特許請求の範囲】 １、Ｉｌ！数のゲート線と、該複数のゲート線と絶縁層
    を介して、該複数のゲート線と直交して成る複数のソー
    ス線と、該複数のゲート線と該複数のソース線の交点に
    設けられたＭｏＳ電界効果型トランジスターと、該Ｍｏ
    Ｓ電界効果型トランジスターのドレイン電極に接続され
    た電荷保持用コンデンサーとより成るマトリックスアレ
    ーにおいて、前記絶縁層の電気破壊電圧が、前記ＭｏＳ
    電界効果型トランジスターの電気破壊電圧より大きい事
    を特徴とするマトリックスアレー。 ２、　前記絶縁膜の膜厚は、前記ゲート線と前記ソース
    線の少なくとも交差領域において、該交差領域以外より
    厚い事を特徴とする特許請求の範囲第１項記載のマトリ
    ックスアレー。 ３　前記マトリックスアレーは、ガラス板−トに形成さ
    れている事を特徴とする特許請求の範囲第２項記載のマ
    トリックスアレー。
JP57075814A 1982-04-30 1982-05-06 マトリックスアレー Expired - Lifetime JPH0656461B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP57075814A JPH0656461B2 (ja) 1982-05-06 1982-05-06 マトリックスアレー
DE19833315669 DE3315669A1 (de) 1982-05-06 1983-04-29 Fluessigkristall-anzeigevorrichtung
GB8311878A GB2122419B (en) 1982-04-30 1983-04-29 A thin film transistor and an active matrix liquid crystal display device
FR8307125A FR2530868B1 (fr) 1982-04-30 1983-04-29 Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor
FR8313382A FR2532116B1 (fr) 1982-04-30 1983-08-17 Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor
SG39888A SG39888G (en) 1982-04-30 1988-06-20 An active matrix liquid crystal display device
HK70189A HK70189A (en) 1982-04-30 1989-08-31 An active matrix liquid crystal display device
US08/014,053 US5365079A (en) 1982-04-30 1993-02-05 Thin film transistor and display device including same
US08/259,354 US6037608A (en) 1982-04-30 1994-05-03 Liquid crystal display device with crossover insulation
US08/237,521 US5474942A (en) 1982-04-30 1994-05-03 Method of forming a liquid crystal display device
US08/406,419 US5650637A (en) 1982-04-30 1995-03-20 Active matrix assembly
US08/408,979 US5552615A (en) 1982-04-30 1995-03-23 Active matrix assembly with double layer metallization over drain contact region
US08/445,030 US5573959A (en) 1982-04-30 1995-05-19 Method of forming a liquid crystal device
US08/461,933 US5677547A (en) 1982-04-30 1995-06-05 Thin film transistor and display device including same
US08/859,494 US6316790B1 (en) 1982-04-30 1997-05-20 Active matrix assembly with light blocking layer over channel region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075814A JPH0656461B2 (ja) 1982-05-06 1982-05-06 マトリックスアレー

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP7666495A Division JP2677237B2 (ja) 1995-03-31 1995-03-31 液晶表示装置の製造方法
JP7666395A Division JP2565148B2 (ja) 1995-03-31 1995-03-31 マトリックスアレーの製造方法

Publications (2)

Publication Number Publication Date
JPS58192090A true JPS58192090A (ja) 1983-11-09
JPH0656461B2 JPH0656461B2 (ja) 1994-07-27

Family

ID=13587019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075814A Expired - Lifetime JPH0656461B2 (ja) 1982-04-30 1982-05-06 マトリックスアレー

Country Status (2)

Country Link
JP (1) JPH0656461B2 (ja)
DE (1) DE3315669A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129460A (ja) * 1987-11-14 1989-05-22 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPH02137826A (ja) * 1988-11-18 1990-05-28 Sharp Corp 透過型アクティブマトリクス液晶表示装置
JPH103075A (ja) * 1997-03-10 1998-01-06 Seiko Epson Corp 表示装置
WO2010131393A1 (ja) * 2009-05-12 2010-11-18 シャープ株式会社 配線構造、配線基板、液晶表示パネル、及び配線構造の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3734412A1 (de) * 1987-05-14 1989-01-05 Licentia Gmbh Fluessigkristall-anzeigevorrichtung
US5187609A (en) * 1991-03-27 1993-02-16 Disanto Frank J Electrophoretic display panel with semiconductor coated elements
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190042A (ja) * 1982-04-28 1983-11-05 Toshiba Corp 薄膜半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190042A (ja) * 1982-04-28 1983-11-05 Toshiba Corp 薄膜半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129460A (ja) * 1987-11-14 1989-05-22 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPH02137826A (ja) * 1988-11-18 1990-05-28 Sharp Corp 透過型アクティブマトリクス液晶表示装置
JPH103075A (ja) * 1997-03-10 1998-01-06 Seiko Epson Corp 表示装置
WO2010131393A1 (ja) * 2009-05-12 2010-11-18 シャープ株式会社 配線構造、配線基板、液晶表示パネル、及び配線構造の製造方法

Also Published As

Publication number Publication date
JPH0656461B2 (ja) 1994-07-27
DE3315669A1 (de) 1983-12-08

Similar Documents

Publication Publication Date Title
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
US6642086B2 (en) Method for fabricating thin film transistor array substrate for liquid crystal display
US6222595B1 (en) TFT-LCD having pixel electrode overlapping scan and data lines except at the intersection of lines
KR100260359B1 (ko) 액정 표시 장치 및 그 제조방법
GB2307087A (en) Liquid crystal displays
JPH04163528A (ja) アクティブマトリクス表示装置
JPH09160075A (ja) 液晶表示素子
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JPS58192090A (ja) マトリツクスアレ−
JPH08213626A (ja) 薄膜半導体装置及びその製造方法
JP4381063B2 (ja) アレイ基板および平面表示装置
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100777850B1 (ko) 어레이 기판 및 평면 표시 장치
US6940480B2 (en) Pixel structure
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
JP2565148B2 (ja) マトリックスアレーの製造方法
JP4016558B2 (ja) アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器
JP2677237B2 (ja) 液晶表示装置の製造方法
JP2000171827A (ja) 液晶表示パネル
JPH0572561A (ja) アクテイブマトリクス基板
JP2907177B2 (ja) 液晶装置
JP2687967B2 (ja) 液晶表示装置
KR0144233B1 (ko) 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법
JP4075220B2 (ja) 表示パネル及びその製造方法
JPH0815726A (ja) 液晶表示基板およびその製造方法