DE3306535C2 - Dünnfilmtransistor mit isoliertem Gate - Google Patents
Dünnfilmtransistor mit isoliertem GateInfo
- Publication number
- DE3306535C2 DE3306535C2 DE19833306535 DE3306535A DE3306535C2 DE 3306535 C2 DE3306535 C2 DE 3306535C2 DE 19833306535 DE19833306535 DE 19833306535 DE 3306535 A DE3306535 A DE 3306535A DE 3306535 C2 DE3306535 C2 DE 3306535C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- film transistor
- thin film
- gate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 95
- 239000010409 thin film Substances 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000007743 anodising Methods 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013081 microcrystal Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Bipolar Transistors (AREA)
Abstract
Dünnfilmtransistor mit isoliertem Gate mit einem isolierenden Substrat, einer Gate-Elektrode, einer das Gate isolierenden Schicht, einer Halbleiterschicht, einer Source-Elektrode und einer Drain-Elektrode, wobei die das Gate isolierende Schicht eine doppelte Gate-Isolierschicht ist aus einer durch Anodisieren auf der Gate-Elektrode (20) ausgebildeten Oxidschicht (30) und einer die Oxidschicht (30) bedeckenden isolierenden Schicht (31), die durch Aufsputten oder durch ein chemisches Aufdampfverfahren ausgebildet ist, wobei die Halbleiterschicht (40) auf der isolierenden Schicht (31) angeordnet ist und vorzugsweise amorph oder mikrokristallin und durch Glimmentladung abgeschieden ist.
Description
Gegenstand der Erfindung ist ein Dünnfilmtransistor mit isoliertem Gate, der ein isolierendes Substrat, eine
Gate-Elektrode, eine durch Anodisieren auf der Gate-Elektrode ausgebildete Oxidschicht, eine Halbleiterschicht,
eine Source-Elektrode und eine Drain-Elektrode aufweist. Ein solcher Dünnfilmtransistor ist bekannt
aus »NTZ«, 1970, S. 501 -506.
In der Fig. 1 ist eine Schnittansicht eines anderen,
ebenfalls herkömmlichen Dünnfilmtransistors mit isoliertem Gate dargestellt. Wie aus der Fi g. 1 zu erkennen
ist, umfaßt dieser Dünnfilmtransistor ein isolierendes Substrat 1, eine Gate-Elektrode 2, eine das Gate
isolierende Schicht 3, eine Source-Elektrode 5 und eine Drain-Elektrode 6. Dabei besteht das isolierende Substrat
1 aus Gias, Keramik oder einem kristallinen Material. Die Gate-Elektrode 2 besteht aus Cr, Al, Ni oder Au
oder dergleichen. Die das Gate isolierende Schicht 3 beste/n aus SiO, SiO2, AI2O3, Ta2O5, Y2O3, Si3N4 oder
MgF2 usw. Die Halbleiterschicht 4 kann aus CdS, CdSe,
Te oder PbS Und dergleichen bestehen. Die Source-Elektrode 5 und die Drain-Elektrode 6 sind aus Al, Au,
Ni, Cr oder In usw. ausgebildet, so daß sie mit der HaIbieiterschicht
4 in ohmschen Kontakt stehen.
Wenn ein in dieser Weise aufgebauter Dünnfilmtransistor mit isolierendem Gate zum Treiben einer Flüssigkristallanzeige
im Multiplexbetrieb verwendet wird, muß er die folgenden Anforderungen erfüllen:
Er muß einen hohen Widerstand im »Aus«-Zustand (R.\iis) aufweisen, um ein scharfes Ausschaltverhalten
zu ermöglichen;
er muß einen niedrigen Widerstand im »Ein«-Zustand (Ran) aufweisen, um ein hohes Ein/Aus-Verhältnis
(R,\us/REm)zu ermöglichen;
er muß eine hohe Schaltgeschwindigkeit besitzen, und
er muß eine hohe Schaltgeschwindigkeit besitzen, und
er muß selbst nach langen Betriebsdauern stabil sein.
Zur Erfüllung der oben angesprochenen Anforderungen sollte die das Gate isolierende Schicht 3 des Dünnfilmtransistors
die folgenden Eigenschaften aufweisen:
1. Sie sollte einen hohen Widerstand besitzen, und frei
sein von irgendwelchen kleinsten Löchern, so daß eine gute Betriebssicherheit und eine hohe Durchschlagsspannung
möglich werden;
2. sie sollte eine geringe Dichte an mobilen Ionen
aufweisen;
3. sie sollte eine kleine Grenzfläche mit einer Halbleiterschicht aufweisen, und
4. sie sollte einen großen Feldeffekt gegenüber der Halbleiterschicht aufweisen.
Da die Anforderungen 1. und 4. miteinander in Konflikt
stehen, können die herkömmlichen Dünnfiimtransistoren mit isoliertere Gate die oben angesprochenen
Anforderungen nicht erfüllen. Dies könnte jedoch dadurch erreicht werden, daß man die isolierende Schicht
durch Anodisieren bzw. durch anodische Oxidation bildet.
So ist es beispielsweise nicht möglich, durch Aufsputtern
oder durch ein chemisches Aufdampfverfahren eine dünne Schicht aus SiO2, Si3N4 usw. mit einer Dicke
von weniger als 200 bis 300 nm zu erzeugen, die frei ist von kleinsten Löchern oder Fehlern (pin holes). Durch
Anodisieren, d. h. durch anodische Oxidation, kann man jedoch eine isolierende Schicht mit einer Dicke von einigen
10 nm erzeugen, die frei ist von kleinsten Löchern und Fehlern und die einer hohen Spannung zu widerstehen
vermag. Wenn an die Gate-Eiekirode eine konstante Spannung angelegt wird, ist der Feldeffekt gegenüber
der Oberfläche der Halbleiterschicht proportional der Dielektrizitätskonstanten der isolierenden Schicht und
umgekehrt proportional ihrer Dicke. Somit kann man durch Anodisieren eine dünne Schicht mit einem hohen
Feldeffekt erzeugen.
Bei den herkömmlichen Verfahren kann jedoch eine Beschädigung der durch Anodisieren erzeugten dünnen
Schicht erfolgen, wenn eine Halbleiterschicht auf der dünnen Schicht angeordnet ist, was zur Folge hat, daß
die dielektrischen Eigenschaften der dünnen Schicht beeinträchtigt werden, so daß sie keine geeignete isolierende
Schicht für das Gate eines Dünnfilmtransistors darstellt. Da die Ausbildung der Halbleiterschicht wegen
des Aufbaus des Dünnfilmtransistors nach der Erzeugung der das Gate isolierenden Schicht erfolgen
muß, kann nach dem Stand der Technik eine Beeinträchtigung der dielektrischen Eigenschaften nicht vermieden
werden (NTZ, 1970, S. 501 -506).
Die Aufgabe der vorliegenden Erfindung besteht nun darin, einen verbesserten Dünnfilmtransistor der eingangs
genannten Art anzugeben, der die oben angesprochenen Anforderungen 1. bis 4. erfüllt, eine hohe
Betriebsstabilität aufweist und dessen Oxidschicht bei der Ausbildung der Halbleiterschicht keine Beeinträchtigung
ihrer dielektrischen Eigenschaften erfährt.
Diese Aufgabe wird nun gelöst durch die kennzeichnenden Merkmale des DUnnfilmtransistors gemäß
Hauptanspruch. Die Unteransprüche betreffen besonders
bevorzugte Ausführungsformen dieses Erfindungsgegenstandes.
Der erfindungsgemäße Dünnfilmtransistor mit isoliertem Gate umfaßt eine doppelte Gate-Isolierschicht
und vorzugsweise eine amorphe oder mikrokristalline Halbleiterschicht aus insbesondere Silicium. Vorzugsweise
wird diese Halbleiterschicht durch eine Glimmentladung gebildet bzw. erzeugt. Dabei besitz; die mikrokristalline
Schicht Mikrokristalle mit Körnchen mit einem Durchmesser von einigen nm bis einigen 10 nm.
Aus der US-PS 36 71 820 ist ein Dünnfilmtransistor bekannt, dessen Gate-Isolierschicht aus drei Isolierschichten
besteht. Diese drei Isolierschichten, unter denen sich kein durch Anodisieren hergestelltes Oxid befindet,
werden erst nach der Ausbildung der Halbleiterschicht hergestellt Die Eigenschaften der Isolierschichten
unterliegen deshalb keiner Beeinträchtigung durch die Ausbildung der Halbleiterschicht.
Die Erfindung sei im folgenden näher unter Bezugnahme auf die Zeichnungen erläutert, ϊπ den Zeichnungen
zeigt
Fig. 1 eine Schnittansicht eines herkömmlichen Dünnfilmtransistors mit isoliertem Gate,
Fig.2 eine Schnittansicht eines erfindungsgemäßen Dünnfilmtransistors mit isoliertem Gate und
F i g. 3 und 4 graphische Darstellungen, die die Beziehung zwischen dem Drain-Strom und der Gate-Spannung
des erfindungsgemäßen Dünnfilmtransistors mit isoliertem Gate wiedergeben.
In der Fig. 2 ist ein erfindungsgemäßer Dünnfilmtransistor mit isoliertem Gate dargestellt. Dieser Dünnfilmtransistor
umfaßt ein isolierendes Substrat 10, eine Gate-Elektrode 20, eine erste isolierende Schicht 30,
eine zweite isolierende Schicht 31, eine Schicht 40 aus amorphem Silicium, eine Source-Elektrode 50, eine
Drain-Elektrode 60 und eine Schutzschicht 70.
Das Substrat 10 besteht aus Glas, Keramik, einem kristallinen Material oder dergleichen. Auf die Oberfläche
des Subsirats 10 ist eine Tantalschicht aufgebracht.
Die Tantalschicht wird in eine Ammoniumtartratlösung eingetaucht, um durch Anlegen einer konstanten Spannung
von etwa 65 V eine Ta2Os-Oxidschicht mit einer
Dicke von etwa lOOnm zu bilden. Die Tantalschicht wird als Gateschicht 20 verwendet, während die
Ta2O5-Schicht als erste isolierende Schicht 30, die auch
als Oxidschicht bezeichnet wird, dient.
Auf der ersten isolierenden Schicht 30 wird mit Hilfe eines chemischen Aufdampfverfahrens oder durch Aufsputtern
eine zweite isoiierende Schicht 31 aus S13N4
usw. mit einer Dicke von etwa 100 nm gebildet. Anstelle von S13N4 kann man auch SiO, S1O2, Y2O3, AI2O3, MgF2
usw. verwenden. Die zweite isolierende Schicht 31 schützt die erste isolierende Schicht 30. Die erste isolierende
Schicht bzw. die Oxidschicht 30 und die zweite isolierende Schicht 31 bilden die doppelte Gate-Isolierschicht.
Die Halbleiterschicht 40 besteht vorzugsweise aus amorphem Silicium, welches durch eine Glimmentladung
mit einer Dicke von etwa 300 nm abgeschieden wird. Die Source-Elektrode 50 und die Drain-Elektrode
60 bestehen vorzugsweise beide aus Aluminium, welches in einer Dicke von etwa 300 nm aufgedampft wird.
Die Schutzschicht 70 besteht vorzugsweise aus S13N4,
welches durch ein chemisches Aufdampfverfahren in einer Dicke von etwa 300 nm aufgebracht wird und mindestens
die Halbleitersc^icht 40 bedeckt. Während die Schutzschicht 70 die Halbleiterschicht 40 schützt, kann
sie auch auf der hinteren Oberfläche der Halbleiterschicht 40 eine Verarmungsschicht erzeugen, wodurch
die Leckströme des Dünnfilmtransistors mit isolierendem Gate im »Aus«-Zustand vermindert werden, wodurch
die Eigenschaften des Dünnfilmtransistors verbessert werden.
Da die spezifischen Dielektrizitätskonstanten von Si3N4 bzw. TaiOs etwa 6,4 bis 26.0 betragen, muß eine
aus S13N4 gebildete einfache Gate-Isolierschicht, wie sie unter Bezugnahme auf die Fig. 1 beschrieben wurde,
eine Dicke von etwa 125 nm aufweisen, wobei sich Probleme
durch die Bildung feinster Löcher oder Fehler ergeben, was zu einer Beeinträchtigung der dielektrischen
Eigenschaften führt.
Dieser Nachteil tritt nicht auf bei einer Gate-isolierschicht
aus einer Kombination aus der ersten isolierenden Schicht 30 aus Ta^Os und der zweiten isolierenden
Schicht 31 aus S13N4. Dabei ist die TajOs-Schicht frei
von feinsten Poren und Löchern und ermöglicht in dieser Weise gute dielektrische Eigenschaften. Da die zweite
isolierende Schicht 31 die erste isolierende Schicht 30 bedeckt, kann sie die erste isolierende Schicht 30 während
des Aufbringens der Halbleiterschicht 40 unter Glimmentladung schützen. In dieser Weise wird die erste
isolierende Schicht 30 vor einer Beschädigung bewahrt, so daß ihre guten dielektrischen Eigenschaften
beibehalten bleiben.
Da die Halbleiterschicht 40 vorzugsweise amorph iss. können mögliche Abweichungen von dsn stöchiometrisehen
Verhältnissen vernachlässigt werden. Die amorphe Schicht zeichnet sich dadurch aus. daß sie einen
großen Energieabstand ermöglicht und eine geringe Anzahl von Eigenträgern aufweist, was für Dünnfilmtransistoren
mit isoliertem Gate vorteilhaft ist.
Da die Gate-Elektrode 20 aus Tantal besteht, welches
besser Arbeitseigenschaften als Aluminium aufweist, wird die Abschnürungsspannung positiv, so daß sich ein
normal ausgeschalteter Dünnfilmtransistor mit isoliertem Gate ergibt. Damit ist aber der Widerstand des
Dünnfilmtransistors im »Aus«-Zustand bei einer Gate-Spr inung von Null groß, was für Flüssigkristall-Matrixanzeigen
vorteilhaft ist.
Die Schutzschicht 70 kann die Haibleiterschicht 40 von der Umgebung abschirmen, vermindert das Krümmen
der Energiebänder an der Oberfläcne der Halbleiterschicht,
die an dem Gateisolator 31 angrenzt, und die Krümmung des Energiebands an der gegenüberliegenden
Oberfläche, die an die Schutzschicht 70 angrenzt, wodurch die Eigenschaften stabilisiert werden und der
Widerstand im »Aus«-Zustand erhöht wird.
Wenn der Dünnfilmtransistor mit isoliertem Gate in einer Flüssigkristallanzeigezelle angeordnet wird, kann
die Schutzschicht 70 den Dünnfilmtransistor von der Schicht mit der Flüssigkristallmischung isolieren, wodurch
die Lebensdcuer des Dünnfilmtransiblors gesteigert
wird.
Weiterhin dien? die Schutzschicht 70 zum Schutz des Dünnfilmtransistors dann, wenn eine Metallschicht auf
dem Dünnfilmtransistor aufgebracht wird, um die akti-
bo ven Schichten des Dünnfilmtransistors vor Lichteinwirkung zu schützen. Wenn die Schutzschicht 70 mit einer
Metallschicht bedeckt wird, die die aktiven Schichten des Dünnfilmtransistors bedeckt, kann die Schutzschicht
70 das Problem lösen, daß durch Leckströme der Widerstand des Düniifilmtrsnsistors im »Aus«-Zustand
vermindert wird.
Die Fig. 3 zeigt anhand einer Kurvendarstellung die
Beziehung zwischen dem Drain-Strom und der Gate-
Spannung, wenn die Source-Drain-Spannung etwa 10 V beträgt. Die in der Fig. 3 dargestellten Daten wurden
an einem Dünnfilmtransistor mit einem Kanal zwischen der Source-Elektrode 50 und der Drain-Elektrode 60
mit einer Kanallänge von etwa 40 μπι und einer Kanalbreite
von etwa 2000 μιη gemessen. Die Kurvendarstellung der F i g. 3 verdeutlicht, daß das Ein/Aus-Verhältnis
(gegen den Drain-Strom) im Bereich von etwa 0 bis 5 V einige 10 000 und im Bereich von etwa 0 bis 10 V einige
;00 000 beträgt.
Anstelle einer amorphen Siliciumschicht 40 kann man auch eine mikrokristalline Siliciumschicht anwenden.
Diese Schicht wird in einer Glimmentladung mit einer Dicke von etwa 300 nm gebildet. In diesem Fall wird mit
einer großen Menge Wasserstoff verdünntes SiHvGaS, welches beispielsweise in einem Verhältnis von
SiH4/(SiH4 + H2) = 0.03 angewandt wird, zersetzt.
Die in dieser Weise gebildete mikrokristalline Schicht 40 besteht aus Mikrokristallen. Im anderen Fall besteht
sie aus einer amorphen Siliciumschicht, die zum Teil Mikrokristalle enthält. Die Korngröße der Mikrokristalle
liegt typischerweise im Bereich von einigen nm bis einigen 10 nm, wodurch sich eine größere Mobilität im
Vergleich zu einer echten amorphen Schicht ergibt.
Wenn man mit H2 verdünntes gasförmiges S1H4 verwendet,
ergibt sich bei der Glimmentladung eine Schicht aus amorphem Silicium, die diskret angeordnete
Mikrokristalle mit einer Korngröße von einigen nm bis einigen 10 nm aufweist, wobei die Korngröße typischerweise
etwa 5 bis 10 nm beträgt.
Anschließend werden die Mikrokristalle erforderlichenfalls gezüchtet, um letztlich ein polykristallines
Material zu ergeben.
Die Fig. 4 zeigt anhand einer .Kurvendarstellung die
Beziehung zwischen dem Drain-Strom in Abhängigkeit von der Gate-Spannung. Die in der F i g. 4 dargestellten
Meßwerte wurden unter den gleichen Bedingungen gemessen, wie sie für die F i g. 3 angewandt wurden. Die
Kurvendarstellung der Fig. 4 zeigt, daß das Ein/Aus-Verhältnis im Bereich von etwa 0 bis 5 V mehr als einige
1000 und im Bereich von etwa 0 bis 10 V etwa einige 100 000 beträgt.
Hierzu 2 Blatt Zeichnungen
45
60
Claims (7)
1. Dünnfilmtransistor mit isoliertem Gate, mit einem isolierenden Substrat, einer Gate-Elektrode, einer
durch Anodisieren auf der Gate-Elektrode ausgebildeten Oxidschicht, einer Halbleiterschicht, einer
Source-Elektrode und einer Drain-Elektrode, dadurch gekennzeichnet, daß die Oxidschicht
(30) von einer isolierenden Schicht (31) bedeckt ist und daß die Halbleiterschicht (40) auf der
isolierenden Schicht (31) angeordnet ist.
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (40)
amorph oder mikrokristallin ist und aus Silicium besteht
3. Dünnfilmtransistor nach den Ansprüchen 1 oder
2, dadurch gekennzeichnet, daß die Halbleiterschicht
(40) durch G ünmentladung aufgebracht worden ist.
4. Dünnfiifntransistor nach den Ansprüchen ! bis
3, dadurch gekennzeichnet, daß die Gate-Elektrode (20) aus Tantal besteht.
5. Dünnfilmtransistor nach den Ansprüchen 1 bis
4, dadurch gekennzeichnet, daß die Oxidschicht (30) aus Ta2O5 besteht.
6. Dünnfilmtransistor nach den Ansprüchen 1 bis
5, dadurch gekennzeichnet, daß die isolierende Schicht (31) aus Si3N4, SiO2 oder einem Metalloxid
besteht.
7. Dünnfilmtransistor nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß zumindest
die Haibleiterschicht (4fe/ mit einer Schutzschicht
(70) bedeckt ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030219A JPS58147069A (ja) | 1982-02-25 | 1982-02-25 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3306535A1 DE3306535A1 (de) | 1983-09-15 |
| DE3306535C2 true DE3306535C2 (de) | 1986-03-13 |
Family
ID=12297602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833306535 Expired DE3306535C2 (de) | 1982-02-25 | 1983-02-24 | Dünnfilmtransistor mit isoliertem Gate |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS58147069A (de) |
| DE (1) | DE3306535C2 (de) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054478A (ja) * | 1983-09-06 | 1985-03-28 | Toshiba Corp | 表示装置用駆動回路基板の製造方法 |
| JPH0693464B2 (ja) * | 1983-10-19 | 1994-11-16 | 富士通株式会社 | 絶縁ゲート型薄膜トランジスタの製造方法 |
| JPS60103676A (ja) * | 1983-11-11 | 1985-06-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイの製造方法 |
| JPS60160173A (ja) * | 1984-01-30 | 1985-08-21 | Sharp Corp | 薄膜トランジスタ |
| JPS60244071A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | マトリツクスアレイの製造方法 |
| GB2169746B (en) * | 1984-11-13 | 1988-09-14 | Sharp Kk | Thin film transistor |
| US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
| JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
| JPS62222633A (ja) * | 1986-03-25 | 1987-09-30 | Sharp Corp | 半導体素子の製造方法 |
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JP2644743B2 (ja) * | 1987-01-28 | 1997-08-25 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH0828512B2 (ja) * | 1987-09-02 | 1996-03-21 | 松下電器産業株式会社 | 薄膜トランジスタ |
| JP2786628B2 (ja) * | 1987-10-15 | 1998-08-13 | シャープ株式会社 | 液晶パネルの電極構造 |
| JPH01130564U (de) * | 1988-02-29 | 1989-09-05 | ||
| EP0408653A4 (en) * | 1988-03-31 | 1991-10-16 | Solarex Corporation | Gate dielectric for a thin film field effect transistor |
| JPH01276672A (ja) * | 1988-04-27 | 1989-11-07 | Seikosha Co Ltd | 逆スタガー型非晶質シリコン薄膜トランジスタ |
| JPH047876A (ja) * | 1990-04-25 | 1992-01-13 | Nec Corp | 薄膜トランジスタ |
| JP3173854B2 (ja) * | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| JP2823178B2 (ja) * | 1992-04-06 | 1998-11-11 | シャープ株式会社 | 金属配線基板及びその製造方法 |
| EP0582387B1 (de) * | 1992-08-05 | 1999-05-26 | Sharp Kabushiki Kaisha | Metallische Leiterplatte und Herstellungsverfahren dafür |
| JPH06188419A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP3537854B2 (ja) * | 1992-12-29 | 2004-06-14 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671820A (en) * | 1970-04-27 | 1972-06-20 | Rudolph R Haering | High voltage thin-film transistor |
| JPS57153427A (en) * | 1981-03-17 | 1982-09-22 | Fujitsu Ltd | Manufacture of thin film device |
-
1982
- 1982-02-25 JP JP57030219A patent/JPS58147069A/ja active Pending
-
1983
- 1983-02-24 DE DE19833306535 patent/DE3306535C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147069A (ja) | 1983-09-01 |
| DE3306535A1 (de) | 1983-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3306535C2 (de) | Dünnfilmtransistor mit isoliertem Gate | |
| DE3602124C2 (de) | ||
| DE69629080T2 (de) | Akustische Oberflächenwellenanordnung und Verfahren zu ihrer Herstellung | |
| DE2805170C2 (de) | ||
| DE3245313C2 (de) | Verfahren zur Herstellung eines Dünnfilm-Transistors | |
| DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
| DE4230338B4 (de) | Verfahren zur Herstellung von Solarzellen aus amorphem Silizium mittels Naßätzen von Löchern oder Gräben durch Rückseitenelektroden und amorphes Silizium | |
| DE3539794C2 (de) | ||
| DE2709986A1 (de) | Verfahren zum herstellen von koplanaren schichten aus duennen filmen | |
| DE3502911A1 (de) | Duennfilm-transistor | |
| DE112010003143T5 (de) | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung | |
| WO2000001010A2 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE102007003450A1 (de) | Halbleiterbauelement mit verschiedenen Kondensatoren und Herstellungsverfahren | |
| EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
| DE112017004423T5 (de) | Aktivmatrixsubstrat und Verfahren zu dessen Herstellung | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| DE4321590B4 (de) | Dünnschicht-Transistor und Verfahren zu seiner Herstellung | |
| DE102005049998A1 (de) | Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren | |
| DE2741440A1 (de) | Elektrochromatische anzeigevorrichtung | |
| DE2922473C2 (de) | Elektrochrome Anzeigevorrichtung | |
| DE2460682A1 (de) | Halbleitervorrichtung | |
| DE2627648A1 (de) | Funkenstrecke | |
| DE19525576A1 (de) | Dünnfilmtransistor und Verfahren zu dessen Herstellung | |
| DE3430941A1 (de) | Chemisch empfindlicher feldeffekttransistor-sensor | |
| DE1957500B2 (de) | Halbleiterbauelement mit schottky sperrschicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |