DE3539794C2 - - Google Patents
Info
- Publication number
- DE3539794C2 DE3539794C2 DE3539794A DE3539794A DE3539794C2 DE 3539794 C2 DE3539794 C2 DE 3539794C2 DE 3539794 A DE3539794 A DE 3539794A DE 3539794 A DE3539794 A DE 3539794A DE 3539794 C2 DE3539794 C2 DE 3539794C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor film
- film
- gate
- electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 86
- 239000010409 thin film Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims 3
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 238000010276 construction Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001562081 Ikeda Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
Die vorliegende Erfindung betrifft allgemein einen
Transistor und insbesondere einen Dünnfilm-Transistor
(Dünnschicht-Transistor; normalerweise abgekürzt als
TFT bezeichnet) mit einer Bauweise, die auf eine Ver
besserung des Ertrags bei der Fertigung desselben ab
zielt.
In neuerer Zeit werden auf dem Gebiet der Flüssigkri
stall-Anzeige mit aktiver Matrix sehr nachhaltige
Untersuchungen über Substrate der aktiven Matrix durch
geführt, worin Dünnfilm-Transistoren in Form einer
Matrix auf einem isolierenden Substrat ausgebildet
werden. Als Halbleiter-Materialien für diesen Zweck
stehen Poly-Si, a-Si, Te, CdSe etc. zur Verfügung.
In Fig. 5 sowie in in Fig. 4, die einen Querschnitt
längs der Geraden IV-IV der Fig. 5 zeigt, ist ein
Beispiel eines herkömmlichen Dünnfilm-Transistors TFT,
bei dem a-Si verwendet ist, dargestellt, worin eine
Gate-Verdrahtung 3 zur Verbindung von Gate-Elektroden 2
auf einem Glas-Susbtrat 1 vermittels eines metallischen
Materials wie Ta, Mo, Ti, Al oder dergleichen in einer
Filmdicke von 20 bis 300 nm (200 bis 3000 Å) gebildet
ist. Die Gate-Verdrahtung 3 ist mit einem verzweigten
Teil 3a versehen, und der Dünnfilm-Transistor TFT ist
auf diesem verzweigten Teil 3a als dem Mittelpunkt ge
bildet. Über der Gate-Elektrode 2 ist ein Gate-Isolier
film 4 (in Fig. 5 nicht abgebildet) aus Siliciumnitrid
(hiernach als SiNx bezeichnet) in einer Dicke von 100
bis 200 nm (1000 bis 2000 Å) mittels eines Plasma-
Verfahrens der chemischen Abscheidung aus der Dampf
phase (CVD-Verfahren) gebildet. Weiterhin gebildet auf
dem Gate-Isolierfilm 4 ist mittels des Plasma-CVD-Ver
fahrens eine Schicht 5 aus a-Si in einer Dicke von 100
bis 300 nm (1000 bis 3000 Å). Eine Source-Verdrahtung
7 zur Verbindung der Source-Elektroden 6 wird so ausge
bildet, daß sie die Gate-Verdrahtung 3 unter rechten
Winkeln schneidet. Die Source-Elektrode 6 und eine
Drain-Elektrode 8 werden beide aus einem metallischen
Material wie Ta, Mo, Ti, Al oder dergleichen in einer
Dicke von 200 bis 1000 nm (2000 bis 10 000 Å) gebil
det. Im Zusammenhang mit dem Vorstehenden wird vorzugs
weise ein anderer mit Phosphor dotierter a-Si-Film 9 in
einer Dicke von 50 bis 200nm (500 bis 2000 Å) zwi
schen der Source-Elektrode 6 und der Drain-Elektrode 8
und dem a-Si-Film 5 so angeordnet, daß dazwischen
Ohm′scher Kontakt erzielt wird. In der Weise wie oben
beschrieben werden die Dünnfilm-Transistoren TFT in der
Form eines Musters an den jeweiligen Schnittstellen
zwischen der Gate-Verdrahtung 3 und der Source-Verdrah
tung 7 gebildet. Obwohl sie nicht speziell dargestellt
sind, sind den jeweiligen Dünnfilm-Transistoren TFT
entsprechende Bildelement-Elektroden so ausgebildet,
daß sie mit den Drain-Elektroden 8 Kontakt haben.
In einem Substrat der aktiven Matrix, bei dem die
Dünnfilm-Transistoren eingesetzt werden, werden die
betreffenden Schnittstellen mittels eines linearen Ab
folge-Systems betrieben. Im einzelnen werden Abtast-
Signale von einer abzutastenden Gate-Verdrahtung ange
legt, während Daten-Signale von jeder Source-Verdrah
tung her eingegeben werden. Es gibt eine große Zahl von
Schnittstellen zwischen den Gate-Verdrahtungen und den
Source-Verdrahtungen, beispielsweise an 62 500 Stellen
in einer Matrix von 250×250. Wenn zwischen Gate und
Source ein Leckverlust nur an einer einzigen Stelle
einer derart großen Zahl von Schnittstellen auftritt,
entsteht unvermeidlich ein Zeilenfehler in Form eines
Kreuzes an der äquivalenten Gate-Verdrahtung und
Source-Verdrahtung, was dazu führt, daß die Anzeige für
die tatsächliche praktische Anwendung nicht brauchbar
ist, wodurch der Ertrag des Substrats der aktiven
Matrix auf Null reduziert wird. Dementsprechend wird
mit der Zunahme der Gate-Verdrahtungen und Source-Ver
drahtungen eine positive wirksame Isolierung zwischen
Gate und Source in zunehmendem Maße benötigt.
Wie in dem in Fig. 4 und 5 dargestellten Dünnfilm-
Transistor, wo der Gate-Isolierfilm nur aus einer
Schicht des Dünnfilms 4 besteht, ist es außerordentlich
schwierig, die Leckverluste zwischen Gate und Source,
die infolge der Anwesenheit von Fremdstoffen, Nadel
stich-Löchern etc. stattfinden, auf Null zu verringern.
Als Gegenmaßnahme gegen die obigen Nachteile hat man
eine praktische Maßnahme vorgeschlagen, bei der ein aus
zwei Schichten bestehender Film aus einem Film aus
anodisiertem Gate-Metall und einem durch Plasma-CVD
erhaltenen SiNx-Film eingesetzt wird. Ein Film aus Tan
talpentoxid, das durch Anodisieren von Tantal erhalten
wird, ist sowohl chemisch als auch physikalisch sehr
stabil und ist dadurch gekennzeichnet, daß er eine
Dielektrizitätskonstante besitzt, die größer ist als
diejenige eines Materials aus der Silicium-Gruppe. Da
überdies der anodisierte Film durch eine Reaktion in
einer Lösung gebildet wird, ergibt sich ein Vorteil
dahingehend, daß selbst in den Fällen, in denen Nadel
löcher, Risse, Fremdstoffe etc. in dem Gate-Metall vor
liegen, diese Teile anodisiert und aufgrunddessen durch
ein Isoliermaterial bedeckt werden.
Fig. 6 zeigt ein Beispiel eines Dünnfilm-Transistors
TFT, in dem Tantal als Gate-Metall eingesetzt wird,
während als Gate-Isolierfilm ein Doppelschicht-Film aus
durch Anodisieren gebildetem Tantalpentoxid und ein
durch Plasma-CVD gebildeter SiNx-Film eingesetzt wird.
Dieser Dünnfilm-Transistor der Fig. 6 umfaßt ein iso
lierendes Substrat 1 sowie eine Gate-Elektrode 11 aus
Tantal, einen Film 12 aus anodisiertem Tantal, einen
durch Plasma-CVD gebildeten SiNx-Film 13, eine Halb
leiter-Schicht 14, eine Source-Verdrahtung 15 und eine
Drain-Elektrode 16, die sämtlich nacheinander in der
obigen Reihenfolge auf das isolierende Substrat 1 auf
laminiert sind. Obwohl in dem Dünnfilm-Transistor der
Fig. 6 die Leckverluste im Vergleich zu denjenigen
eines Dünnfilm-Transistors der in Fig. 4 dargestellten
Bauweise in starkem Maße vermindert sind, ist jedoch
nach wie vor der Ertrag bei der Fertigung desselben
noch nicht günstig.
Die Erfinder der vorliegenden Erfindung haben vermit
tels der "Kupfer-Dekorationsmethode" den Ursachen der
obigen Nachteile nachgeforscht und dabei gefunden, daß
Leckverluste zwischen Gate und Source sehr häufig an
den Teilen auftreten, wo Kanten von Gate und Source
einander schneiden (d. h. in den gestrichelten Teilen
der Fig. 5), und daß in einem Teil, wo ein Halbleiter-
Film zwischen einer Gate-Elektrode und einer Source-
Elektrode vorhanden ist, der Grad des Auftretens von
Leck-Verlusten weit geringer ist als in einem solchen
Teil, wo kein Halbleiter-Film zwischen ihnen vorliegt.
Es wird angenommen, daß die vorstehende Erscheinung der
Tatsache zuzuschreiben ist, daß, wie in Fig. 7 darge
stellt ist, da der anodisierte Film 12 der Gate-Elek
trode 11 aus Tantal isotrop wächst, die Kanten der
Gate-Elektrode 11 einen beträchtlich spitzen Winkel
aufweisen und der darüber laminierte SiNx-Film 13 an
solchen Kantenteilen sehr dünn wird, woraus eine Ver
ringerung der Stehspannung für den Gate-Isolierfilm
folgt. Die Erscheinung kann auch der Tatsache zuge
schrieben werden, daß der Gate-Isolierfilm seiner Natur
nach an ebenen Stellen und an Stufen-Teilen unter
schiedlich ist und daß hinsichtlich der Isolierwirkung
die Stufen-Teile den ebenen Stellen unterlegen sind.
Aus JP-59-6 578 (A) in: Patents Abstracts of Japan, Sec
tion E, Vol. 8, 1984, No. 88 (E-24) ist ein Dünnfilm
transistor mit einem isolierenden Substrat bekannt, bei
dem eine Gate-Elektrode G, ein Gate-Isolierfilm 2, ein
Halbleiterfilm AS, eine Source-Elektrode S und eine
Drain-Elektrode D in der aufgeführten Reihenfolge in
Form eines Musters auf das isolierende Substrat auf
laminiert sind und bei dem der Halbleiter-Film an jeder
Schnittstelle zwischen der Gate-Elektrode und der
Source- bzw. der Drain-Elektrode aufgebracht ist.
Ein Dünnfilm-Transistor mit einer Gate-Elektrode aus
Tantal und einem Gate-Isolierfilm in Form einer Doppel
schicht-Anordnung ist aus DE 33 06 535 A1 bekannt.
Die Aufgabe der vorliegenden Erfindung besteht dem
gegenüber darin, einen Dünnfilm-Transistor verfügbar zu
machen, bei dem die Schnittstellen zwischen den Kanten
teilen der Gate-Verdrahtung und der Source-Verdrahtung
auf ein Minimum reduziert werden.
Dementsprechend ist es ein wesentliches Ziel der vor
liegenden Erfindung, einen verbesserten Dünnfilm-Tran
sistor verfügbar zu machen, der eine solche Bauweise
hat, daß sie eine Verbesserung des Fertigungsertrags
desselben ermöglicht.
Ein weiteres wichtiges Ziel der vorliegenden Erfindung
ist es, einen Dünnfilm-Transistor des oben beschriebe
nen Typs verfügbar zu machen, der in seiner Bauweise
einfach und in seiner Funktion beständig ist und sich
leicht in großem Maßstab unter niedrigen Kosten ferti
gen läßt.
Dieses und andere Ziele werden gemäß einer bevorzugten
Ausführungsform der vorliegenden Erfindung dadurch er
reicht, daß ein Dünnfilm-Transistor verfügbar gemacht
wird, der ein isolierendes Substrat sowie eine Gate-
Elektrode, einen Gate-Isolierfilm, einen Halbleiter-
Film, eine Source-Elektrode und eine Drain-Elektrode
umfaßt, die sämtlich in der aufgeführten Reihenfolge in
Form eines Musters auf das isolierende Substrat auf
laminiert sind, wobei die Gate-Elektrode aus Tantal
besteht, der Gate-Isolierfilm in Form einer Doppel
schicht-Anordnung aus einem Film aus anodisiertem Tan
tal und einem Siliciumnitrid-Film gebildet ist und der
Halbleiterfilm an jeder Schnittstelle zwischen der
Gate-Elektrode und der Source-Elektrode aufgebracht
ist, und der dadurch gekennzeichnet ist, daß die
Source-Elektrode auf der Gate-Elektrode so ausgebildet
ist, daß sie auf Kantenteilen der Gate-Elektrode nicht
überlagert ist.
Die weitere Ausgestaltung der Erfindung ist den An
sprüchen 2 bis 12 zu entnehmen.
Aufgrund der oben beschriebenen Anordnung gemäß der
vorliegenden Erfindung sind die Schnittstellen zwischen
Kantenteilen der Gate-Verdrahtung und der Source-Ver
drahtung auf das Minimum verringert, und die Stehspan
nung an den Kantenteilen ist dadurch erhöht, daß an den
Teilen, an denen die Kanten der Gate-Elektrode und die
Source-Elektrode einander schneiden (d. h. an den obigen
Kanten-Teilen), der Halbleiter-Film angeordnet ist,
während durch Verhinderung einer Erosion des SiNx-Films
an solchen Teilen durch ein Ätzmittel zum Ätzen des
Halbleiter-Films die Erzeugung von Leckverlusten zwi
schen Gate und Source unterdrückt wird, wodurch die
Ausbeute an Dünnfilm-Transistoren erhöht wird.
Ausführungsbeispiele der Erfindung werden anhand
der Zeichnungen erläutert.
Fig. 1 zeigt eine Teilansicht von oben auf einen Dünn
film-Transistor gemäß einer bevorzugten Ausführungsform
der vorliegenden Erfindung;
Fig. 2 zeigt eine Ansicht ähnlich derjenigen der Fig. 1
einer anderen Ausführungsform derselben;
Fig. 3(a) bis (d) sind schematische Querschnitt-Dia
gramme längs der Geraden III-III in Fig. 1 oder
III′-III′ in Fig. 2 zur Erläuterung des Fertigungsver
fahrens für die Ausführungsformen der vorliegenden Er
findung,;
Fig. 4 ist eine seitliche Schnittansicht eines herkömm
lichen a-Si-Schicht-Dünnfilm-Transistors längs der
Geraden IV-IV in Fig. 5 (auf die bereits verwiesen
wurde);
Fig. 5 zeigt eine Teilansicht von oben auf den Dünn
film-Transistor der Fig. 4 (auf die bereits verwiesen
wurde);
Fig. 6 ist eine seitliche Schnittansicht eines herkömm
lichen Dünnfilm-Transistors, bei dem ein Doppelschicht-
Film als Gate-Isolierfilm verwendet wurde (worauf
bereits verwiesen wurde); und
Fig. 7 zeigt eine Ansicht ähnlich derjenigen der Fig. 6
zur speziellen Erläuterung eines Nachteils des
Dünnfilm-Transistors der Fig. 6.
In der gesamten Beschreibung und den Zeichnungen sind
gleiche Teile durch die gleichen Bezugszahlen bezeich
net.
In Fig. 1 und Fig. 2 sind Dünnfilm-Transistoren gemäß
bevorzugten Ausführungsformen der vorliegenden Erfin
dung dargestellt.
In der Ausführungsform der Fig. 1 ist eine Source-Ver
drahtung 111 in einem Teil in Form einer doppelten Ver
drahtung 111a und 111b ausgebildet, und der Dünnfilm-
Transistor TFT wird gebildet durch die eine Verdrahtung
111b der doppelten Verdrahtung und einem an einer
Gate-Verdrahtung 112 angebrachten Ast 112a. Im einzelnen
erstreckt sich die doppelte Verdrahtung 111a und 111b
parallel zueinander, wobei ein Kantenteil 112b des
Astes 112a der Gate-Verdrahtung 112 dazwischen angeord
net ist, ohne daß die Verdrahtung 111a, 111b auf dem Kantenteil 112b überlagert
ist. Somit wird in einem Dünnfilm-Transistor die
Source-Elektrode so auf der Gate-Elektrode ausgebildet,
daß sie auf den Kantenteilen der Gate-Elektrode nicht
überlagert ist. In der vorstehenden Bauweise sind die
Schnittstellen (d. h. die gestrichelten Teile in Fig. 1)
zwischen den Kantenteilen 112b der Gate-Verdrahtung 112
und der Source-Verdrahtung 111 auf ein Minimum verrin
gert. Es ist hier anzumerken, daß die doppelte Verdrah
tung deshalb zum Einsatz kommt, da die Strom-Kapazität
durch den Ast 112a allein, der den Dünnfilm-Transistor
bildet, nicht ausreichend ist.
In der Ausführungsform der Fig. 2 ist die Gate-Verdrah
tung 121 so angeordnet, daß sie keinen Verzweigungsteil
aufweist, während die Source-Verdrahtung 122 mit einem
Ast 122a versehen ist, der sich in Richtung längs der
Gate-Verdrahtung 121 erstreckt, und der Dünnfilm-
Transistor wird auf diesem Seitenast 122a gebildet. In
der obigen Bauweise wird die Breite der Leitung für den
Seitenast 122a schmaler bemessen als die Breite der
Leitung für die Gate-Verdrahtung 121, um die Schnitt
stellen (d. h. die gestrichelten Teile in Fig. 2 zwi
schen den Kantenteilen der Gate-Verdrahtung 121 und der
Source-Verdrahtung 122 auf ein Minimum zu verringern.
Darüber hinaus ist in jeder der Anordnungen der Fig. 1
und Fig. 2 der Halbleiter-Film 113 oder 123 an jeder
Schnittstelle zwischen der Gate-Verdrahtung und Source-
Verdrahtung angebracht, und eine Drain-Elektrode 114
oder 124 ist ebenfalls vorhanden. Dementsprechend gibt
es keinen Bereich, in dem zwischen Gate und Source
allein der Gate-Isolierfilm vorliegt.
Obwohl über einen Dünnfilm-Transistor mit einer Bau
weise berichtet wurde, die sich nur des SiNx-Films als
des Gate-Isolierfilms bedient, ohne daß irgendein
anodisierter Film zum Einsatz kommt, und Halbleiter-
Filme an sämtlichen Schnittstellen zwischen Gate-Ver
drahtung und Source-Verdrahtung bereitstellt (vorläu
figer Entwurf (YOKOSHU) Nr. CPM-83-42 (1983), Denkitsu
shin Gakkai of Japan, von Ikeda, Takesada, Namida und
Okita), haben die Erfinder der vorliegenden Erfindung
in Experimenten herausgefunden, daß die Leckverluste
zwischen Gate und Source nicht in hinreichendem Maße
herabgesetzt werden, sofern nicht der Doppelschicht-
Film, in dem der anodisierte Film und der SiNx-Film zu
einem Gate-Isolierfilm kombiniert werden, wie in der
vorliegenden Erfindung eingesetzt werden. Die vorste
henden Tatsachen lassen erkennen, daß der durch die
Reaktion in der Lösung gebildete anodisierte Film
dahingehend wirksam ist, daß er die durch Fremdstoffe,
Nadellöcher, Risse etc. auf bzw. in dem Gate-Material
erzeugten Leckverluste unterdrückt.
In den Dünnfilm-Transistoren gemäß der vorliegenden
Erfindung mit den Bauweisen, wie sie in Fig. 1 und Fig.
2 dargestellt sind, sind die Schnitt-Teile (d. h. die
gestrichelten Teile) zwischen den Kantenteilen der
Gate-Verdrahtung und der Source-Verdrahtung in hohem
Maße verringert im Vergleich zu denjenigen eines
herkömmlichen Dünnfilm-Transistors in den Fig. 4 und 5,
wobei der Halbleiter-Film an sämtlichen Schnittstellen
zwischen Gate und Source angebracht ist, wodurch es
möglich geworden ist, die Leckverluste zwischen Gate
und Source in bemerkenswertem Maße zu reduzieren.
Die bisher anhand der Fig. 1 und Fig. 2 beschriebenen
Dünnfilm-Transistoren der vorliegenden Erfindung werden
in der Weise gefertigt, wie sie in den Fig. 3(a) bis
3(d) aufgezeigt wird.
An erster Stelle wird eine Tantal-Schicht mit einer
Dicke von 200 nm (2000 Å) durch Aufstäuben auf die
gesamte Oberfläche eines Glas-Substrats 131 aufgebracht
und durch ein Verfahren des Heiß-Ätzens in die Form
einer Gate-Verdrahtung 112 oder 121 gebracht, wie in
Fig. 1 oder Fig. 2 gezeigt ist, wodurch die Gate-Elek
trode 132 entsprechend der Darstellung in Fig. 3(a)
hergestellt wird. Danach wird die Tantal-Schicht
anodisiert, wodurch die oxidierte Tantal-Schicht 132′
gebildet wird. Dann wird, wie in Fig. 3(b) gezeigt ist,
der SiNx-Film 133 in einer Dicke von 150 nm (1500 Å)
als Isolierfilm mittels Plasma-CVD gebildet, und danach
wird die a-Si-Schicht 134 in einer Dicke von 150 nm
(1500 Å) über die gesamte Oberfläche als Halbleiter-
Schicht aufgebracht. Anschließend wird mittels des
gewöhnlichen Verfahrens des Heiß-Ätzens die a-Si
Schicht 134 in ein Muster mit inselartigen Formen, wie
sie durch 113 bzw. 123 in Fig. 1 bzw. Fig. 2 bezeichnet
sind, umgewandelt. Danach wird die mit Phosphor dotier
te a-Si-Schicht 135 in einer Dicke von 100 nm (1000 Å)
mittels des Plasma-CVD-Verfahrens gebildet, wonach eine
Ti-Schicht 136 in einer Dicke von 100 nm (1000 Å) und
eine Al-Schicht 137 in einer Dicke von 200 nm (2000 Å)
mittels eines Vakuum-Aufdampfverfahrens aufgebracht
werden.
Wie in den Fig. 3(c) oder 3(d) dargestellt ist, werden
danach die Source-Elektrode und die Drain-Elektrode in
der Form von Mustern gebildet, die der Source-Verdrah
tung 111 oder 122 und der Drain-Elektrode 114 oder 124
in Fig. 1 oder Fig. 2 entsprechen.
Wie aus der vorhergehenden Beschreibung deutlich wird,
läßt sich aufgrund einer einfachen Bauweise ein Dünn
film-Transistor mit hoher Fertigungsausbeute auf
effiziente Weise in großem Maßstab zu niedrigen Kosten
herstellen.
Claims (12)
1. Dünnfilm-Transistor mit einem isolierenden Substrat
(131) sowie einer Gate-Elektrode (132), einem Gate-
Isolierfilm (133), einem Halbleiter-Film (134), einer
Source-Elektrode (111, 122) und einer Drain-Elektrode
(114, 124), die sämtlich in der aufgeführten Reihen
folge in Form eines Musters auf das isolierende Sub
strat auflaminiert sind, wobei die Gate-Elektrode (132)
aus Tantal besteht, der Gate-Isolierfilm (133) in Form
einer Doppelschicht-Anordnung aus einem Film aus anodi
siertem Tantal und einem Siliciumnitrid-Film gebildet
ist und der Halbleiter-Film (134) an jeder Schnittstel
le zwischen der Gate-Elektrode (132) und der Source-
Elektrode (111, 122) aufgebracht ist,
dadurch gekennzeichnet, daß die Source-Elektrode (111,
122) auf der Gate-Elektrode (132) so ausgebildet ist,
daß sie auf Kantenteilen der Gate-Elektrode (132) nicht
überlagert ist.
2. Dünnfilm-Transistor nach Anspruch 1, mit
einem isolierenden Substrat (131),
einer auf der Oberseite des Substrats (131) im wesent lichen entlang einer ersten Richtung angeordneten Gate- Elektrode (132),
einem auf der Oberseite der Gate-Elektrode (132) ange ordneten Gate-Isolierfilm (133),
einem auf der Oberseite des Gate-Isolierfilms (133) an geordneten Halbleiter-Film (134),
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten und sich im wesentlichen entlang einer zweiten Richtung erstreckenden Source-Elektrode (111, 122) und einer Drain-Elektrode (114, 124), die auf der Oberseite des Halbleiter-Films (134) angeordnet ist, ohne die Source-Elektrode (111, 122) zu durchschneiden,
dadurch gekennzeichnet, daß die Source-Elektrode (111, 122) einen Verzweigungsteil aufweist, der im wesentli chen parallel zu der ersten Richtung verläuft und sich über einen ersten Teil des Halbleiter-Films (134) hinweg in solcher Weise erstreckt, daß der Zweig sich vollstän dig über der Gate-Elektrode (132) befindet und kein Teil des Zweigs über eine Kante der Gate-Elektrode (132) hin ausreicht.
einer auf der Oberseite des Substrats (131) im wesent lichen entlang einer ersten Richtung angeordneten Gate- Elektrode (132),
einem auf der Oberseite der Gate-Elektrode (132) ange ordneten Gate-Isolierfilm (133),
einem auf der Oberseite des Gate-Isolierfilms (133) an geordneten Halbleiter-Film (134),
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten und sich im wesentlichen entlang einer zweiten Richtung erstreckenden Source-Elektrode (111, 122) und einer Drain-Elektrode (114, 124), die auf der Oberseite des Halbleiter-Films (134) angeordnet ist, ohne die Source-Elektrode (111, 122) zu durchschneiden,
dadurch gekennzeichnet, daß die Source-Elektrode (111, 122) einen Verzweigungsteil aufweist, der im wesentli chen parallel zu der ersten Richtung verläuft und sich über einen ersten Teil des Halbleiter-Films (134) hinweg in solcher Weise erstreckt, daß der Zweig sich vollstän dig über der Gate-Elektrode (132) befindet und kein Teil des Zweigs über eine Kante der Gate-Elektrode (132) hin ausreicht.
3. Dünnfilm-Transistor nach Anspruch 2, dadurch gekenn
zeichnet, daß der Halbleiter-Film (134) ein Dünnfilm aus
amorphem Silicium ist.
4. Dünnfilm-Transistor nach Anspruch 1, mit
einem isolierenden Substrat (131),
einer Gate-Elektrode (132), die auf der Oberseite des Substrats (131) im wesentlichen entlang einer ersten Richtung angeordnet ist und einen Verzweigungsteil aufweist, der sich in einer zweiten Richtung in bezug auf diese erste Richtung erstreckt, wobei der Verzwei gungsteil wenigstens eine Kante hat,
einem auf der Oberseite der Gate-Elektrode (132) und des Verzweigungsteils angeordneten Gate-Isolierfilm (133),
einem auf dem Gate-Isolierfilm (133) angeordneten Halb leiter-Film (134),
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten und sich im wesentlichen entlang einer zweiten Richtung erstreckenden Source-Elektrode (111, 122) und
einer Drain-Elektrode (114, 124), die auf der Oberseite des Halbleiter-Films (134) angeordnet ist, ohne die Source-Elektrode (111, 122) zu durchschneiden,
dadurch gekennzeichnet, daß die Source-Elektrode (111, 122) eine Öffnung hat, die Drain-Elektrode (114, 124) sich über einen ersten Teil des Halbleiter-Films (134) hinweg erstreckt, der erste Teil des Halbleiter-Films (134) über einem ersten Teil des Verzweigungsteils der Gate-Elektrode (132) angeordnet ist,
die Source-Elektrode (111, 122) sich über einen zweiten Teil des Halbleiter-Films (134) hinweg erstreckt, der zweite Teil des Halbleiter-Films (134) über einem zweiten Teil des Verzweigungsteils der Gate-Elektrode (132) angeordnet ist,
und die Öffnung der Source-Elektrode (111, 122) über einem dritten Teil des Halbleiter-Films (134) angeordnet ist, wobei der dritte Teil des Halbleiter-Films (134) und die Öffnung der Source-Elektrode (111, 122) oberhalb der genannten einen Kante angeordnet sind und im wesentlichen die Gesamtheit dieser einen Kante umgeben.
einer Gate-Elektrode (132), die auf der Oberseite des Substrats (131) im wesentlichen entlang einer ersten Richtung angeordnet ist und einen Verzweigungsteil aufweist, der sich in einer zweiten Richtung in bezug auf diese erste Richtung erstreckt, wobei der Verzwei gungsteil wenigstens eine Kante hat,
einem auf der Oberseite der Gate-Elektrode (132) und des Verzweigungsteils angeordneten Gate-Isolierfilm (133),
einem auf dem Gate-Isolierfilm (133) angeordneten Halb leiter-Film (134),
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten und sich im wesentlichen entlang einer zweiten Richtung erstreckenden Source-Elektrode (111, 122) und
einer Drain-Elektrode (114, 124), die auf der Oberseite des Halbleiter-Films (134) angeordnet ist, ohne die Source-Elektrode (111, 122) zu durchschneiden,
dadurch gekennzeichnet, daß die Source-Elektrode (111, 122) eine Öffnung hat, die Drain-Elektrode (114, 124) sich über einen ersten Teil des Halbleiter-Films (134) hinweg erstreckt, der erste Teil des Halbleiter-Films (134) über einem ersten Teil des Verzweigungsteils der Gate-Elektrode (132) angeordnet ist,
die Source-Elektrode (111, 122) sich über einen zweiten Teil des Halbleiter-Films (134) hinweg erstreckt, der zweite Teil des Halbleiter-Films (134) über einem zweiten Teil des Verzweigungsteils der Gate-Elektrode (132) angeordnet ist,
und die Öffnung der Source-Elektrode (111, 122) über einem dritten Teil des Halbleiter-Films (134) angeordnet ist, wobei der dritte Teil des Halbleiter-Films (134) und die Öffnung der Source-Elektrode (111, 122) oberhalb der genannten einen Kante angeordnet sind und im wesentlichen die Gesamtheit dieser einen Kante umgeben.
5. Dünnfilm-Transistor nach Anspruch 4, dadurch gekenn
zeichnet, daß der Verzweigungsteil drei Kanten hat und
die Source-Elektrode (111, 122) in solcher Weise ange
ordnet ist, daß die Öffnung sich oberhalb einer ersten
dieser Kanten befindet und die Source-Elektrode (111,
122) sich über den Verzweigungsteil hinweg zwischen
dieser ersten Kante und einer zweiten Kante erstreckt,
ohne über die erste Kante oder die zweite Kante hinaus
zureichen.
6. Dünnfilm-Transistor nach Anspruch 4, dadurch gekenn
zeichnet, daß die erste Kante und die zweite Kante in
einer Richtung parallel zu der zweiten Richtung
verlaufen.
7. Dünnfilm-Transistor nach Anspruch 4, dadurch gekenn
zeichnet, daß die zweite Richtung rechtwinklig zu der
ersten Richtung verläuft.
8. Dünnfilm-Transistor nach Anspruch 5, dadurch gekenn
zeichnet, daß die erste Kante und die zweite Kante in
einer Richtung parallel zu der zweiten Richtung ver
laufen.
9. Dünnfilm-Transistor nach Anspruch 5, dadurch gekenn
zeichnet, daß die erste Richtung rechtwinklig zu der
zweiten Richtung verläuft und, daß die erste Kante und
die zweite Kante in einer Richtung parallel zu der
zweiten Richtung verlaufen.
10. Dünnfilm-Transistor nach Anspruch 1, mit
einem isolierenden Substrat (131) ,
einer auf der Oberseite des Substrats (131) im wesent lichen entlang einer ersten Richtung angeordneten Gate- Elektrode (132),
einem auf der Oberseite der Gate-Elektrode (132) ange ordneten Gate-Isolierfilm (133),
einem auf der Oberseite des Gate-Isolierfilms (133) an geordneten Halbleiter-Film (134),
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten und sich im wesentlichen entlang einer zweiten Richtung erstreckenden Source-Elektrode (111, 122) und
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten Drain-Elektrode (114, 124),
dadurch gekennzeichnet, daß die zweite Richtung recht winklig zu der ersten Richtung verläuft, eine der beiden Elektroden Source-Elektrode (111, 122) und Gate-Elektro de (132) einen Verzweigungsteil aufweist, der sich rechtwinklig dazu über einen Teil der anderen hinweg erstreckt, und die Drain-Elektrode (114, 124) parallel zu dem Verzweigungsteil verläuft und sich über die Gate- Elektrode (132) erstreckt, ohne die Source-Elektrode (111, 122) zu durchschneiden.
einer auf der Oberseite des Substrats (131) im wesent lichen entlang einer ersten Richtung angeordneten Gate- Elektrode (132),
einem auf der Oberseite der Gate-Elektrode (132) ange ordneten Gate-Isolierfilm (133),
einem auf der Oberseite des Gate-Isolierfilms (133) an geordneten Halbleiter-Film (134),
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten und sich im wesentlichen entlang einer zweiten Richtung erstreckenden Source-Elektrode (111, 122) und
einer auf der Oberseite des Halbleiter-Films (134) ange ordneten Drain-Elektrode (114, 124),
dadurch gekennzeichnet, daß die zweite Richtung recht winklig zu der ersten Richtung verläuft, eine der beiden Elektroden Source-Elektrode (111, 122) und Gate-Elektro de (132) einen Verzweigungsteil aufweist, der sich rechtwinklig dazu über einen Teil der anderen hinweg erstreckt, und die Drain-Elektrode (114, 124) parallel zu dem Verzweigungsteil verläuft und sich über die Gate- Elektrode (132) erstreckt, ohne die Source-Elektrode (111, 122) zu durchschneiden.
11. Dünnfilm-Transistor nach Anspruch 10, dadurch gekenn
zeichnet, daß der Halbleiter-Film (134) ein Dünnfilm aus
amorphem Silicium ist.
12. Verfahren zur Herstellung eines Dünnfilm-Transistor nach
einem der Ansprüche 1 bis 11, umfassend die Schritte
des Abscheidens einer ersten Schicht auf einem isolie
renden Substrat (131),
des Formens der ersten Schicht zu einer Gate-Elektrode (132), wobei die Gate-Elektrode (132) eine erste Rich tung hat und einen sich in einer zweiten Richtung recht winklig zu der ersten Richtung erstreckenden Verzwei gungsteil mit zwei Kanten aufweist,
des Ausbildens eines Isolierfilms (133) auf der Gate- Elektrode (132),
des Abscheidens eines Halbleiter-Films (134) auf dem Isolierfilm (133) ,
des Abscheidens einer zweiten Schicht auf dem Halb leiter-Film,
des Formens der zweiten Schicht zu einer Source-Elek trode (111, 122) und einer Drain-Elektrode (114, 124), dadurch gekennzeichnet, daß die Source-Elektrode so geformt wird, daß sie sich im wesentlichen längs der zweiten Richtung erstreckt und eine Öffnung enthält, wobei diese Öffnung oberhalb einer der beiden Kanten in solcher Weise angeordnet wird, daß die Source-Elektrode (111, 122) keine Überlappung mit den beiden Kanten des Verzweigungsteils aufweist.
des Formens der ersten Schicht zu einer Gate-Elektrode (132), wobei die Gate-Elektrode (132) eine erste Rich tung hat und einen sich in einer zweiten Richtung recht winklig zu der ersten Richtung erstreckenden Verzwei gungsteil mit zwei Kanten aufweist,
des Ausbildens eines Isolierfilms (133) auf der Gate- Elektrode (132),
des Abscheidens eines Halbleiter-Films (134) auf dem Isolierfilm (133) ,
des Abscheidens einer zweiten Schicht auf dem Halb leiter-Film,
des Formens der zweiten Schicht zu einer Source-Elek trode (111, 122) und einer Drain-Elektrode (114, 124), dadurch gekennzeichnet, daß die Source-Elektrode so geformt wird, daß sie sich im wesentlichen längs der zweiten Richtung erstreckt und eine Öffnung enthält, wobei diese Öffnung oberhalb einer der beiden Kanten in solcher Weise angeordnet wird, daß die Source-Elektrode (111, 122) keine Überlappung mit den beiden Kanten des Verzweigungsteils aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23965484A JPS61116872A (ja) | 1984-11-13 | 1984-11-13 | 薄膜トランジスタ |
JP23965384A JPS61116871A (ja) | 1984-11-13 | 1984-11-13 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3539794A1 DE3539794A1 (de) | 1986-05-22 |
DE3539794C2 true DE3539794C2 (de) | 1991-01-24 |
Family
ID=26534358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853539794 Granted DE3539794A1 (de) | 1984-11-13 | 1985-11-09 | Duennfilm-transistor |
Country Status (3)
Country | Link |
---|---|
US (2) | US4843438A (de) |
DE (1) | DE3539794A1 (de) |
GB (1) | GB2169746B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646424A (en) * | 1985-08-02 | 1987-03-03 | General Electric Company | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors |
US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
EP0236629B1 (de) * | 1986-03-06 | 1994-05-18 | Kabushiki Kaisha Toshiba | Steuerschaltung einer Flüssigkristallanzeige |
FR2599559B1 (fr) * | 1986-05-30 | 1989-05-05 | Gen Electric | Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes |
JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
US5231039A (en) * | 1988-02-25 | 1993-07-27 | Sharp Kabushiki Kaisha | Method of fabricating a liquid crystal display device |
WO1989009494A1 (en) * | 1988-03-31 | 1989-10-05 | Solarex Corporation | Gate dielectric for a thin film field effect transistor |
JPH0213928A (ja) * | 1988-07-01 | 1990-01-18 | Sharp Corp | 薄膜トランジスタアレイ |
JPH0816756B2 (ja) * | 1988-08-10 | 1996-02-21 | シャープ株式会社 | 透過型アクティブマトリクス液晶表示装置 |
US4990460A (en) * | 1989-01-27 | 1991-02-05 | Nec Corporation | Fabrication method for thin film field effect transistor array suitable for liquid crystal display |
JP2558351B2 (ja) * | 1989-06-29 | 1996-11-27 | 沖電気工業株式会社 | アクティブマトリクス表示パネル |
US5225364A (en) * | 1989-06-26 | 1993-07-06 | Oki Electric Industry Co., Ltd. | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
JP2807496B2 (ja) * | 1989-08-11 | 1998-10-08 | シャープ株式会社 | アクティブマトリクス基板 |
KR970009491B1 (ko) * | 1989-11-30 | 1997-06-13 | 가부시끼가이샤 도시바 | 배선재료와 이를 이용한 전자장치 및 액정표시장치 |
US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
JP3024661B2 (ja) * | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板及びその製造方法 |
US5247194A (en) * | 1991-05-24 | 1993-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor with an increased switching rate |
US5346833A (en) * | 1993-04-05 | 1994-09-13 | Industrial Technology Research Institute | Simplified method of making active matrix liquid crystal display |
JPH09270519A (ja) * | 1996-03-31 | 1997-10-14 | Furontetsuku:Kk | 薄膜トランジスタの製造方法 |
WO2011019429A2 (en) * | 2009-06-09 | 2011-02-17 | Arizona Technology Enterprises | Method of anodizing aluminum using a hard mask and semiconductor device thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3514676A (en) * | 1967-10-25 | 1970-05-26 | North American Rockwell | Insulated gate complementary field effect transistors gate structure |
US4112333A (en) * | 1977-03-23 | 1978-09-05 | Westinghouse Electric Corp. | Display panel with integral memory capability for each display element and addressing system |
US4317686A (en) * | 1979-07-04 | 1982-03-02 | National Research Development Corporation | Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation |
DE3028718C2 (de) * | 1979-07-31 | 1982-08-19 | Sharp K.K., Osaka | Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung |
JPS5626467A (en) * | 1979-08-10 | 1981-03-14 | Toshiba Corp | Semiconductor device and the manufacturing process |
JPS5772370A (en) * | 1980-10-23 | 1982-05-06 | Canon Inc | Photoelectric converter |
US4459739A (en) * | 1981-05-26 | 1984-07-17 | Northern Telecom Limited | Thin film transistors |
GB2118774B (en) * | 1982-02-25 | 1985-11-27 | Sharp Kk | Insulated gate thin film transistor |
JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
US4704002A (en) * | 1982-06-15 | 1987-11-03 | Matsushita Electric Industrial Co., Ltd. | Dot matrix display panel with a thin film transistor and method of manufacturing same |
US4545112A (en) * | 1983-08-15 | 1985-10-08 | Alphasil Incorporated | Method of manufacturing thin film transistors and transistors made thereby |
US4597001A (en) * | 1984-10-05 | 1986-06-24 | General Electric Company | Thin film field-effect transistors with tolerance to electrode misalignment |
FR2585167B1 (fr) * | 1985-07-19 | 1993-05-07 | Gen Electric | Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince |
JPS62285464A (ja) * | 1986-06-03 | 1987-12-11 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
-
1985
- 1985-11-07 GB GB08527474A patent/GB2169746B/en not_active Expired
- 1985-11-09 DE DE19853539794 patent/DE3539794A1/de active Granted
-
1988
- 1988-08-19 US US07/235,728 patent/US4843438A/en not_active Expired - Lifetime
-
1989
- 1989-01-31 US US07/304,278 patent/US4918494A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3539794A1 (de) | 1986-05-22 |
GB8527474D0 (en) | 1985-12-11 |
GB2169746A (en) | 1986-07-16 |
US4843438A (en) | 1989-06-27 |
GB2169746B (en) | 1988-09-14 |
US4918494A (en) | 1990-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3539794C2 (de) | ||
DE3640174C2 (de) | ||
DE4443800C2 (de) | Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung | |
DE19610283B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
DE69230138T2 (de) | Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung | |
DE69017262T2 (de) | Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung. | |
DE68921567T2 (de) | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. | |
DE69028581T2 (de) | Dünnschicht-Halbleiter-Matrixbauelement | |
DE3888885T2 (de) | Halbleiteranordnung und verfahren zur herstellung. | |
DE69427556T2 (de) | Drain/Source-Kontakt für Dünnfilmtransistor | |
DE69110563T2 (de) | Flüssigkristall-Anzeigevorrichtung. | |
DE69110531T2 (de) | Aktiv-Matrix-Anzeigevorrichtung mit Dünnfilmtransistorstruktur. | |
DE3636221C2 (de) | Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren | |
DE3881978T2 (de) | Duennschichttransistoren-matrix. | |
DE3886198T2 (de) | Flüssigkristall-Anzeigevorrichtung. | |
DE3245313C2 (de) | Verfahren zur Herstellung eines Dünnfilm-Transistors | |
DE69325849T2 (de) | Verfahren zum Herstellen von Metalleiter auf einem isolierenden Substrat | |
DE3028718C2 (de) | Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung | |
DE3431155A1 (de) | Duennfilm-transistor und verfahren zu dessen herstellung | |
DE3306535C2 (de) | Dünnfilmtransistor mit isoliertem Gate | |
DE68914361T2 (de) | Mehrzahl von Dünnfilmfeldeffekttransistoren und Verfahren zu ihrer Herstellung. | |
DE60124704T2 (de) | Verfahren zur musterbildung | |
DE3685969T2 (de) | Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung. | |
DE3879323T2 (de) | Dünnschicht-MOS-Transistor mit zwei Gate-Elektroden, die gegenüber der halbleitenden Schicht liegen. | |
DE1794320A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer selektiv auf einem halbleitenden Substrat niedergeschlagenen,epitaktischen Schicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |