JP2807496B2 - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JP2807496B2
JP2807496B2 JP20940189A JP20940189A JP2807496B2 JP 2807496 B2 JP2807496 B2 JP 2807496B2 JP 20940189 A JP20940189 A JP 20940189A JP 20940189 A JP20940189 A JP 20940189A JP 2807496 B2 JP2807496 B2 JP 2807496B2
Authority
JP
Japan
Prior art keywords
scanning line
electrode
bus line
additional capacitance
gate bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20940189A
Other languages
English (en)
Other versions
JPH0372319A (ja
Inventor
秀則 音琴
幹雄 片山
清 中沢
博章 加藤
謙 金森
孝好 永安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP20940189A priority Critical patent/JP2807496B2/ja
Priority to EP90308807A priority patent/EP0412831B1/en
Priority to DE69014166T priority patent/DE69014166T2/de
Publication of JPH0372319A publication Critical patent/JPH0372319A/ja
Priority to US08/338,795 priority patent/US5463230A/en
Application granted granted Critical
Publication of JP2807496B2 publication Critical patent/JP2807496B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は付加容量を有するアクティブマトリクス基板
に関する。
（従来の技術） 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、その間に介在する表示媒体
の光学的変調が行われる。この光学的変調が表示パター
ンとして視認される。絵素電極の駆動方式として、個々
の独立した絵素電極を配列し、この絵素電極のそれぞれ
にスイッチング素子を連結して駆動するアクティブマト
リクス駆動方式が知られている。絵素電極を選択駆動す
るスイッチング素子としては、TFT（薄膜トランジス
タ）素子、MIM（金属−絶縁層−金属）素子、MOSトラン
ジスタ素子、ダイオード、バリスタ等が一般的に知られ
ている。アクティブマトリクス駆動方式は、高コントラ
ストの表示が可能であり、液晶テレビジョン、ワードプ
ロセッサ、コンピュータの端末表示装置等に実用化され
ている。
このような表示装置に用いられるアクティブマトリク
ス基板には、充分なコントラストを得るために付加容量
が設けられることがある。付加容量は各絵素電極と、各
絵素電極に絶縁膜等を介して重畳された付加容量用電極
との間に形成される。
第３図に従来の付加容量を有するアクティブマトリク
ス基板の一例を示す。第４図及び第５図に、第３図のそ
れぞれIV′−IV′線及びＶ−Ｖ線に沿った断面図を示
す。このアクティブマトリクス基板では、ゲートバスラ
イン３は付加容量用電極及び付加容量バスラインとして
も機能している。マトリクス状に配列された絵素電極11
の隅部に、スイッチング素子としてTFT（Thin Film Tra
nsistor）20が設けられている。絵素電極11とTFT20と
は、ドレイン電極17によって電気的に接続されている。
TFT20とソースバスライン12とはソース電極16によって
接続されている。
ゲートバスライン３は、第１のゲートバスライン15及
び第２のゲートバスライン18から成る。第２のゲートバ
スライン18から分岐してTFT20のゲート電極13が設けら
れている。ゲートバスライン３のTFT20が設けられてい
る側とは反対側に、絵素電極11の端部が後述するゲート
絶縁膜５を介して重畳されている。この重畳部では第１
のゲートバスライン15及び第２のゲートバスライン18
と、絵素電極11の端部とが重畳されている。このように
この基板では、ゲートバスラインの一部が付加容量電極
としても機能している。即ち、絵素電極11の端部と、ゲ
ートバスライン３との重畳部によって、付加容量14が構
成されている。
第４図を参照しながら、TFT20近傍の断面構成につい
て説明する。ガラス基板１上に第２のゲートバスライン
18から分岐したゲート電極13が設けられ、ゲート電極13
上には陽極酸化膜４が形成されている。陽極酸化膜４を
覆って全面にゲート絶縁膜５が堆積され、ゲート電極13
上にはゲート絶縁膜５及び陽極酸化膜４を介して半導体
膜６が形成されている。半導体膜６上にはソース電極16
及びドレイン電極17が形成されている。ソース電極16
は、第１のソース電極７及び第２のソース電極８から成
る。ドレイン電極17は、第１のドレイン電極９及び第２
のドレイン電極10から成る。ドレイン電極17の端部に
は、絵素電極11が重畳されている。
第５図を参照しながら、ゲートバスライン３の断面構
成について説明する。ガラス基板１上に第１のゲートバ
スライン15が形成され、該第１のゲートバスラインを完
全に覆って第２のゲートバスライン18が形成されてい
る。第２のゲートバスライン18上には、前述のゲート電
極13と同様に陽極酸化膜４が形成されている。陽極酸化
膜４上を覆って全面に、前述のゲート絶縁膜５が堆積さ
れている。第１のゲートバスライン15が形成されている
領域の上方には、絵素電極11の端部がゲート絶縁膜５を
介して重畳されている。前述のように絵素電極11と、絵
素電極11に重畳されているゲートバスライン３の部分と
によって、付加容量14が形成されている。
このアクティブマトリクス基板では、ゲートバスライ
ンが第１のゲートバスライン15と、第２のゲートバスラ
イン18とを有している。そのため、第１のゲートバスラ
イン15をAl、Mo、Ｗ等の低抵抗の金属材料で形成するこ
とができる。ゲートバスライン３の材料には比抵抗の小
さい金属を用いることができれば、大型の表示装置に於
いてもゲートバスライン３上の信号遅延が生じることは
なく、高い画像品位が得られる。
ところが、これらの低抵抗の金属は耐酸性に乏しいの
で、その上に形成される層に僅かなピンホールが存在す
ると、後の例えばTFT20の形成工程でのエッチャントに
よって侵食される場合がある。そこで、この基板では第
２のゲートバスライン18をTa等の耐酸性に優れた金属材
料で形成することにより、上述の侵食が防止されてい
る。即ち、第２のゲートバスライン18は第１のゲートバ
スライン15を覆って形成されているので、第１のゲート
バスライン15が後のエッチング工程でのエッチャトから
保護されている。
（発明が解決しようとする課題） ところが、この基板では付加容量14が第１のゲートバ
スライン15及び第２のゲートバスライン18によって形成
される段差上に位置するので、付加容量14を構成する絵
素電極11とゲートバスライン３との間に電荷のリークが
発生し易い。このような電荷のリークがランダムに発生
すると、付加容量14の電荷保持の能力にばらつきを生
じ、画像品位の低下を招く。更に、この電荷のリークは
絵素欠陥を生じる原因ともなる。絵素欠陥を生じると画
像品位は著しく低下し、表示装置の歩留りが低下するこ
とになる。
本発明はこのような問題点を解決するものであり、走
査線を利用して走査線と絵素電極間で付加容量を構成す
る方式のアクティブマトリクス基板において、走査線に
対しては、信号遅延が生じない低抵抗特性を有する信号
線を備え、同時に絵素電極に対しては、絵素欠陥を生じ
ることがなく、電荷保持の能力のばらつきが少ない、特
性面及び製造上の信頼性の点で非常に安定した付加容量
を備えたアクティブマトリクス基板を提供することを目
的とする。
（課題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上
にマトリクス状に配列された複数の絵素電極と、該絵素
電極に供給される表示用電荷を該絵素電極毎に蓄積する
複数の付加容量電極を有する走査線と、を備え、前記走
査線が、前記絶縁性基板上で前記絵素電極それぞれの配
列間隙部分に平行配置された比抵抗の小さい金属からな
る第１走査線部と、該第１走査線部に積層され該第１走
査線部の表面をほぼ全域にわたって覆う耐エッチャント
性の高い金属からなる第２走査線部と、を具備してな
り、前記付加容量電極が、前記走査線から、隣接する走
査線に連結された前記絵素電極各々の縁部に対向する領
域の前記第２走査線部を、該絵素電極の縁部下方に向か
って延在するとともに該絵素電極との間に絶縁膜を介し
て重畳せしめることにより、該重畳された部分に対応し
て形成されていることを特徴としている。
本発明において、第２走査線部の付加容量電極と絵素
電極との間に介在される絶縁膜としては、第２走査線部
表面に陽極酸化膜を形成しこの陽極酸化膜を該絶縁膜と
することができる。また第１走査線部の材料としてはA
l,Mo又はＷが利用でき、第２走査線部の材料としてはTa
又はＷ−Ti合金が利用できる。
（作用） 本発明は、走査線の一部が絵素電極と重畳されて付加
容量を構成する方式のアクティブマトリクス基板であ
り、走査線は、絶縁性基板上で複数の絵素電極それぞれ
の配列間隙部分に平行配置された比抵抗の小さい金属か
らなる第１走査線部と該第１走査線部に積層され該第１
走査線部の表面をほぼ全域にわたって覆う耐エッチャン
ト性の高い金属からなる第２走査線部とを有する積層体
で構成されているため、大型の表示パネルに対しても走
査信号の遅延が生ずることなくかつ走査線その他のパタ
ーニングに際してもエッチング液によって断線等が生ず
ることなく低抵抗で安定した高信頼性の走査線となる。
また、付加容量は、表示用の電荷を保持する部分であっ
て信号を搬送する機能を具備しないことより、積層対か
らなる走査線の内、耐エッチャント性の高い金属からな
る第２走査線部を付加容量電極として利用し、隣接する
走査線に連結された絵素電極各々の縁部に対向する領域
の第２走査線部を該絵素電極の縁部下方に向かって延在
させ、絵素電極と重畳させることによって構成している
ため、絵素電極のパターニングに際してエッチング液の
侵食によって付加容量電極が損傷を受けることがなく、
絵素電極各々に対して均一の安定した付加容量値を確保
することができる。さらに、絵素電極の堆積時における
加熱に際して、耐エッチャント性の高い金属は安定な耐
熱特性を具備するため、付加容量電極の部分剥がれや変
形によるリークが生ずることもなく、製造面での高信頼
性が得られる。
更に、本発明のアクティブマトリクス基板では、第１
の走査線は絵素電極との重畳部以外の領域に形成され、
第２の走査線に接続された付加容量用電極のみが絵素電
極と重畳されて付加容量が形成されている。即ち、付加
容量を構成する絵素電極の端部は、前述の従来例のよう
に大きな段差上には重畳されていない。従って、付加容
量に電荷のリークが生じることはなく、絵素欠陥が生じ
たり、付加容量の電荷保持の能力のばらつきが生ずるこ
とはない。
（実施例） 本発明を実施例について以下に説明する。第１図に本
発明のアクティブマトリクス基板の１実施例の平面図を
示す。第２図に第１図のII−II線に沿った断面図を示
す。本実施例では、ゲートバスライン３が付加容量用電
極及び付加容量バスラインとしても機能している。マト
リクス状に配列された絵素電極11の隅部に、スイッチン
グ素子としてTFT20が設けられている。絵素電極11とTFT
20とは、ドレイン電極17によって電気的に接続されてい
る。TFT20とソースバスライン12とはソース電極16によ
って接続されている。
ゲートバスライン３は、第１のゲートバスライン15及
び第２のゲートバスライン18から成る。第２のゲートバ
スライン18から分岐して、TFT20のゲート電極13が設け
られている。ゲートバスライン３のTFT20が設けられて
いる側とは反対側に、第２のゲートバスライン18の一部
が絵素電極11の下方に延びた付加容量用電極19が設けら
れている。付加容量用電極19は絵素電極11の端部の下方
に、後述するゲート絶縁膜５を介して重畳されている。
絵素電極11の端部と、付加容量用電極19とによって、付
加容量14が構成されている。
第１図のIV−IV線に沿ったTFT20近傍の断面図は、前
述の従来例の説明に用いた第４図と同様である。第４図
を参照しながら、TFT20近傍の断面構成について説明す
る。ガラス基板１上に第２のゲートバスライン18から分
岐したゲート電極13が設けられ、ゲート電極13上には陽
極酸化膜４が形成されている。陽極酸化膜４は第２のゲ
ートバスライン18上にも同時に形成されている。陽極酸
化膜４を覆って全面にゲート絶縁膜５が堆積され、ゲー
ト電極13上にはゲート絶縁膜５及び陽極酸化膜４を介し
て半導体膜６が形成されている。半導体膜６上にはソー
ス電極16及びドレイン電極17が形成されている。ソース
電極16は、第１のソース電極７及び第２のソース電極８
から成る。ドレイン電極17は、第１のドレイン電極９及
び第２のドレイン電極10から成る。ドレイン電極17の端
部には、絵素電極11が重畳されている。
第２図を参照しながら、ゲートバスライン３の断面構
成について説明する。ガラス基板１上に第１のゲートバ
スライン15が形成され、該第１のゲートバスラインを覆
って第２のゲートバスライン18が形成されている。第１
のゲートバスライン15はAl、Mo、Ｗ等の比抵抗の小さい
金属から成る。第２のゲートバスライン18はTa、Ｗ−Ti
（ＷとTiとの合金）等の耐エッチャント性の高い金属か
ら成り、第１のゲートバスライン15を完全に覆うように
形成されている。
第２のゲートバスライン18上には、前述のゲート電極
13と同様に陽極酸化膜４が形成されている。第２のゲー
トバスライン18の一部が絵素電極11の下方に延び、付加
容量用電極19が形成されている。陽極酸化膜４上を覆っ
て全面に、前述のゲート絶縁膜５が堆積されている。絵
素電極11と付加容量用電極19とによって付加容量14が形
成されている。
本実施例ではゲートバスライン３は、比抵抗の小さい
金属から成る第１のゲートバスライン15を有しているの
で、該バスライン３の抵抗が低減されている。従って、
本実施例ではゲートバスライン３上で信号遅延が起こら
ず、表示装置の大型化に対処することができる。
また、第１のゲートバスライン15に用いられている低
抵抗の金属は耐酸性に乏しいため、該バスライン３上に
形成される層に僅かなピンホールが存在すると、後のTF
T20の形成工程、ソースバスライン12の形成工程、絵素
電極11のパターン形成工程等に於いて用いられるエッチ
ャントによって侵食されることがある。しかし、本実施
例では第１のゲートバスライン15を覆って第２のゲート
バスライン18が設けられ、第２のゲートバスライン18は
耐酸性に優れた金属材料から成っている。そのため、第
１のゲートバスライン15は後のエッチング工程に於ける
エッチャントから保護されている。
更に、本実施のアクティブマトリクス基板では、第１
のゲートバスライン15が絵素電極11とは重ならない領域
に形成されている。そして、第２のゲートバスライン18
の一部が延びた付加容量用電極19のみが絵素電極11と重
畳されている。即ち、付加容量14は比較的小さな段差上
に形成され、電荷のリークを生じることはない。従っ
て、付加容量14は絵素欠陥を生じることもなく、付加容
量14の電荷保持の能力にばらつきを生ずることもない。
（発明の効果） 以上詳説した如く、本発明のアクティブマトリクス基
板によれば、走査線が積層体からなりエッチング液に対
して安定で断線欠陥等を生ずることなく低抵抗特性を持
った信号遅延の生じない走査線として形成されており、
同時に、付加容量は、この積層体からなる走査線の構造
を利用して第２走査線部を絵素電極下方に延在させて付
加容量電極とし、該付加容量電極と絵素電極双方で形成
される重畳部に対応して得られるため、絵素電極のパタ
ーニング等の後工程で用いられるエッチング液に対し絵
素電極に重畳されている付加容量電極が変形あるいは一
部消失等の損傷を受けることがなく、絵素電極の各々に
対して均一で安定した付加容量値を確保することができ
る。さらに第２走査線部を構成する耐エッチャント性の
高い金属は熱に対しても安定であり、絵素電極の堆積時
における加熱工程で付加容量電極の膜剥がれや表面荒れ
等が生ずることがなく、付加容量部のリーク欠陥を招く
確率Ｃが格段に低くなる。
このように本発明は、多層化された金属からなる走査
線より第２走査線部即ち耐エッチャント性の高い金属を
選定してこれを第１走査線部の配列位置より絵素電極縁
部下方に向かって延在させることによって付加容量電極
とし、この付加容量電極と絵素電極との重畳部分で付加
容量を構成しているので、上述した安定な付加容量電極
が得られるという効果に加えて付加容量電極に形成され
る段差が可及的に小さくなり、付加容量電極と走査線間
のリーク発生が抑制されかつ付加容量値が絵素電極間で
均一になる。
【図面の簡単な説明】
第１図は本発明のアクティブマトリクス基板の１実施例
の平面図、第２図は第１図のII−II線に沿った断面図、
第３は従来のアクティブマトリクス基板の平面図、第４
図は第１図のIV−IV線及び第３図のIV′−IV′線に沿っ
た断面図、第５図は第３図のＶ−Ｖ線に沿った断面図で
ある。 １…ガラス基板、３…ゲートバスライン、４…陽極酸化
膜、５…ゲート絶縁膜、６…半導体層、７…第１のソー
ス電極、８…第２のソース電極、９…第１のドレイン電
極、10…第２のドレイン電極、11…絵素電極、12…ソー
スバスライン、13…ゲート電極、14…付加容量、15…第
１のゲートバスライン、16…ソース電極、17…ドレイン
電極、18…第２のゲートバスライン、19…付加容量用電
極、20……TFT
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 加藤 博章 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 金森 謙 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭64−26822（ＪＰ，Ａ) 特開 昭64−35421（ＪＰ，Ａ) 特開 平１−140129（ＪＰ，Ａ) 特開 平２−58029（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁性基板上にマトリクス状に配列された
    複数の絵素電極と、該絵素電極に供給される表示用電荷
    を該絵素電極毎に蓄積する複数の付加容量電極を有する
    走査線と、を備えたアクティブマトリクス基板におい
    て、 前記走査線は、前記絶縁性基板上で前記絵素電極それぞ
    れの配列間隙部分に平行配置された比抵抗の小さい金属
    からなる第１走査線部と、該第１走査線部に積層され該
    第１走査線部の表面をほぼ全域にわたって覆う耐エッチ
    ャント性の高い金属からなる第２走査線部と、を具備し
    てなり、 前記付加容量電極は、前記走査線から、隣設する走査線
    に連結された前記絵素電極各々の縁部に対向する領域の
    前記第２走査線部が、該絵素電極の縁部下方に向かって
    延在されかつ絶縁膜を介して該絵素電極との間に得られ
    る重畳部分に対応して、形成されていることを特徴とす
    るアクティブマトリクス基板。
  2. 【請求項２】前記第２走査線部の表面には陽極酸化膜が
    被覆され、前記付加容量電極と前記絵素電極間に介在さ
    れる絶縁膜を構成している請求項１記載のアクティブマ
    トリクス基板。
  3. 【請求項３】前記第１走査線部が、Al,Mo又はＷで構成
    されている請求項１記載のアクティブマトリクス基板。
  4. 【請求項４】前記第２走査線部が、Ta又はＷ−Ti合金で
    構成されている請求項1,請求項２又は請求項３記載のア
    クティブマトリクス基板。
JP20940189A 1989-08-11 1989-08-11 アクティブマトリクス基板 Expired - Lifetime JP2807496B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20940189A JP2807496B2 (ja) 1989-08-11 1989-08-11 アクティブマトリクス基板
EP90308807A EP0412831B1 (en) 1989-08-11 1990-08-10 An active matrix board
DE69014166T DE69014166T2 (de) 1989-08-11 1990-08-10 Aktive Matrix.
US08/338,795 US5463230A (en) 1989-08-11 1994-11-07 Active matrix board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20940189A JP2807496B2 (ja) 1989-08-11 1989-08-11 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPH0372319A JPH0372319A (ja) 1991-03-27
JP2807496B2 true JP2807496B2 (ja) 1998-10-08

Family

ID=16572284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20940189A Expired - Lifetime JP2807496B2 (ja) 1989-08-11 1989-08-11 アクティブマトリクス基板

Country Status (4)

Country Link
US (1) US5463230A (ja)
EP (1) EP0412831B1 (ja)
JP (1) JP2807496B2 (ja)
DE (1) DE69014166T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3529153B2 (ja) * 1993-03-04 2004-05-24 三星電子株式会社 液晶表示装置及びその製造方法
GB2308218B (en) * 1993-03-04 1997-08-20 Samsung Electronics Co Ltd Liquid crystal display and method for manufacturing the same
JP2938351B2 (ja) * 1994-10-18 1999-08-23 株式会社フロンテック 電界効果トランジスタ
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
GB2307768B (en) * 1995-11-25 1998-06-10 Lg Electronics Inc Matrix array of active matrix lcd and manufacturing method thereof
KR100219118B1 (ko) * 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
JP3782195B2 (ja) * 1997-03-10 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示素子及びその製造方法
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
KR100450982B1 (ko) * 2000-05-31 2004-10-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP2005521779A (ja) * 2002-04-01 2005-07-21 カーボン ナノテクノロジーズ インコーポレーテッド 単層カーボンナノチューブと芳香族ポリアミドの複合材料並びにその作製方法
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP4929333B2 (ja) * 2009-09-30 2012-05-09 日立オートモティブシステムズ株式会社 センサの構造
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2169746B (en) * 1984-11-13 1988-09-14 Sharp Kk Thin film transistor
JPS61151516A (ja) * 1984-12-25 1986-07-10 Seiko Instr & Electronics Ltd Ｍｉｓ型アクテイプマトリクス表示装置用基板
US4955697A (en) * 1987-04-20 1990-09-11 Hitachi, Ltd. Liquid crystal display device and method of driving the same
JP2604200B2 (ja) * 1987-04-20 1997-04-30 株式会社日立製作所 液晶表示装置およびその駆動方法
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JP2602255B2 (ja) * 1987-11-27 1997-04-23 株式会社日立製作所 液晶表示装置およびその駆動方法
JPH0258029A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
DE69014166D1 (de) 1994-12-22
JPH0372319A (ja) 1991-03-27
DE69014166T2 (de) 1995-06-01
EP0412831B1 (en) 1994-11-17
EP0412831A1 (en) 1991-02-13
US5463230A (en) 1995-10-31

Similar Documents

Publication Publication Date Title
JP2807496B2 (ja) アクティブマトリクス基板
JPH11133450A (ja) 液晶表示装置及びその製造方法
JPH06138484A (ja) アクティブマトリックス型液晶表示装置の画素構造
JPH10319431A (ja) 薄膜トランジスタアレイ基板
JPH10221705A (ja) 液晶表示素子
US5880794A (en) Active matrix liquid crystal display and method with two anodizations
JPH01217325A (ja) 液晶表示装置
JPH1115022A (ja) 液晶表示装置及びその製造方法
JP3270361B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP2589820B2 (ja) アクティブマトリクス表示装置
JP3423380B2 (ja) 液晶表示装置
JP2702294B2 (ja) アクティブマトリクス基板
JPH07113728B2 (ja) アクティブマトリクス基板
JPH06281956A (ja) アクティブマトリクス配線基板
JPH08179362A (ja) 薄膜トランジスタアレイ基板
JPH0820643B2 (ja) アクティブマトリクス表示装置
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP3250005B2 (ja) 薄膜トランジスタアレイ基板
JPH05257161A (ja) アクティブマトリクス基板
JPH09274202A (ja) 薄膜トランジスタアレイ基板
JP2687967B2 (ja) 液晶表示装置
JPH0820645B2 (ja) アクティブマトリクス表示装置
JPH0618929A (ja) アクティブマトリクス基板の製造方法
JP2895698B2 (ja) アクティブマトリクス基板
JPH0618922A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090724

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12