JPH0258029A

JPH0258029A - 液晶表示装置

Info

Publication number: JPH0258029A
Application number: JP63208302A
Authority: JP
Inventors: Hideaki Taniguchi; 秀明谷口; Ryoji Oritsuki; 折付　良二; Kenkichi Suzuki; 堅吉鈴木; Hiroshi Suzuki; 鈴木　弘史
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-24
Filing date: 1988-08-24
Publication date: 1990-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式の液晶表示装置はマトリ
ックス状に複数の画素を配置している。

各画素は、水平方向に延在する複数の走査信号線（ゲー
ト信号線）とそれと交差する垂直方向に延在する複数の
映像信号線（ドレイン信号線）とで周囲を囲まれた領域
内に配置されている。

前記各画素は薄膜トランジスタ（ＴＰＴ）と透明画素電
極との直列回路で構成されている。特開昭５９−８７４
９１号公報に記載される液晶表示装置は各画素毎に補助
容量素子（蓄積容量素子）が付加されている。補助容量
素子は、一方の電極である透明画素電極、それに対向す
る位置に配置された他方の電極である補助容量用電極膜
及び透明画素電極と補助容量用電極膜との間に設けられ
た誘電体膜で構成されている。つまり、補助容量素子は
透明画素電極（一方の電極）、液晶（誘電体膜）及び共
通透明画素電極（他方の電極）で構成される画素容量の
電荷蓄積量を向上するように構成されている。補助容量
用電極膜は、薄膜トランジスタのゲート電極、ソース電
極、ドレイン電極、透明画素電極の夫々と別の導電膜で
形成されている。

このように構成される液晶表示装置は、補助容量素子に
相当する分、画素容量に蓄積される電荷の保持特性を向
上できるので、見かけ上、液晶のしきい値を低くするこ
とができる。つまり、液晶表示装置は、液晶の駆動能力
を向上し１画素が点灯しない所謂黒しみ現象を防止する
ことができる特徴がある。

一方、本発明者が開発中の液晶表示装置の走査信号線（
又は及び映像信号線）はＣｒ膜上にＡｆｌ膜を積層した
複合膜で構成されている。この走査信号線のＣｒ膜は薄
膜トランジスタのゲート電極と同一製造工程で形成され
ている。Ｃｒ膜は透明ガラス基板や他の配線材料との接
着性が高い特徴がある。また、ＡＱ膜はそれ自信の比抵
抗値が低いので走査信号線に伝達される走査信号の伝達
速度を速くできる特徴がある。

〔発明が解決しようとする課題〕

前記液晶表示装置は、製造プロセスに補助容量素子の補
助容量用電極膜及び誘電体膜を形成する工程を加える必
要がある。このため、液晶表示装置の製造プロセスが長
くなるので、液晶表示装置は製造上の歩留りが低下する
ばかりか製造コストが高くなるという問題点があった。

また、本発明者が開発中の液晶表示装置は走査信号線や
それに接続された走査信号用外部端子の電蝕不良が経時
的に多発した。電蝕不良は製造プロセス中の洗浄処理で
除去しきれない微量なエツチング液の汚れ例えばフッ化
物により金属腐食係数が近いＣｒ　−Ａ　０間が電池反
応するために生じる。と本発明者は考えている。このた
め、走査信号線が断線する等の不良が生じるので、液晶
表示装置の電気的信頼性が低下するという問題点があっ
た・本発明の目的は、液晶表示装置において、黒しみ現象を
防止するための製造コストを低減することが可能な技術
を提供することにある。

本発明の他の目的は、前記目的を達成すると共に、信号
配線の電蝕不良を低減して電気的信頼性を向上すること
が可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

（１）液晶表示装置において、補助容量素子（蓄積容量
素子）の補助容量用電極膜を走査信号線と同一導電膜で
構成する。

（２）前記走査信号線はＣｒ膜上に透明導電膜例えばＩ
ＴＯ膜を積層した複合膜で形成され、前記補助容量用電
極膜は前記走査信号線の透明導電膜と同一導電膜で形成
する。

〔作　　用〕

上述した手段（１）によれば、前記黒しみ現象を防止し
て表示品質を向上する補助容量素子の一方の電極を走査
信号線と同一導電膜で構成したので、製造プロセスを低
減し、製造上の歩留りを向上することができると共に、
液晶表示装置の製造コストを低減することができる。

上述した手段（２）によれば、前記Ｃｒ膜上の透明導電
膜（例えばＩＴＯ膜）で走査信号線の抵抗値を低減した
ので、信号伝達速度を向上することができると共に、前
記Ｃｒ膜と透明導電膜との電池作用による走査信号線の
電蝕不良を防止したので、走査信号線の経時的な断線を
防止し、液晶表示装置の電気的信頼性を向上することが
できる。

以下、本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。

なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔実施例〕

本発明の一実施例である液晶表示装置の液晶表示部の一
画素を第１図（要部平面図）で示し、第１図の■−■切
断線で切った断面を第２図で示す。

第１図及び第２図に示すように、液晶表示装置は、１．
１［ｍｍ］程度の厚さを有する下部透明ガラス基板５Ｕ
ＢＩの内側（液晶側）の表面上に薄膜トランジスタＴＰ
Ｔを有している。薄膜トランジスタＴＰＴは、主に、ゲ
ート電極ＧＴ、ゲート絶縁膜として使用される絶縁膜Ｇ
Ｉ、チャネル形成領域として使用されるｉ型半導体層Ａ
Ｓ、ソース電極（又はドレイン電極）ＳＤＩ、ドレイン
電極（又はソース電極）ＳＤ２で構成されている。

前記ゲート電極ＧＴは、例えばスパッタ法で堆積したＣ
ｒ膜ｇ１を用い、約１１００［人］程度の膜厚で形成さ
れている。ゲート電極ＧＴは、走査信号線（ゲート信号
線又は水平信号線）ＯＬと同一製造工程（同一導電層）
で形成され、走査信号線ＧＬに一体化されている。走査
信号線ＧＬは前記Ｃｒ膜ｇり上に透明導電膜ｇ２を積層
した複合膜で形成されている。透明導電膜ｇ２は、スパ
ッタ法で堆積し、約１２００［入］程度の膜厚で形成す
る。

透明導電膜ｇ２は、例えばＩＴＯ膜、光透過性を有する
薄膜の酸化Ｃｒ膜、ネサ膜等で形成されている。透明導
電膜ｇ２は、後述する補助容量素子Ｃ２の補助容量用電
極膜ＣＨをも構成するようになっており、前述のように
光透過性が必要とされる。この透明導電膜ｇ２は、走査
信号線ＯＬの抵抗値を低減し、走査信号の伝達速度を速
くするように構成されでいる。前記ゲート電極ＧＴは走
査信号線ＯＬのうちの下層のＣｒ膜ｇ１と一体に構成さ
れている。走査信号線ＯＬは、第１図に示すように水平
方向に延在しており、垂直方向に複数本配置されている
。

第１図に示す走査信号線ＧＬの端部、つまり液晶表示装
置の液晶表示部の外部に引き伸ばされた走査信号用外部
端子ＧＰは、走査信号線ＧＬと一体に構成されている。

すなわち、走査信号用外部端子ＧＰはＣｒ膜ｇ１上に透
明導電膜ｇ２を積層した複合膜で構成されている。透明
導電膜ｇ２はＣｒ膜ｇ１上を被覆するように構成されて
いる。

走査信号用外部端子ＧＰの透明導電膜ｇ２（走査信号Ｈ
，ｇ　２の透明導電膜ｇ２も同様）は塩酸と硝酸との混
在エツチング液でパターンニングされている。Ｃｒ膜ｇ
１と透明導電膜ｇ２例えばＩＴＯ膜は、ＡＱ膜等の低融
点金属膜を使用していないので、４００［’Ｃ］程度の
高温度でベーキング処理することができ、両者の接着力
を高くすることができる。Ｃｒ膜ｇ１と透明導電膜ｇ２
例えばＩＴＯ膜との金属腐食係数はＣｒ膜とＡＱ膜との
間の金属腐食係数に比べて離れているので、電池作用に
よる電蝕不良が発生しずらい。したがって、洗浄工程で
除去しきれないエツチング処理の汚れ例えばフン化物が
付着しても、走査信号用外部端子ＧＰ及び走査信号線Ｇ
Ｌは経時的な断線を生じることがなくなるので、液晶表
示装置は電気的信頼性を向上できる。

前記絶縁膜ＧＩはゲート電極ＧＴ及び走査信号線ＧＬの
上層に形成されている。絶縁膜ＧＩは、例えばプラズマ
ＣＶＤ法で堆積させた窒化珪素膜を用い、約３０００Ｃ
人コ程度の膜厚で形成されている。

ｉ型半導体層ＡＳはゲート絶縁膜ＧＩの上層に島形状で
構成されている。ｉ型半導体層ＡＳは、ＣＶＤ法で堆積
させた非晶質珪素膜又は多結晶珪素膜で形成し、約２５
００［人］程度の膜厚で形成されている。ｉ型半導体層
ＡＳは主に薄膜トランジスタＴＰＴのチャネル形成領域
として使用されている。

ソースｆｆ１ＶｉｓＤ１、ドレイン電極ＳＤ２の夫々は
ｉ型半導体層ＡＳ上に夫々離隔して設けられている。ソ
ース電極ＳＤＩとドレイン電極ＳＤ２とは回路のバイア
ス極性が変ると動作上ソースとドレインが入れ替わる。

つまり、薄膜トランジスタＴＰＴは絶縁ゲート型電界効
果トランジスタＦＥＴと同様に双方向性で構成されてい
る。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は、同一
製造工程で形成されており、例えばｉ型半導体層ＡＳに
接触する下層側から、ｎ゛型半導体層（図示しない）、
Ｃｒ膜ｄ１を順次積層した複合膜で構成されている。ｎ
゛型半導体層は、非晶質珪素膜又は多結晶珪素膜で形成
され、約５００［人］程度の膜厚で形成されている。ｎ
゛型半導体層は、１型半導体層ＡＳとＣｒ膜ｄ１との接
触抵抗値を低減するように構成されている。Ｃｒ膜ｄ１
は、例えばスパッタ法で堆積し、１１００［人］程度の
膜厚で形成する。

前記映像信号線ＤＬは走査信号線ＧＬと同様に前記Ｃｒ
膜ｄ１上に透明導電膜ｄ２を積層した複合膜で形成され
ている。透明導電膜ｄ２は、スパッタ法で堆積させた例
えばＩＴＯ膜を用い、約１１００［人コ程度の膜厚で形
成されている。透明導電膜ｄ２は映像信号線ＤＬの抵抗
値を低減するように構成されている。映像信号、ｔ！Ｄ
Ｌは第１図に示すように走査信号線ＯＬと交差する垂直
方向に延在し、水平方向に複数本配置されている。

前記ソース電極ＳＤＩには、画素毎に設けられた透明電
極（透明画素電極）ＩＴＯＩが接続されている。透明電
極ＩＴＯＩは、液晶表示部の画素電極の一方を構成する
。透明電極ＩＴＯ１は、絶縁膜ＧＩ上に設けられており
、例えばスパッタ法で堆積され、約１２００［人］程度
の膜厚で形成されている。

前記薄膜トランジスタＴＰＴ及び透明電極ＩＴＯＩ上に
は保護膜ＰＳＶＩが設けられている。保護膜ＰＳＶＩは
、主に薄膜トランジスタＴＰＴを湿気等から保護するた
めに形成されており、透明性が高くしかも耐湿性の良い
ものを使用する。保護膜ｐｓｖｉは、例えばプラズマＣ
ＶＤ法で堆積した酸化珪素膜や窒化珪素膜で形成され、
８０００［人コ程度の膜厚で形成されている。

薄膜トランジスタＴＦＴ上の保護膜ＰＳＶＩの上部には
、外部光がチャネル形成領域として使用されるｊ型半導
体層ＡＳに入射されないように、遮光膜ＬＳが設けられ
ている。遮光膜ＬＳは、光に対する遮光性が高くしかも
導電性を有するように例えばＣｒ膜、ＡＱ膜（或はＡＱ
−５ｉ、ＡＱ−Ｃｕ）等で形成されており、スパッタ法
で堆積し１０００〜４０００［人］程度の膜厚で形成さ
れている。

液晶ＬＣは、下部透明ガラス基板ＳＵＢ　１と上部透明
ガラス基板５ＵＢ２との間に形成された空間内に、液晶
分子の向きを設定する下部配向膜○ＲＩＩ及び上部配向
膜０ＲＩ２に規定され、封入されている。

下部配向膜○Ｒ１，１は下部透明ガラス基板５ＵＢｌ側
の保護膜ＰＳＶＩの上部に形成される。

上部透明ガラス基板５ＵＢ２の内側（液晶側）の表面に
は、カラーフィルタＦＩＬ、保護膜ＰＳｖ２、共通透明
電極（共通透明画素電極）ＩｒＯ２及び前記上部配向膜
○ＲＩ２が順次積層して設けられている。

前記共通透明電極ＩＴＯ２は、下部透明ガラス基板５Ｕ
ＢＩ側に画素毎に設けられた透明電極工ＴＯＩに対向し
、隣接する他の共通透明電極ＩＴＯ２と一体に構成され
ている。

カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。

保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている。保護膜ＰＳＶ２は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

この液晶表示装置は、下部透明ガラス基板５ＵＢｌ側、
上部透明ガラス基板５ＵＢ２側の夫々の層を別々に形成
し、その後、上下透明ガラス基板ＳＵＢ　１及び５ＵＢ
２を重ね合せ、両者間に液晶ＬＣを封入することによっ
て組み立てられる。

下部透明ガラス基板５ＵＢＩ、上部透明ガラス基板５Ｕ
Ｂ２の夫々の外側の表面には偏光板Ｐ○Ｌが形成されて
いる。

このように構成される液晶表示装置の各画素は画素容量
Ｃ１に補助容量素子Ｃ２が付加されている。画素容量Ｃ
１は、透明電極ＩＴＯＩを一方の電極、共通透明電極Ｉ
ＴＯ２を他方の電極、透明電極ＩＴＯ１と共通透明電極
ＩＴＯ２との間に設けられた液晶ＬＣ（実際にはＰＳ■
及びＯＲＩも含む）を誘電体膜として構成されている。

補助容量素子Ｃ２は、透明電極ＩＴＯＩを一方の電極、
補助容量用電極膜ＣＨを他方の電極、透明電極ＩＴＯＩ
と補助容量用電極膜ＣＨとの間に設けられた絶縁膜ＧＩ
を誘電体膜として構成されている。

前記補助容量素子Ｃ２の補助容量用電極膜ＣＨは、前述
のように、走査信号線ＧＬのうちの上層の透明導電膜ｇ
２と同一導電膜（同一製造工程）で構成されている。そ
して、補助容量用電極膜ＣＨは、透明電極ＩＴＯＩに対
向する位置に透明電極ＩＴＯ１の実質的に全域に対向す
る面積（一部でもよい）で構成されている。また、この
補助容量素子Ｃ２の誘電体膜は薄膜トランジスタＴＰＴ
のゲート絶縁膜として使用される絶縁膜ＧＩと同一絶縁
膜（同一製造工程）で形成されている。各画素に付加さ
れた補助容量素子Ｃ２の補助容量用電極膜ＧＨは、この
画素の前段（又は次段でも良い）の走査信号線ＧＬと一
体に構成されている。

このように、走査信号線ＧＬと映像信号ｍＤＬとの交差
部に透明電極ＩＴＯＩを有する画素が配置され、この画
素の透明電極ＩＴＯ１に対向する位置に補助容量用電極
膜ＣＨが配置される液晶表示装置において、前記走査信
号＃！ＧＬのうちの透明導電膜ｄ２と同一導電膜で前記
補助容量用電極膜ＣＨを構成したことにより、補助容量
素子ｃ２を設けたので、黒しみ現象を防止して表示品質
を向上することができると共に、この黒しみ現象を防止
して表示品質を向上する補助容量素子ｃ２の一方の電極
を走査信号線ＧＬの透明導電膜ｇ２と同一導電膜で構成
したので、製造プロセスを低減し、製造上の歩留りを向
上することができると共に、製造コストを低減すること
ができる。

また、前記効果の他に、前記補助容量素子ｃ２の誘電体
膜を薄膜トランジスタＴＰＴのゲート絶縁膜である絶縁
膜ＧＩと同一絶縁膜で形成することにより、さらに製造
プロセスを低減し、製造上の歩留りを向上することがで
きると共に、製造コストを低減することができる。

また、前記効果の他に、前記走査信号線をＣｒ膜ｇｌ上
に透明導電膜ｇ２を積層した複合膜で形成し、前記補助
容量素子Ｃ２の補助容量用電極膜ＣＨは前記走査信号線
ＧＬの透明導電膜ｇ２と同一導電膜で形成することによ
り、前記Ｃｒ膜ｇ１上の透明導電膜ｇ２で走査信号線Ｇ
Ｌの抵抗値を低減したので、走査信号の伝達速度を向上
することができると共に、前記Ｃｒ膜ｇ１と透明導電膜
ｇ２との電池作用による走査信号線ＧＬの電蝕不良を防
止したので、走査信号線ＧＬの経時的な断線を防止し、
液晶表示装置の電気的信頼性を向上することができる。

この効果については、映像信号線ＤＬについても同様で
ある。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。

前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

液晶表示装置において、液晶表示部の表示品質を向上す
ることができると共に、製造コストを低減することがで
きる。

また、前記液晶表示装置の電気的信頼性を向上すること
ができる。

【図面の簡単な説明】

第１図は、本発明の一実施例である液晶表示装置の液晶
表示部の画素を示す要部平面図、第２図は、前記第１図
の■−■切断線で切った断面図である。図中、ＳＵＢ・・・透明ガラス基板、ＧＬ・・走査信号
線、ｇｌ・・・Ｃｒ膜、ｇ２・・・透明導電膜、ＤＬ・
映像信号線、ＧＩ・・・絶縁膜、ＧＴ・・・ゲート電極
、ＡＳ・・・ｉ型半導体層、ＳＤｌ・・・ソース電極、
ＳＤ２・ドレイン電極、ＰＳｖ・・・保護膜、ＬＳ・・
・遮光膜、ＬＣ・・・液晶、ＴＰＴ・・・横型薄膜トラ
ンジスタ、Ｃ１・・・画素容量、Ｃ２・・・補助容量素
子、ＣＨ・・・補助容量用電極膜、ＧＰ・・・走査信号
用外部端子である。

Claims

【特許請求の範囲】１、走査信号線と映像信号線との交差部に画素電極を有
する画素が配置され、該画素の画素電極に対向する位置
に補助容量用電極膜が配置される液晶表示装置において
、前記走査信号線と同一導電膜で前記補助容量用電極膜
を構成したことを特徴とする液晶表示装置。２、前記走査信号線はＣｒ膜上に透明導電膜を積層した
複合膜で形成され、前記補助容量用電極膜は前記走査信
号線の透明導電膜と同一導電膜で形成されていることを
特徴とする特許請求の範囲第１項に記載の液晶表示装置
。３、前記走査信号線の透明導電膜は、ＩＴＯ膜、薄膜の
酸化Ｃｒ膜、ネサ膜等で形成されていることを特徴とす
る特許請求の範囲第２項に記載の液晶表示装置。