JP2895698B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2895698B2 JP2895698B2 JP628193A JP628193A JP2895698B2 JP 2895698 B2 JP2895698 B2 JP 2895698B2 JP 628193 A JP628193 A JP 628193A JP 628193 A JP628193 A JP 628193A JP 2895698 B2 JP2895698 B2 JP 2895698B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- active matrix
- matrix substrate
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などに用
いられるアクティブマトリクス基板に関し、詳しくは、
表示用絵素電極にスイッチング素子を介して信号を印加
することにより表示を実行するアクティブマトリクス基
板に関する。
いられるアクティブマトリクス基板に関し、詳しくは、
表示用絵素電極にスイッチング素子を介して信号を印加
することにより表示を実行するアクティブマトリクス基
板に関する。
【０００２】
【従来の技術】液晶表示装置、ＥＬ表示装置、プラズマ
表示装置などの表示装置においては、マトリクス状に配
された表示絵素を選択して光変調する事により、画面上
に表示パターンを形成している。この表示絵素の光変調
方法の１つとして、アクティブマトリクス駆動方式が知
られており、この方法は、高コントラストの表示が可能
であるので、液晶テレビジョン、ワードプロセッサ、コ
ンピュータの端末表示装置などに用いられている。この
アクティブマトリクス駆動方式の表示装置においては、
個々の表示絵素に独立した絵素電極が設けられており、
各々の絵素電極にはスイッチング素子が接続される。そ
して、これらのスイッチング素子により、アクティブマ
トリクス基板に設けられた絵素電極と、対向基板上に設
けられた対向電極との間に印加される電圧がスイッチン
グされて、両基板間に挟まれた液晶などの表示媒体の光
学的変調が表示パターンとして視認される。ここでスイ
ッチング素子としては、薄膜トランジスタ（ＴＦＴ）素
子、ダイオード素子、ＦＥＴ（バルクトランジスタ）素
子、バリスタ素子等が一般に知られている。
表示装置などの表示装置においては、マトリクス状に配
された表示絵素を選択して光変調する事により、画面上
に表示パターンを形成している。この表示絵素の光変調
方法の１つとして、アクティブマトリクス駆動方式が知
られており、この方法は、高コントラストの表示が可能
であるので、液晶テレビジョン、ワードプロセッサ、コ
ンピュータの端末表示装置などに用いられている。この
アクティブマトリクス駆動方式の表示装置においては、
個々の表示絵素に独立した絵素電極が設けられており、
各々の絵素電極にはスイッチング素子が接続される。そ
して、これらのスイッチング素子により、アクティブマ
トリクス基板に設けられた絵素電極と、対向基板上に設
けられた対向電極との間に印加される電圧がスイッチン
グされて、両基板間に挟まれた液晶などの表示媒体の光
学的変調が表示パターンとして視認される。ここでスイ
ッチング素子としては、薄膜トランジスタ（ＴＦＴ）素
子、ダイオード素子、ＦＥＴ（バルクトランジスタ）素
子、バリスタ素子等が一般に知られている。
【０００３】図２（ａ）に、スイッチング素子としてＴ
ＦＴを用いた従来のアクティブマトリクス基板の平面図
を示し、図２（ｂ）に、図２（ａ）のＢ−Ｂ’線断面図
を示す。
ＦＴを用いた従来のアクティブマトリクス基板の平面図
を示し、図２（ｂ）に、図２（ａ）のＢ−Ｂ’線断面図
を示す。
【０００４】このアクティブマトリクス基板は、ガラス
基板１１１の上に、走査線１１２および信号線１１４が
相互に直交して設けられている。走査線１１２と信号線
１１４とに囲まれた矩形状の各領域には、絵素電極１１
５が設けられている。各領域内の隅部には、スイッチン
グ素子としてＴＦＴ１２０が形成され、各絵素電極１１
５と、各絵素電極１１５に近接する１本の走査線１１２
および１本の信号線１１４とにそれぞれ電気的に接続さ
れている。
基板１１１の上に、走査線１１２および信号線１１４が
相互に直交して設けられている。走査線１１２と信号線
１１４とに囲まれた矩形状の各領域には、絵素電極１１
５が設けられている。各領域内の隅部には、スイッチン
グ素子としてＴＦＴ１２０が形成され、各絵素電極１１
５と、各絵素電極１１５に近接する１本の走査線１１２
および１本の信号線１１４とにそれぞれ電気的に接続さ
れている。
【０００５】さらに、表示品位の向上のため、各絵素電
極１１５間に位置する走査線１１２に対向するように、
間に絶縁膜１２３を挟んで付加容量用電極１１６が重畳
されて、走査線１１２と付加容量用電極１１６との重畳
部に付加容量が形成されている。各付加容量用電極１１
６は、対向する走査線１１２とＴＦＴ１２０を介して接
続された絵素電極１１５に隣接する絵素電極１１５に接
続されている。付加容量は、走査線１１２とは分離して
付加容量用配線を設けて、その付加容量用配線と絵素電
極との重畳部に形成することもできる。
極１１５間に位置する走査線１１２に対向するように、
間に絶縁膜１２３を挟んで付加容量用電極１１６が重畳
されて、走査線１１２と付加容量用電極１１６との重畳
部に付加容量が形成されている。各付加容量用電極１１
６は、対向する走査線１１２とＴＦＴ１２０を介して接
続された絵素電極１１５に隣接する絵素電極１１５に接
続されている。付加容量は、走査線１１２とは分離して
付加容量用配線を設けて、その付加容量用配線と絵素電
極との重畳部に形成することもできる。
【０００６】ＴＦＴ１２０は、ガラス基板１１１上に、
走査線１１２から分岐されたゲート電極１２１を有して
おり、ゲート電極１２１を覆うように酸化絶縁膜１２２
が設けられている。さらに、基板のほぼ全面を覆うよう
にして、ゲート絶縁膜１２３が設けられている。ゲート
絶縁膜１２３の上には、ゲート電極１２１と重畳するよ
うに半導体層１２６が形成されている。半導体層１２６
の中央部には、エッチングストッパ１２４が形成され、
エッチングストッパ１２４の端部と半導体層１２６の一
部とを覆って、エッチングストッパ１２４上で分断され
た状態で、コンタクト層１２５、１２５が形成されてい
る。ゲート絶縁膜１２３の上に、一方のコンタクト層１
２５上に達するように信号線１１４から分岐されたソー
ス電極１２９が形成され、他方のコンタクト層１２５上
に達するようにドレイン電極１２７が形成されている。
また、絵素電極１１５はドレイン電極１２７の上に達す
るように形成されている。
走査線１１２から分岐されたゲート電極１２１を有して
おり、ゲート電極１２１を覆うように酸化絶縁膜１２２
が設けられている。さらに、基板のほぼ全面を覆うよう
にして、ゲート絶縁膜１２３が設けられている。ゲート
絶縁膜１２３の上には、ゲート電極１２１と重畳するよ
うに半導体層１２６が形成されている。半導体層１２６
の中央部には、エッチングストッパ１２４が形成され、
エッチングストッパ１２４の端部と半導体層１２６の一
部とを覆って、エッチングストッパ１２４上で分断され
た状態で、コンタクト層１２５、１２５が形成されてい
る。ゲート絶縁膜１２３の上に、一方のコンタクト層１
２５上に達するように信号線１１４から分岐されたソー
ス電極１２９が形成され、他方のコンタクト層１２５上
に達するようにドレイン電極１２７が形成されている。
また、絵素電極１１５はドレイン電極１２７の上に達す
るように形成されている。
【０００７】従来、上記構成のアクティブマトリクス基
板の製造においては、信号線１１４、ソース電極１２９
およびドレイン電極１２７を、導電性材料を用いてフォ
トリソグラフィー技術などにより同時に形成する。そし
て、信号線１１４、ソース電極１２９およびドレイン電
極１２７が形成した後に、ＩＴＯ（Indium Tin Oxide）
膜などの透明導電膜をガラス基板１１１上に全面に積層
して、フォトリソグラフィー技術などにより絵素電極１
１５および付加容量用電極１１６を同時に形成する。
板の製造においては、信号線１１４、ソース電極１２９
およびドレイン電極１２７を、導電性材料を用いてフォ
トリソグラフィー技術などにより同時に形成する。そし
て、信号線１１４、ソース電極１２９およびドレイン電
極１２７が形成した後に、ＩＴＯ（Indium Tin Oxide）
膜などの透明導電膜をガラス基板１１１上に全面に積層
して、フォトリソグラフィー技術などにより絵素電極１
１５および付加容量用電極１１６を同時に形成する。
【０００８】
【発明が解決しようとする課題】上記の場合、透明導電
膜のエッチングの際に信号線１１４、ソース電極１２９
およびドレイン電極１２７が侵食されることを防止する
ために、信号線１１４、ソース電極１２９およびドレイ
ン電極１２７の材料として、Ｔｉなどの高融点金属が使
用される。しかし、このような高融点金属を配線材料と
して用いると、配線抵抗が高くなり、信号遅延が生じる
虞れがある。特に、表示装置の大画面化・高精細化に伴
って、このような信号遅延が顕著になり、表示装置の表
示特性の低下につながる。
膜のエッチングの際に信号線１１４、ソース電極１２９
およびドレイン電極１２７が侵食されることを防止する
ために、信号線１１４、ソース電極１２９およびドレイ
ン電極１２７の材料として、Ｔｉなどの高融点金属が使
用される。しかし、このような高融点金属を配線材料と
して用いると、配線抵抗が高くなり、信号遅延が生じる
虞れがある。特に、表示装置の大画面化・高精細化に伴
って、このような信号遅延が顕著になり、表示装置の表
示特性の低下につながる。
【０００９】この問題を解決すべく、高融点金属からな
る配線の下に低抵抗金属であるＡｌからなる下層を設け
る方法が考えられる。
る配線の下に低抵抗金属であるＡｌからなる下層を設け
る方法が考えられる。
【００１０】しかし、Ａｌの薄膜は薬品によるダメージ
を受け易い上に、熱的な原子移動による表面突起が生じ
て、不安定である。
を受け易い上に、熱的な原子移動による表面突起が生じ
て、不安定である。
【００１１】本発明は上記問題点を解決するためになさ
れたものであり、低抵抗で信号遅延を防止することがで
き、安定に使用することができる配線を有するアクティ
ブマトリクス基板を提供することを目的とする。
れたものであり、低抵抗で信号遅延を防止することがで
き、安定に使用することができる配線を有するアクティ
ブマトリクス基板を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、マトリクス状に配設された絵素電極と、
該絵素電極の近傍を通って相互に交差して設けられた走
査線および信号線と、該絵素電極、走査線および信号線
にそれぞれ電気的に接続されたスイッチング素子とを有
するアクティブマトリクス基板において、該走査線およ
び／または信号線が３層構造に形成され、該３層構造の
最上層が高融点金属からなり、最下層がＡｌからなり、
中間層がＡｌと高融点金属との合金からなっており、そ
のことにより上記目的が達成される。
リクス基板は、マトリクス状に配設された絵素電極と、
該絵素電極の近傍を通って相互に交差して設けられた走
査線および信号線と、該絵素電極、走査線および信号線
にそれぞれ電気的に接続されたスイッチング素子とを有
するアクティブマトリクス基板において、該走査線およ
び／または信号線が３層構造に形成され、該３層構造の
最上層が高融点金属からなり、最下層がＡｌからなり、
中間層がＡｌと高融点金属との合金からなっており、そ
のことにより上記目的が達成される。
【００１３】
【作用】絶縁性基板上に設けられた走査線および／また
は信号線が３層構造に形成されている。３層構造の最上
層は高融点金属からなり、最下層はＡｌからなり、中間
層はＡｌと高融点金属との合金からなっている。このた
め、最下層の安定性を向上することができ、抵抗の低い
配線を得ることができる。
は信号線が３層構造に形成されている。３層構造の最上
層は高融点金属からなり、最下層はＡｌからなり、中間
層はＡｌと高融点金属との合金からなっている。このた
め、最下層の安定性を向上することができ、抵抗の低い
配線を得ることができる。
【００１４】
【実施例】以下、本発明を図面を参照して説明する。
【００１５】図１（ａ）に本発明の一実施例であるアク
ティブマトリクス基板の平面図を示し、図１（ｂ）に図
１（ａ）のＡ−Ａ’線断面図を示す。このアクティブマ
トリクス基板は、ガラス板などからなる基板１１の上
に、走査線１２および信号線１４が相互に交差して設け
られている。走査線１２と信号線１４とに囲まれた矩形
状の各領域には、絵素電極１５が設けられている。各領
域内の隅部には、スイッチング素子としてＴＦＴ２０が
形成され、各絵素電極１５と、各絵素電極１５に近接す
る１本の走査線１２および１本の信号線１４とにそれぞ
れ電気的に接続されている。
ティブマトリクス基板の平面図を示し、図１（ｂ）に図
１（ａ）のＡ−Ａ’線断面図を示す。このアクティブマ
トリクス基板は、ガラス板などからなる基板１１の上
に、走査線１２および信号線１４が相互に交差して設け
られている。走査線１２と信号線１４とに囲まれた矩形
状の各領域には、絵素電極１５が設けられている。各領
域内の隅部には、スイッチング素子としてＴＦＴ２０が
形成され、各絵素電極１５と、各絵素電極１５に近接す
る１本の走査線１２および１本の信号線１４とにそれぞ
れ電気的に接続されている。
【００１６】さらに、表示品位の向上のため、各絵素電
極１５間に位置する走査線１２に対向するように、間に
絶縁膜２３を挟んで付加容量用電極１６が重畳されて、
走査線１２と付加容量用電極１６との重畳部に付加容量
が形成されている。各付加容量用電極１６は、対向する
走査線１２とＴＦＴ２０を介して接続された絵素電極１
５に隣接する絵素電極１５に接続されている。付加容量
は、走査線１２とは分離して付加容量用配線を設けて、
その付加容量用配線と絵素電極との重畳部に形成するこ
ともできる。
極１５間に位置する走査線１２に対向するように、間に
絶縁膜２３を挟んで付加容量用電極１６が重畳されて、
走査線１２と付加容量用電極１６との重畳部に付加容量
が形成されている。各付加容量用電極１６は、対向する
走査線１２とＴＦＴ２０を介して接続された絵素電極１
５に隣接する絵素電極１５に接続されている。付加容量
は、走査線１２とは分離して付加容量用配線を設けて、
その付加容量用配線と絵素電極との重畳部に形成するこ
ともできる。
【００１７】ＴＦＴ２０は、基板１１上に、走査線１２
から分岐されたゲート電極２１を有しており、ゲート電
極２１を覆うように酸化絶縁膜２２が設けられている。
さらに、基板のほぼ全面を覆うようにして、ゲート絶縁
膜２３が設けられている。ゲート絶縁膜２３の上には、
ゲート電極２１と重畳するように半導体層２６が形成さ
れている。半導体層２６の中央部には、エッチングスト
ッパ２４が形成され、エッチングストッパ２４の端部と
半導体層２６の一部とを覆って、エッチングストッパ２
４上で分断された状態で、コンタクト層２５、２５が形
成されている。ゲート絶縁膜２３の上に、一方のコンタ
クト層２５上に達するように信号線１４から分岐された
ソース電極２９が形成され、他方のコンタクト層２５上
に達するようにドレイン電極２７が形成されている。ま
た、絵素電極１５はドレイン電極２７の上に達するよう
に形成されている。
から分岐されたゲート電極２１を有しており、ゲート電
極２１を覆うように酸化絶縁膜２２が設けられている。
さらに、基板のほぼ全面を覆うようにして、ゲート絶縁
膜２３が設けられている。ゲート絶縁膜２３の上には、
ゲート電極２１と重畳するように半導体層２６が形成さ
れている。半導体層２６の中央部には、エッチングスト
ッパ２４が形成され、エッチングストッパ２４の端部と
半導体層２６の一部とを覆って、エッチングストッパ２
４上で分断された状態で、コンタクト層２５、２５が形
成されている。ゲート絶縁膜２３の上に、一方のコンタ
クト層２５上に達するように信号線１４から分岐された
ソース電極２９が形成され、他方のコンタクト層２５上
に達するようにドレイン電極２７が形成されている。ま
た、絵素電極１５はドレイン電極２７の上に達するよう
に形成されている。
【００１８】ここで、信号線１４は、Ａｌからなる最下
層１４ｃと、Ａｌと高融点金属との合金からなる中間層
１４ｂと、高融点金属からなる最上層１４ａとの３層構
造となっている。
層１４ｃと、Ａｌと高融点金属との合金からなる中間層
１４ｂと、高融点金属からなる最上層１４ａとの３層構
造となっている。
【００１９】このアクティブマトリクス基板は、例え
ば、以下のようにして作製することができる。
ば、以下のようにして作製することができる。
【００２０】まず、ガラス基板１の全面に、スパッタリ
ングによりＴａなどの高融点金属からなる膜を積層す
る。これをフォトリソグラフィー技術などによりパター
ン化して、走査線１２およびゲート電極２１を形成す
る。この時、基板１上に、ベースコート絶縁膜として、
スパッタリング法またはＣＶＤ法などにより五酸化タン
タルや窒化ケイ素、酸化ケイ素などの絶縁膜を形成して
もよい。
ングによりＴａなどの高融点金属からなる膜を積層す
る。これをフォトリソグラフィー技術などによりパター
ン化して、走査線１２およびゲート電極２１を形成す
る。この時、基板１上に、ベースコート絶縁膜として、
スパッタリング法またはＣＶＤ法などにより五酸化タン
タルや窒化ケイ素、酸化ケイ素などの絶縁膜を形成して
もよい。
【００２１】次に、走査線１２およびゲート電極２１の
表面に陽極酸化法などにより酸化絶縁膜２２を形成す
る。
表面に陽極酸化法などにより酸化絶縁膜２２を形成す
る。
【００２２】続いて、プラズマＣＶＤ法などにより、窒
化ケイ素（ＳｉＮX）からなるゲート絶縁膜２３を形成
する。連続して、半導体層２６となるアモルファスシリ
コン（ａ−Ｓｉ）層を積層し、エッチングストッパ２４
となる窒化ケイ素（ＳｉＮX）層を積層する。そして、
この窒化ケイ素層をフォトリソグラフィー技術などによ
りパターニングしてエッチングストッパ２４とする。
化ケイ素（ＳｉＮX）からなるゲート絶縁膜２３を形成
する。連続して、半導体層２６となるアモルファスシリ
コン（ａ−Ｓｉ）層を積層し、エッチングストッパ２４
となる窒化ケイ素（ＳｉＮX）層を積層する。そして、
この窒化ケイ素層をフォトリソグラフィー技術などによ
りパターニングしてエッチングストッパ２４とする。
【００２３】続いて、プラズマＣＶＤ法などにより、ｎ
+アモルファスシリコン層を積層した後、アモルファス
シリコン層とｎ+アモルファスシリコン層とをフォトリ
ソグラフィー技術によりパターニングして、半導体層２
６とコンタクト層２５を同時に形成する。
+アモルファスシリコン層を積層した後、アモルファス
シリコン層とｎ+アモルファスシリコン層とをフォトリ
ソグラフィー技術によりパターニングして、半導体層２
６とコンタクト層２５を同時に形成する。
【００２４】次に、Ａｌからなる薄膜およびＡｌと高融
点金属との合金（例えば、Ａｌ−Ｔａ）からなる薄膜
を、スパッタリング法などによって連続して積層する。
これをフォトリソグラフィー技術などにより同時にパタ
ーニングして、Ａｌからなる最下層１４ｃおよびＡｌと
高融点金属との合金からなる中間層１４ｂとする。さら
に、Ｔｉなどの高融点金属を積層し、これをパターニン
グして最上層１４ａとする。以上により、信号線１４、
ソース電極２９およびドレイン電極２７が形成される。
点金属との合金（例えば、Ａｌ−Ｔａ）からなる薄膜
を、スパッタリング法などによって連続して積層する。
これをフォトリソグラフィー技術などにより同時にパタ
ーニングして、Ａｌからなる最下層１４ｃおよびＡｌと
高融点金属との合金からなる中間層１４ｂとする。さら
に、Ｔｉなどの高融点金属を積層し、これをパターニン
グして最上層１４ａとする。以上により、信号線１４、
ソース電極２９およびドレイン電極２７が形成される。
【００２５】その後、酸化インジウムなどからなる透明
導電膜をスパッタリング法などにより積層する。これ
を、フォトリソグラフィー技術などによりパターニング
して、絵素電極１５および付加容量用電極１６とする。
さらに、その上に保護膜として、窒化ケイ素などの絶縁
膜を形成してもよい。
導電膜をスパッタリング法などにより積層する。これ
を、フォトリソグラフィー技術などによりパターニング
して、絵素電極１５および付加容量用電極１６とする。
さらに、その上に保護膜として、窒化ケイ素などの絶縁
膜を形成してもよい。
【００２６】この実施例においては、Ａｌからなる最下
層１４ｃの表面の突起の発生が生じず、良好な状態の信
号線１４が得られた。また、信号線１４を低抵抗化する
ことができた。このアクティブマトリクス基板を用いて
液晶表示素子を作製したところ、良好な表示が得られ
た。
層１４ｃの表面の突起の発生が生じず、良好な状態の信
号線１４が得られた。また、信号線１４を低抵抗化する
ことができた。このアクティブマトリクス基板を用いて
液晶表示素子を作製したところ、良好な表示が得られ
た。
【００２７】尚、上記実施例においては、信号線を３層
構造として形成したが、本発明はこれに限られず、走査
線を３層構造とすることもできる。また、ＴＦＴ以外の
スイッチング素子を用いたアクティブマトリクス基板と
することもできる。
構造として形成したが、本発明はこれに限られず、走査
線を３層構造とすることもできる。また、ＴＦＴ以外の
スイッチング素子を用いたアクティブマトリクス基板と
することもできる。
【００２８】
【発明の効果】以上のように本発明によれば、低抵抗材
料であるＡｌからなる最下層の安定性を向上させること
ができ、断線不良を低減することができる。よって、低
抵抗で安定に使用できる配線を有し、信号遅延を抑制す
ることができるアクティブマトリクス基板を高い良品率
で得ることができる。このため、本発明のアクティブマ
トリクス基板を用いることにより、表示不良の少ない表
示装置を提供することができる。また、配線の抵抗を下
げることができるので、より大型で高精細の表示装置を
提供することができる。
料であるＡｌからなる最下層の安定性を向上させること
ができ、断線不良を低減することができる。よって、低
抵抗で安定に使用できる配線を有し、信号遅延を抑制す
ることができるアクティブマトリクス基板を高い良品率
で得ることができる。このため、本発明のアクティブマ
トリクス基板を用いることにより、表示不良の少ない表
示装置を提供することができる。また、配線の抵抗を下
げることができるので、より大型で高精細の表示装置を
提供することができる。
【図１】（ａ）は、本発明の一実施例であるアクティブ
マトリクス基板を示す平面図であり、（ｂ）は（ａ）の
Ａ−Ａ’線断面図である。
マトリクス基板を示す平面図であり、（ｂ）は（ａ）の
Ａ−Ａ’線断面図である。
【図２】（ａ）は、従来のアクティブマトリクス基板を
示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ’線断面図
である。
示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ’線断面図
である。
１ 基板 １２ 走査線 １４ 信号線 １４ａ 最上層 １４ｂ 中間層 １４ｃ 最下層 １５ 絵素電極 １６ 付加容量用電極 ２０ ＴＦＴ ２１ ゲート電極 ２２ 酸化絶縁膜 ２３ ゲート絶縁膜 ２４ エッチングストッパ ２５ コンタクト層 ２６ 半導体層 ２７ ドレイン電極 ２９ ソース電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−301054（ＪＰ，Ａ) 特開 平６−160877（ＪＰ，Ａ) 特開 平２−132833（ＪＰ，Ａ) 特開 平４−20930（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/1343 G02F 1/136 H01L 29/78 G09F 9/30
Claims (1)
- 【請求項１】 マトリクス状に配設された絵素電極と、
該絵素電極の近傍を通って相互に交差して設けられた走
査線および信号線と、該絵素電極、走査線および信号線
にそれぞれ電気的に接続されたスイッチング素子とを有
するアクティブマトリクス基板において、 該走査線および／または信号線が３層構造に形成され、
該３層構造の最上層が高融点金属からなり、最下層がＡ
ｌからなり、中間層がＡｌと高融点金属との合金からな
っているアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP628193A JP2895698B2 (ja) | 1993-01-18 | 1993-01-18 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP628193A JP2895698B2 (ja) | 1993-01-18 | 1993-01-18 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06214256A JPH06214256A (ja) | 1994-08-05 |
| JP2895698B2 true JP2895698B2 (ja) | 1999-05-24 |
Family
ID=11634014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP628193A Expired - Fee Related JP2895698B2 (ja) | 1993-01-18 | 1993-01-18 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895698B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI319911B (en) * | 2005-08-11 | 2010-01-21 | Liquid crystal display device and manufacturing method thereof |
-
1993
- 1993-01-18 JP JP628193A patent/JP2895698B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06214256A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0514218B1 (en) | An active matrix substrate | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| US6636279B2 (en) | Display device and method of manufacturing the same | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0372319A (ja) | アクティブマトリクス基板 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| JP2669956B2 (ja) | アクティブマトリクス基板 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JPH11212120A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| JPH0618928A (ja) | アクティブマトリクス基板 | |
| JPH11119259A (ja) | アクティブマトリクス基板及びこれを用いた液晶表示装置 | |
| JPH05257161A (ja) | アクティブマトリクス基板 | |
| JP2968141B2 (ja) | アクティブマトリクス基板 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JP2613979B2 (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |