JPH0618928A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH0618928A JPH0618928A JP17724492A JP17724492A JPH0618928A JP H0618928 A JPH0618928 A JP H0618928A JP 17724492 A JP17724492 A JP 17724492A JP 17724492 A JP17724492 A JP 17724492A JP H0618928 A JPH0618928 A JP H0618928A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- insulating
- laminated
- scanning line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクス基板における断線不良お
よび絶縁不良の発生を抑制する。 【構成】ガラス基板11上に積層されたゲート電極13
上に酸化絶縁膜19が積層されており、酸化絶縁膜19
の上面と連続した上面を有する絶縁性保護膜18がガラ
ス基板11上に積層されている。酸化絶縁膜19および
絶縁性保護膜19上には平坦な絶縁膜21が積層されて
おり、この絶縁膜上に、半導体層22、エッチングスト
ッパ層23、コンタクト層24、ソース電極15、ドレ
イン電極16がそれぞれ積層されている。
よび絶縁不良の発生を抑制する。 【構成】ガラス基板11上に積層されたゲート電極13
上に酸化絶縁膜19が積層されており、酸化絶縁膜19
の上面と連続した上面を有する絶縁性保護膜18がガラ
ス基板11上に積層されている。酸化絶縁膜19および
絶縁性保護膜19上には平坦な絶縁膜21が積層されて
おり、この絶縁膜上に、半導体層22、エッチングスト
ッパ層23、コンタクト層24、ソース電極15、ドレ
イン電極16がそれぞれ積層されている。
Description
【0001】
【産業上の利用分野】本発明は、絵素電極がマトリクス
状に配置されて、液晶表示装置等の表示装置に使用され
たアクティブマトリクス基板に関する。
状に配置されて、液晶表示装置等の表示装置に使用され
たアクティブマトリクス基板に関する。
【0002】
【従来の技術】液晶表示装置、EL表示装置、プラズマ
表示装置等の表示装置では、通常、マトリクス状に配置
された表示絵素を選択的に光変調することにより、画像
が表示されるようになっている。表示絵素の光変調方法
としては、それぞれが独立してマトリクス状に配置され
た各絵素電極にスイッチング素子をそれぞれ接続して、
各スイッチング素子によって絵素電極が駆動されること
により各表示絵素を光変調するアクティブマトリクス方
式が知られている。絵素電極を選択駆動するスイッチン
グ素子としては、通常、TFT(Thin Film Transist
or)素子、MIM(金属−絶縁膜−金属)素子、MOS
トランジスタ素子、ダイオード、バリスタ等が用いられ
ている。このアクティブマトリクス方式の表示装置は、
スイッチング素子に接続された絵素電極がマトリクス状
に配置されたアクティブマトリクス基板と、該アクティ
ブマトリクス基板の各絵素電極に対向する対向電極が設
けられた対向基板と、両基板間に挟まれた液晶層、EL
発光層、プラズマ発光体等の表示媒体とを有して構成さ
れている。そして、各絵素電極に印加される電圧をスイ
ッチングすることにより、その間に介在する表示媒体が
光学的に変調されて、その光学的変調が表示パターンと
して視認される。このような表示装置は、高コントラス
トの表示が可能であるために、液晶テレビジョン、ワー
ドプロセッサやコンピュータの端末表示等に実用化され
ている。
表示装置等の表示装置では、通常、マトリクス状に配置
された表示絵素を選択的に光変調することにより、画像
が表示されるようになっている。表示絵素の光変調方法
としては、それぞれが独立してマトリクス状に配置され
た各絵素電極にスイッチング素子をそれぞれ接続して、
各スイッチング素子によって絵素電極が駆動されること
により各表示絵素を光変調するアクティブマトリクス方
式が知られている。絵素電極を選択駆動するスイッチン
グ素子としては、通常、TFT(Thin Film Transist
or)素子、MIM(金属−絶縁膜−金属)素子、MOS
トランジスタ素子、ダイオード、バリスタ等が用いられ
ている。このアクティブマトリクス方式の表示装置は、
スイッチング素子に接続された絵素電極がマトリクス状
に配置されたアクティブマトリクス基板と、該アクティ
ブマトリクス基板の各絵素電極に対向する対向電極が設
けられた対向基板と、両基板間に挟まれた液晶層、EL
発光層、プラズマ発光体等の表示媒体とを有して構成さ
れている。そして、各絵素電極に印加される電圧をスイ
ッチングすることにより、その間に介在する表示媒体が
光学的に変調されて、その光学的変調が表示パターンと
して視認される。このような表示装置は、高コントラス
トの表示が可能であるために、液晶テレビジョン、ワー
ドプロセッサやコンピュータの端末表示等に実用化され
ている。
【0003】アクティブマトリクス基板は、図4に示す
ように、絶縁性基板であるガラス基板上に、格子状にな
るように相互に直交して設けられた複数の走査線(ゲー
トバスライン)52と複数の信号線(ソースバスライ
ン)54とを有している。各走査線52及び各信号線5
4によって囲まれた矩形状のそれぞれの領域内には、絵
素電極57が配置されている。各絵素電極57と、各絵
素電極57に近接する1本の走査線52及び1本の信号
線54には、それぞれスイッチング素子としてのTFT
60が電気的に接続されている。また、各TFT60に
は、各絵素電極57aと並列に付加容量の付加容量電極
57bがそれぞれ接続されている。
ように、絶縁性基板であるガラス基板上に、格子状にな
るように相互に直交して設けられた複数の走査線(ゲー
トバスライン)52と複数の信号線(ソースバスライ
ン)54とを有している。各走査線52及び各信号線5
4によって囲まれた矩形状のそれぞれの領域内には、絵
素電極57が配置されている。各絵素電極57と、各絵
素電極57に近接する1本の走査線52及び1本の信号
線54には、それぞれスイッチング素子としてのTFT
60が電気的に接続されている。また、各TFT60に
は、各絵素電極57aと並列に付加容量の付加容量電極
57bがそれぞれ接続されている。
【0004】各TFT60は、図5に示すように、ガラ
ス基板51上に設けられた走査線52から分岐して延出
したゲート電極53を有している。該ゲート電極53上
には、該ゲート電極53を覆うように絶縁膜59が積層
されている。ゲート電極53は、各側縁部53aが傾斜
した断面台形状になっており、絶縁膜59も、ゲート電
極53の各側縁部53a上に積層された各側縁部が、同
様に傾斜している。絶縁膜59は、ガラス基板51の全
体に積層された保護絶縁膜61によって覆われた状態に
なっており、従って、保護絶縁膜61も絶縁膜59の各
側縁部上に位置する部分が傾斜した状態になっている。
保護絶縁膜61上には、さらにゲート電極53を覆うよ
うに半導体層62が積層されている。該半導体層62も
保護絶縁膜61の傾斜した部分を覆うように傾斜した状
態になっており、半導体層62上の中央部には、エッチ
ングストッパ層63が積層されている。そして、エッチ
ングストッパ層63の各側縁部及び半導体層62の傾斜
した部分を覆うように、一対のコンタクト層64が、傾
斜した状態で積層されている。従って、各コンタクト層
64は、エッチングストッパ層63の上面中央部におい
て間隙を有した状態になっている。
ス基板51上に設けられた走査線52から分岐して延出
したゲート電極53を有している。該ゲート電極53上
には、該ゲート電極53を覆うように絶縁膜59が積層
されている。ゲート電極53は、各側縁部53aが傾斜
した断面台形状になっており、絶縁膜59も、ゲート電
極53の各側縁部53a上に積層された各側縁部が、同
様に傾斜している。絶縁膜59は、ガラス基板51の全
体に積層された保護絶縁膜61によって覆われた状態に
なっており、従って、保護絶縁膜61も絶縁膜59の各
側縁部上に位置する部分が傾斜した状態になっている。
保護絶縁膜61上には、さらにゲート電極53を覆うよ
うに半導体層62が積層されている。該半導体層62も
保護絶縁膜61の傾斜した部分を覆うように傾斜した状
態になっており、半導体層62上の中央部には、エッチ
ングストッパ層63が積層されている。そして、エッチ
ングストッパ層63の各側縁部及び半導体層62の傾斜
した部分を覆うように、一対のコンタクト層64が、傾
斜した状態で積層されている。従って、各コンタクト層
64は、エッチングストッパ層63の上面中央部におい
て間隙を有した状態になっている。
【0005】一方のコンタクト層64上にはソース電極
55が積層されている。該ソース電極55は、信号線5
4から分岐した状態になっており、絶縁膜61上を通っ
て、該コンタクト層64上に達している。他方のコンタ
クト層64上には、絶縁膜61上に達するドレイン電極
56が積層されている。該ドレイン電極56は、絶縁膜
61上に積層された透明電極57によって覆われた状態
になっており、該透明電極57が絵素電極57aおよび
付加容量電極57bになっている。他方のソース電極5
5上にも、透明電極57が積層された状態になってい
る。
55が積層されている。該ソース電極55は、信号線5
4から分岐した状態になっており、絶縁膜61上を通っ
て、該コンタクト層64上に達している。他方のコンタ
クト層64上には、絶縁膜61上に達するドレイン電極
56が積層されている。該ドレイン電極56は、絶縁膜
61上に積層された透明電極57によって覆われた状態
になっており、該透明電極57が絵素電極57aおよび
付加容量電極57bになっている。他方のソース電極5
5上にも、透明電極57が積層された状態になってい
る。
【0006】走査線52と信号線54との交差部の断面
を図6に示す。ガラス基板51上に積層された走査線5
2は、各側縁部52aが傾斜した断面台形状になってお
り、該走査線52が酸化絶縁膜59により覆われてい
る。酸化絶縁膜59も、各側縁部が傾斜した状態になっ
ている。酸化絶縁膜59は、ガラス基板51の全体にわ
たって積層された絶縁膜61によって覆われた状態にな
っており、従って、絶縁膜61も酸化絶縁膜59の各側
縁部上に位置する部分が傾斜した状態になっている。該
絶縁膜61の上には走査線52と直交状態になった信号
線54が積層されている。
を図6に示す。ガラス基板51上に積層された走査線5
2は、各側縁部52aが傾斜した断面台形状になってお
り、該走査線52が酸化絶縁膜59により覆われてい
る。酸化絶縁膜59も、各側縁部が傾斜した状態になっ
ている。酸化絶縁膜59は、ガラス基板51の全体にわ
たって積層された絶縁膜61によって覆われた状態にな
っており、従って、絶縁膜61も酸化絶縁膜59の各側
縁部上に位置する部分が傾斜した状態になっている。該
絶縁膜61の上には走査線52と直交状態になった信号
線54が積層されている。
【0007】
【発明が解決しようとする課題】このようなアクティブ
マトリクス基板では、走査線52上に積層された酸化絶
縁膜59の傾斜した各側縁部上には、信号線54が積層
されており、また、ゲート電極53上に積層された酸化
絶縁膜59の傾斜した各側縁部上には、透明電極57、
信号線54、ソース電極55、ドレイン電極56等が積
層されている。信号線54は、走査線52の段差によっ
て同様の段差を有した状態になっているために、その段
差部にて断線するおそれがある。しかも、酸化絶縁膜5
9は、平坦な部分よりも傾斜した各側縁部の絶縁性が悪
く、さらに、各側縁部は電界が加わることによって絶縁
性が劣化するという特性を有している。このために、走
査線52と信号線54との間、ゲート電極53と絵素電
極57a、ソース電極55、およびドレイン電極56と
の間の絶縁不良が発生するおそれがある。このような絶
縁不良は、表示装置における初期表示の不良、表示中に
おける不良の発生の原因となる。
マトリクス基板では、走査線52上に積層された酸化絶
縁膜59の傾斜した各側縁部上には、信号線54が積層
されており、また、ゲート電極53上に積層された酸化
絶縁膜59の傾斜した各側縁部上には、透明電極57、
信号線54、ソース電極55、ドレイン電極56等が積
層されている。信号線54は、走査線52の段差によっ
て同様の段差を有した状態になっているために、その段
差部にて断線するおそれがある。しかも、酸化絶縁膜5
9は、平坦な部分よりも傾斜した各側縁部の絶縁性が悪
く、さらに、各側縁部は電界が加わることによって絶縁
性が劣化するという特性を有している。このために、走
査線52と信号線54との間、ゲート電極53と絵素電
極57a、ソース電極55、およびドレイン電極56と
の間の絶縁不良が発生するおそれがある。このような絶
縁不良は、表示装置における初期表示の不良、表示中に
おける不良の発生の原因となる。
【0008】本発明は、上記従来技術の問題点を解決す
るものであり、その目的は、信号線の断線、スイッチン
グ素子の動作不良等がなく表示装置に使用された場合に
おいても表示不良の発生が抑制されて、歩留りが著しく
向上するのみならず、特性も著しく向上するアクティブ
マトリクス基板を提供することにある。
るものであり、その目的は、信号線の断線、スイッチン
グ素子の動作不良等がなく表示装置に使用された場合に
おいても表示不良の発生が抑制されて、歩留りが著しく
向上するのみならず、特性も著しく向上するアクティブ
マトリクス基板を提供することにある。
【0009】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、透明な絶縁性基板と、該絶縁性基板上に
それぞれが平行になるように設けられた複数の走査線
と、各走査線上に積層された酸化絶縁膜と、各走査線に
対してそれぞれが直交状態で積層された複数の信号線
と、各走査線と各信号線との交差部において、両者の間
に設けられた絶縁膜と、該絶縁膜が平坦となるように、
前記絶縁性基板上における少なくとも各走査線の間に設
けられた保護絶縁膜と、各走査線および各信号線によっ
て囲まれた領域内にそれぞれ配置された絵素電極と、各
絵素電極と、各絵素電極に近接する1本の走査線および
1本の信号線とにそれぞれ電気的に接続されたスイッチ
ング素子と、を有してなり、そのことにより、上記目的
が達成される。
リクス基板は、透明な絶縁性基板と、該絶縁性基板上に
それぞれが平行になるように設けられた複数の走査線
と、各走査線上に積層された酸化絶縁膜と、各走査線に
対してそれぞれが直交状態で積層された複数の信号線
と、各走査線と各信号線との交差部において、両者の間
に設けられた絶縁膜と、該絶縁膜が平坦となるように、
前記絶縁性基板上における少なくとも各走査線の間に設
けられた保護絶縁膜と、各走査線および各信号線によっ
て囲まれた領域内にそれぞれ配置された絵素電極と、各
絵素電極と、各絵素電極に近接する1本の走査線および
1本の信号線とにそれぞれ電気的に接続されたスイッチ
ング素子と、を有してなり、そのことにより、上記目的
が達成される。
【0010】また、本発明のアクティブマトリクス基板
は、透明な絶縁性基板と、該絶縁性基板上にそれぞれが
平行になるように設けられた複数の走査線と、各走査線
に対して絶縁膜を挟んで直交するように積層された複数
の信号線と、各走査線及び各信号線によって囲まれた領
域内にそれぞれ配置された絵素電極と、各絵素電極と、
各絵素電極に近接する1本の走査線および1本の信号線
とにそれぞれ電気的に接続されたスイッチング素子と、
を有しており、該スイッチング素子が、前記絶縁性基板
上に積層された各走査線から各絵素電極に近接するよう
に分岐している電極部分と、該電極部分上に積層された
酸化絶縁膜と、該酸化絶縁膜上に積層された絶縁膜と、
該絶縁膜が平坦となるように、前記絶縁性基板上におけ
る少なくとも各電極部分間に積層された保護絶縁膜と、
を有することを特徴としてなり、そのことにより上記目
的が達成される。
は、透明な絶縁性基板と、該絶縁性基板上にそれぞれが
平行になるように設けられた複数の走査線と、各走査線
に対して絶縁膜を挟んで直交するように積層された複数
の信号線と、各走査線及び各信号線によって囲まれた領
域内にそれぞれ配置された絵素電極と、各絵素電極と、
各絵素電極に近接する1本の走査線および1本の信号線
とにそれぞれ電気的に接続されたスイッチング素子と、
を有しており、該スイッチング素子が、前記絶縁性基板
上に積層された各走査線から各絵素電極に近接するよう
に分岐している電極部分と、該電極部分上に積層された
酸化絶縁膜と、該酸化絶縁膜上に積層された絶縁膜と、
該絶縁膜が平坦となるように、前記絶縁性基板上におけ
る少なくとも各電極部分間に積層された保護絶縁膜と、
を有することを特徴としてなり、そのことにより上記目
的が達成される。
【0011】
【作用】本発明のアクティブマトリクス基板では、走査
線上に積層された酸化絶縁膜上に積層される絶縁膜が、
該酸化絶縁膜間に設けられた絶縁性保護膜によって平坦
になり、この平坦な絶縁膜上に走査線と交差する信号線
が平坦な状態で積層される。また、ゲート電極上に積層
された酸化絶縁膜上に積層される絶縁膜が、該酸化絶縁
膜間に設けられた絶縁性保護膜によって平坦になり、こ
の平坦な絶縁膜上にスイッチング素子の他の必要な部分
が形成されるために、酸化絶縁膜上の絶縁膜の絶縁不良
が抑制される。
線上に積層された酸化絶縁膜上に積層される絶縁膜が、
該酸化絶縁膜間に設けられた絶縁性保護膜によって平坦
になり、この平坦な絶縁膜上に走査線と交差する信号線
が平坦な状態で積層される。また、ゲート電極上に積層
された酸化絶縁膜上に積層される絶縁膜が、該酸化絶縁
膜間に設けられた絶縁性保護膜によって平坦になり、こ
の平坦な絶縁膜上にスイッチング素子の他の必要な部分
が形成されるために、酸化絶縁膜上の絶縁膜の絶縁不良
が抑制される。
【0012】
【実施例】以下、本発明を実施例について説明する。図
1は本発明のアクティブマトリクス基板の一例を示す概
略平面図、。図2は図1のb−b線に沿った断面図、図
3は図1のa−a線に沿った断面図である。本発明のア
クティブマトリクス基板は、図1に示すように、絶縁性
基板であるガラス基板上に、格子状になるように相互に
直交して設けられた複数の走査線(ゲートバスライン)
12と複数の信号線(ソースバスライン)14とを有す
る。各走査線12及び各信号線14によって囲まれた矩
形状のそれぞれの領域内には、絵素電極25aが配置さ
れている。各絵素電極25aと、各絵素電極25aに隣
接する1本の走査線12および1本の信号線14とに
は、それぞれスイッチング素子としてのTFT20が電
気的に接続されている。
1は本発明のアクティブマトリクス基板の一例を示す概
略平面図、。図2は図1のb−b線に沿った断面図、図
3は図1のa−a線に沿った断面図である。本発明のア
クティブマトリクス基板は、図1に示すように、絶縁性
基板であるガラス基板上に、格子状になるように相互に
直交して設けられた複数の走査線(ゲートバスライン)
12と複数の信号線(ソースバスライン)14とを有す
る。各走査線12及び各信号線14によって囲まれた矩
形状のそれぞれの領域内には、絵素電極25aが配置さ
れている。各絵素電極25aと、各絵素電極25aに隣
接する1本の走査線12および1本の信号線14とに
は、それぞれスイッチング素子としてのTFT20が電
気的に接続されている。
【0013】また、各絵素電極25a間に位置する走査
線12には、絶縁層を挟んで対向する付加容量電極25
bが設けられている。各付加容量電極25bは、対向す
る走査線12にTFT20を介して接続された絵素電極
25aに対して該走査線12を挟んで隣接する絵素電極
25aが接続されており、各付加容量電極25bと走査
線12との対向部分に付加容量が形成される。なお、付
加容量は、各走査線12に隣接して配置される付加容量
線と各絵素電極との重畳部に形成することも可能であ
る。
線12には、絶縁層を挟んで対向する付加容量電極25
bが設けられている。各付加容量電極25bは、対向す
る走査線12にTFT20を介して接続された絵素電極
25aに対して該走査線12を挟んで隣接する絵素電極
25aが接続されており、各付加容量電極25bと走査
線12との対向部分に付加容量が形成される。なお、付
加容量は、各走査線12に隣接して配置される付加容量
線と各絵素電極との重畳部に形成することも可能であ
る。
【0014】TFT20は、図2に示すように、ガラス
基板11上に設けられた走査線12から分岐するゲート
電極13を有している。ゲート電極13は各側縁部13
aが傾斜した断面台形状になっている。ゲート電極13
上には、該ゲート電極13を覆うように酸化絶縁膜19
が積層されている。酸化絶縁膜19も、ゲート電極13
の各側縁部13a上に積層された部分が傾斜した状態に
なっている。
基板11上に設けられた走査線12から分岐するゲート
電極13を有している。ゲート電極13は各側縁部13
aが傾斜した断面台形状になっている。ゲート電極13
上には、該ゲート電極13を覆うように酸化絶縁膜19
が積層されている。酸化絶縁膜19も、ゲート電極13
の各側縁部13a上に積層された部分が傾斜した状態に
なっている。
【0015】ガラス基板11上には、上面が酸化絶縁膜
19の上面と同様の平坦面となった絶縁性保護膜18が
積層されている。従って、該絶縁性保護膜18上面と酸
化絶縁膜19上面とによって全体が平坦面になってい
る。該絶縁性保護膜18は、酸化絶縁膜19の傾斜した
各側縁部上にも積層された状態になっている。該絶縁性
保護膜18および酸化絶縁膜19の平坦面上には、平坦
な絶縁膜21がガラス基板11全体にわたって積層され
ている。
19の上面と同様の平坦面となった絶縁性保護膜18が
積層されている。従って、該絶縁性保護膜18上面と酸
化絶縁膜19上面とによって全体が平坦面になってい
る。該絶縁性保護膜18は、酸化絶縁膜19の傾斜した
各側縁部上にも積層された状態になっている。該絶縁性
保護膜18および酸化絶縁膜19の平坦面上には、平坦
な絶縁膜21がガラス基板11全体にわたって積層され
ている。
【0016】ゲート電極13の上方域である該絶縁膜2
1上には半導体層22が積層されている。該半導体層2
2の中央部にはエッチングストッパ層23が積層されて
おり、また、該エッチングストッパ層23が積層された
部分以外の半導体層22の各側部上には、コンタクト層
24および24が積層されている。各コンタクト24は
エッチングストッパ層23の各側縁部上に達しており、
従って、該半導体層22の中央部上にて各コンタクト層
24および24は間隙をあけられている。そして、一方
のコンタクト層24上にはソース電極15が積層されて
いる。該ソース電極15は、信号線14から分岐した状
態になっており、絶縁膜21上を通って、該コンタクト
層24上に達している。他方のコンタクト層24上に
は、絶縁膜21上に達するドレイン電極16が積層され
ている。該ドレイン電極16は、絶縁膜21上に積層さ
れた透明電極25によって覆われた状態になっており、
該透明電極25が絵素電極25aおよび付加容量電極2
5bになっている。他方のソース電極15上にも、透明
電極25が積層された状態になっている。
1上には半導体層22が積層されている。該半導体層2
2の中央部にはエッチングストッパ層23が積層されて
おり、また、該エッチングストッパ層23が積層された
部分以外の半導体層22の各側部上には、コンタクト層
24および24が積層されている。各コンタクト24は
エッチングストッパ層23の各側縁部上に達しており、
従って、該半導体層22の中央部上にて各コンタクト層
24および24は間隙をあけられている。そして、一方
のコンタクト層24上にはソース電極15が積層されて
いる。該ソース電極15は、信号線14から分岐した状
態になっており、絶縁膜21上を通って、該コンタクト
層24上に達している。他方のコンタクト層24上に
は、絶縁膜21上に達するドレイン電極16が積層され
ている。該ドレイン電極16は、絶縁膜21上に積層さ
れた透明電極25によって覆われた状態になっており、
該透明電極25が絵素電極25aおよび付加容量電極2
5bになっている。他方のソース電極15上にも、透明
電極25が積層された状態になっている。
【0017】このように、各TFT20では、絶縁性保
護膜18の上面は、ゲート電極13を覆う酸化絶縁膜1
9の上面に連続する平坦面になっているために、該絶縁
性保護膜18上に積層されるソース電極15およびドレ
イン電極16も、段差が少ない状態になり、ソース電極
15およびドレイン電極16の段差による断切れが発生
することが抑制される。
護膜18の上面は、ゲート電極13を覆う酸化絶縁膜1
9の上面に連続する平坦面になっているために、該絶縁
性保護膜18上に積層されるソース電極15およびドレ
イン電極16も、段差が少ない状態になり、ソース電極
15およびドレイン電極16の段差による断切れが発生
することが抑制される。
【0018】走査線12と信号線14との交差部の断面
を図3に示す。走査線12は酸化絶縁膜19にて被覆さ
れた状態になっている。該走査線12は、各側縁部12
aが傾斜した断面台形状になっており、該走査線12を
覆う酸化絶縁膜19も、各側縁部12a上に積層された
各側縁部がそれぞれ傾斜した状態になっている。ガラス
基板11上には、該酸化絶縁膜19の上面と同様の平坦
面となるように、絶縁性保護膜18が積層された状態に
なっている。酸化絶縁膜19の傾斜した各側縁部上にも
絶縁性保護膜18が積層されている。従って、酸化絶縁
膜19および絶縁性保護膜18の上面は連続した平坦面
になっており、この絶縁性保護膜18上に平坦な絶縁膜
21が積層されている。該絶縁膜21上には、走査線1
2と直交する信号線14が平坦な状態で積層されてい
る。
を図3に示す。走査線12は酸化絶縁膜19にて被覆さ
れた状態になっている。該走査線12は、各側縁部12
aが傾斜した断面台形状になっており、該走査線12を
覆う酸化絶縁膜19も、各側縁部12a上に積層された
各側縁部がそれぞれ傾斜した状態になっている。ガラス
基板11上には、該酸化絶縁膜19の上面と同様の平坦
面となるように、絶縁性保護膜18が積層された状態に
なっている。酸化絶縁膜19の傾斜した各側縁部上にも
絶縁性保護膜18が積層されている。従って、酸化絶縁
膜19および絶縁性保護膜18の上面は連続した平坦面
になっており、この絶縁性保護膜18上に平坦な絶縁膜
21が積層されている。該絶縁膜21上には、走査線1
2と直交する信号線14が平坦な状態で積層されてい
る。
【0019】このように、走査線12を覆う酸化絶縁膜
19および絶縁性保護膜18の上面によって平坦面が形
成されていることにより、その上方に積層される信号線
14は、平坦な状態とされ、該走査線12との交差部に
おいても段差が形成されず、従って断線の発生が防止さ
れる。
19および絶縁性保護膜18の上面によって平坦面が形
成されていることにより、その上方に積層される信号線
14は、平坦な状態とされ、該走査線12との交差部に
おいても段差が形成されず、従って断線の発生が防止さ
れる。
【0020】次に、このような構成のアクティブマトリ
クス基板10の製造方法について説明する。ガラス基板
11上に前面にわたってスパッタリングによりタンタル
を300nmの厚さに形成する。次に、フォトリソグラ
フィによりこのタンタルをパターン化して、走査線12
および該走査線12から分岐したゲート電極13を同時
に形成する。なお、走査線12とガラス基板11との間
にスパッタリングにより五酸化タンタル等の絶縁膜を形
成するようにしてもよい。また、各走査線12に隣接し
て付加容量線を配置する場合には、その付加容量線が、
タンタルのパターニングによって走査線12が形成され
る際に、該タンタルをパターニングすることによって同
時に形成される。
クス基板10の製造方法について説明する。ガラス基板
11上に前面にわたってスパッタリングによりタンタル
を300nmの厚さに形成する。次に、フォトリソグラ
フィによりこのタンタルをパターン化して、走査線12
および該走査線12から分岐したゲート電極13を同時
に形成する。なお、走査線12とガラス基板11との間
にスパッタリングにより五酸化タンタル等の絶縁膜を形
成するようにしてもよい。また、各走査線12に隣接し
て付加容量線を配置する場合には、その付加容量線が、
タンタルのパターニングによって走査線12が形成され
る際に、該タンタルをパターニングすることによって同
時に形成される。
【0021】次に、陽極酸化法により、走査線12及び
ゲート電極13上に酸化絶縁膜19を300nmの厚さ
に形成する。なお、陽極酸化法に替えて熱酸化法により
酸化絶縁膜19を形成してもよい。続いて、窒化硅素を
CVD法によってガラス基板11全面にわたって450
nmの厚さに積層した後に、フォトリソグラフィによっ
て酸化絶縁膜19の上面に積層された窒化硅素を取り除
くことにより、該酸化絶縁膜19上面と同様に平坦にな
った絶縁性保護膜18を形成する。なお、CVD法以外
に、スパッタリング法、蒸着法等を使用することも可能
であり、また、窒化硅素に替えて酸化硅素等を用いても
よい。フォトリソグラフィ法により酸化絶縁膜19上に
積層された絶縁性保護膜18を除去する場合には、ガラ
ス基板11の背面から走査線12およびゲート電極13
を遮光マスクとして露光することにより、特別に遮光マ
スクを設ける必要がなく、しかも、自己整合方式である
ために、絶縁性保護膜18が確実に所定形状にパターニ
ングされる。
ゲート電極13上に酸化絶縁膜19を300nmの厚さ
に形成する。なお、陽極酸化法に替えて熱酸化法により
酸化絶縁膜19を形成してもよい。続いて、窒化硅素を
CVD法によってガラス基板11全面にわたって450
nmの厚さに積層した後に、フォトリソグラフィによっ
て酸化絶縁膜19の上面に積層された窒化硅素を取り除
くことにより、該酸化絶縁膜19上面と同様に平坦にな
った絶縁性保護膜18を形成する。なお、CVD法以外
に、スパッタリング法、蒸着法等を使用することも可能
であり、また、窒化硅素に替えて酸化硅素等を用いても
よい。フォトリソグラフィ法により酸化絶縁膜19上に
積層された絶縁性保護膜18を除去する場合には、ガラ
ス基板11の背面から走査線12およびゲート電極13
を遮光マスクとして露光することにより、特別に遮光マ
スクを設ける必要がなく、しかも、自己整合方式である
ために、絶縁性保護膜18が確実に所定形状にパターニ
ングされる。
【0022】絶縁性保護膜18は、フォトリソグラフィ
法を用いることなく、例えば、ケイ酸アルコキシド等を
溶媒に分散させて、各酸化絶縁膜19間に該酸化絶縁膜
19の上面と同様の高さあるいはそれ以上となるように
貯留した後に、熱処理によって固化させるゾルゲル法、
あるいは、熱可塑性の低融点ガラス、ポリイミド等の耐
熱性有機材料を各酸化絶縁膜19間に貯留して固化させ
る方法等によって形成してもよい。このような方法で
は、各酸化絶縁膜19間に貯留される絶縁性保護膜18
となる物質が、酸化絶縁膜19の上面にオーバーフロー
してもよく、この場合には、形成される絶縁性保護膜1
8は、酸化絶縁膜19を覆った状態で平坦化され、該絶
縁性保護膜18上に積層される絶縁膜21も平坦にな
る。
法を用いることなく、例えば、ケイ酸アルコキシド等を
溶媒に分散させて、各酸化絶縁膜19間に該酸化絶縁膜
19の上面と同様の高さあるいはそれ以上となるように
貯留した後に、熱処理によって固化させるゾルゲル法、
あるいは、熱可塑性の低融点ガラス、ポリイミド等の耐
熱性有機材料を各酸化絶縁膜19間に貯留して固化させ
る方法等によって形成してもよい。このような方法で
は、各酸化絶縁膜19間に貯留される絶縁性保護膜18
となる物質が、酸化絶縁膜19の上面にオーバーフロー
してもよく、この場合には、形成される絶縁性保護膜1
8は、酸化絶縁膜19を覆った状態で平坦化され、該絶
縁性保護膜18上に積層される絶縁膜21も平坦にな
る。
【0023】次に、プラズマCVDにより、窒化硅素か
らなる絶縁膜21を、300nmの厚さに形成する。そ
して、プラズマCVD法による絶縁膜21の積層に連続
して、半導体層22となるアモルファスシリコンをプラ
ズマCVD法によって30nmの厚さに積層し、さら
に、連続して、エッチングストッパ層23となる窒化硅
素をプラズマCVD法により200nmの厚さに形成す
る。その後に、該窒化硅素をフォトリソグラフィにより
パターニングすることによりエッチングストッパ層23
を形成する。続いて、コンタクト層24となるリンを添
加したn+アモルファスシリコンを50nmの厚さとな
るようにプラズマCVD法によって積層した後に、該n
+アモルファスシリコンおよびアモルファスシリコンを
フォトリソグラフィによりパターニングして、コンタク
ト層24および半導体層22を同時に形成する。
らなる絶縁膜21を、300nmの厚さに形成する。そ
して、プラズマCVD法による絶縁膜21の積層に連続
して、半導体層22となるアモルファスシリコンをプラ
ズマCVD法によって30nmの厚さに積層し、さら
に、連続して、エッチングストッパ層23となる窒化硅
素をプラズマCVD法により200nmの厚さに形成す
る。その後に、該窒化硅素をフォトリソグラフィにより
パターニングすることによりエッチングストッパ層23
を形成する。続いて、コンタクト層24となるリンを添
加したn+アモルファスシリコンを50nmの厚さとな
るようにプラズマCVD法によって積層した後に、該n
+アモルファスシリコンおよびアモルファスシリコンを
フォトリソグラフィによりパターニングして、コンタク
ト層24および半導体層22を同時に形成する。
【0024】続いて、Tiをスパッタリング法によって
積層して、フォトリソグラフィでパターニングすること
により、信号線14、TFT20のソース電極15およ
びドレイン電極16を形成する。信号線14等の材料と
しては、Al、Cr、Mo等の金属膜も使用できる。
積層して、フォトリソグラフィでパターニングすること
により、信号線14、TFT20のソース電極15およ
びドレイン電極16を形成する。信号線14等の材料と
しては、Al、Cr、Mo等の金属膜も使用できる。
【0025】次に、絵素電極25a及び付加容量電極2
5bとなる酸化インジュムを主成分とした透明電極25
が、スパッタリングによって100nmの厚さに形成さ
れ、フォトリソグラフィによってパターニングされるこ
とにより、絵素電極25aおよび付加容量電極25bが
形成される。このとき、ソース電極15およびドレイン
電極16上にも透明電極25が残るようにパターニング
される。また、信号線14上に透明電極25が残るよう
にパターニングしてもよい。
5bとなる酸化インジュムを主成分とした透明電極25
が、スパッタリングによって100nmの厚さに形成さ
れ、フォトリソグラフィによってパターニングされるこ
とにより、絵素電極25aおよび付加容量電極25bが
形成される。このとき、ソース電極15およびドレイン
電極16上にも透明電極25が残るようにパターニング
される。また、信号線14上に透明電極25が残るよう
にパターニングしてもよい。
【0026】このようにして、絵素電極25aおよび付
加容量電極25bが形成されると、ガラス基板11全体
にわたって図示しない保護膜が形成され、これにより、
本発明のアクティブマトリクス基板10が形成される。
なお、保護膜は絵素電極25aの中央部を除去する窓あ
き構造にしてもよい。
加容量電極25bが形成されると、ガラス基板11全体
にわたって図示しない保護膜が形成され、これにより、
本発明のアクティブマトリクス基板10が形成される。
なお、保護膜は絵素電極25aの中央部を除去する窓あ
き構造にしてもよい。
【0027】
【発明の効果】本発明のアクティブマトリクス基板で
は、走査線あるいはスイッチング素子の電極部分上に積
層された酸化絶縁膜上に積層される絶縁膜が、絶縁性保
護膜によって平坦化されるために、該絶縁膜上に積層さ
れる信号線やスイッチング素子の他の部分が断線したり
絶縁不良になることが抑制される。その結果、本発明の
アクティブマトリクス基板を使用した表示装置は、表示
不良の発生が抑制されて、高品質の表示画像が得られ
る。
は、走査線あるいはスイッチング素子の電極部分上に積
層された酸化絶縁膜上に積層される絶縁膜が、絶縁性保
護膜によって平坦化されるために、該絶縁膜上に積層さ
れる信号線やスイッチング素子の他の部分が断線したり
絶縁不良になることが抑制される。その結果、本発明の
アクティブマトリクス基板を使用した表示装置は、表示
不良の発生が抑制されて、高品質の表示画像が得られ
る。
【図1】本発明アクティブマトリクス基板の一実施例を
示す平面図。
示す平面図。
【図2】図1のb−b線に沿った断面図。
【図3】図1のa−a線に沿った断面図。
【図4】従来のアクティブマトリクス基板の等価回路
図。
図。
【図5】そのアクティブマトリクス基板に使用されるT
FTの断面図。
FTの断面図。
【図6】そのアクティブマトリクス基板の走査線と信号
線の交差部の断面図。
線の交差部の断面図。
11 ガラス基板 12 走査線 13 ゲート電極 14 信号線 15 ソース電極 16 ドレイン電極 18 絶縁性保護膜 19 酸化絶縁膜 20 TFT 21 絶縁膜 22 半導体層 23 エッチングストッパ層 24 コンタクト層 25 透明電極 25a 絵素電極 25b 付加容量電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川合 勝博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (8)
- 【請求項1】 透明な絶縁性基板と、 該絶縁性基板上にそれぞれが平行になるように設けられ
た複数の走査線と、 各走査線上に積層された酸化絶縁膜と、 各走査線に対してそれぞれが直交状態で積層された複数
の信号線と、 各走査線と各信号線との交差部において、両者の間に設
けられた絶縁膜と、 該絶縁膜が平坦となるように、前記絶縁性基板上におけ
る少なくとも各走査線の間に設けられた保護絶縁膜と、 各走査線および各信号線によって囲まれた領域内にそれ
ぞれ配置された絵素電極と、 各絵素電極と、各絵素電極に近接する1本の走査線およ
び1本の信号線とにそれぞれ電気的に接続されたスイッ
チング素子と、 を有するアクティブマトリクス基板。 - 【請求項2】 前記絶縁性保護膜は、前記酸化絶縁膜上
および絶縁性基板上に積層された後に、該絶縁性基板の
背面から露光して前記走査線を遮光マスクとして利用す
るフォトリソグラフィーの自己整合方式によって形成さ
れている請求項1に記載のアクティブマトリクス基板。 - 【請求項3】 前記絶縁性保護膜は、流動性を有する材
料が固化することによって形成されている請求項1記載
のアクティブマトリクス基板。 - 【請求項4】 前記絶縁性保護膜は、耐熱性を有する有
機材料により形成されている請求項1に記載のアクティ
ブマトリクス基板。 - 【請求項5】 透明な絶縁性基板と、 該絶縁性基板上にそれぞれが平行になるように設けられ
た複数の走査線と、 各走査線に対して絶縁膜を挟んで直交するように積層さ
れた複数の信号線と、 各走査線及び各信号線によって囲まれた領域内にそれぞ
れ配置された絵素電極と、 各絵素電極と、各絵素電極に近接する1本の走査線およ
び1本の信号線とにそれぞれ電気的に接続されたスイッ
チング素子と、を有しており、 該スイッチング素子が、前記絶縁性基板上に積層された
各走査線から各絵素電極に近接するように分岐している
電極部分と、該電極部分上に積層された酸化絶縁膜と、
該酸化絶縁膜上に積層された絶縁膜と、該絶縁膜が平坦
となるように、前記絶縁性基板上における少なくとも各
電極部分間に積層された保護絶縁膜と、を有することを
特徴とするアクティブマトリクス基板。 - 【請求項6】 前記絶縁性保護膜は、前記酸化絶縁膜上
および絶縁性基板上に積層された後に、該絶縁性基板の
背面から露光して前記走査線を遮光マスクとして利用す
るフォトリソグラフィーの自己整合方式によって形成さ
れている請求項5に記載のアクティブマトリクス基板。 - 【請求項7】 前記絶縁性保護膜は、流動性を有する材
料が固化することによって形成されている請求項5に記
載のアクティブマトリクス基板。 - 【請求項8】 前記絶縁性保護膜は、耐熱性を有する有
機材料により形成されている請求項5に記載のアクティ
ブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17724492A JPH0618928A (ja) | 1992-07-03 | 1992-07-03 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17724492A JPH0618928A (ja) | 1992-07-03 | 1992-07-03 | アクティブマトリクス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0618928A true JPH0618928A (ja) | 1994-01-28 |
Family
ID=16027677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17724492A Withdrawn JPH0618928A (ja) | 1992-07-03 | 1992-07-03 | アクティブマトリクス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0618928A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
KR100850613B1 (ko) * | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 표시 장치 |
CN112331679A (zh) * | 2020-11-05 | 2021-02-05 | 湖北长江新型显示产业创新中心有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
-
1992
- 1992-07-03 JP JP17724492A patent/JPH0618928A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
US6862050B2 (en) | 1996-11-26 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers |
US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
KR100850613B1 (ko) * | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 표시 장치 |
CN112331679A (zh) * | 2020-11-05 | 2021-02-05 | 湖北长江新型显示产业创新中心有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
US6480255B2 (en) | Substrate of LCD device having external terminals covered with protective film and manufacturing method thereof | |
US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
KR100218293B1 (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
JPH10333178A (ja) | 液晶表示装置 | |
JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
JPH04283729A (ja) | アクティブマトリクス表示装置 | |
JPH04335617A (ja) | アクティブマトリクス基板 | |
JPH07120789A (ja) | 液晶表示装置及びその製造方法 | |
JP2702294B2 (ja) | アクティブマトリクス基板 | |
JP2800958B2 (ja) | アクティブマトリクス基板 | |
JPH0618928A (ja) | アクティブマトリクス基板 | |
JPH06281956A (ja) | アクティブマトリクス配線基板 | |
JPH028821A (ja) | アクティブマトリックス基板 | |
JP2669956B2 (ja) | アクティブマトリクス基板 | |
JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
JP2845900B2 (ja) | 液晶表示装置 | |
JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH06130415A (ja) | Tftマトリクスの製造方法 | |
JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
JPH0527249A (ja) | アクテイブマトリクス基板 | |
JP2690404B2 (ja) | アクティブマトリクス基板 | |
JP2895698B2 (ja) | アクティブマトリクス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |