JPH0527249A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPH0527249A JPH0527249A JP3186618A JP18661891A JPH0527249A JP H0527249 A JPH0527249 A JP H0527249A JP 3186618 A JP3186618 A JP 3186618A JP 18661891 A JP18661891 A JP 18661891A JP H0527249 A JPH0527249 A JP H0527249A
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- shield film
- liquid crystal
- active matrix
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクス基板において配線を送ら
れる信号による液晶の乱れの発生を抑制して良好な表示
が可能であり、かつ遮光膜の開口率を大きくできるよう
にする。 【構成】ゲートバスライン１０１の上方に設けられたシ
ールド膜１０８が、そのゲートバスライン１０１を挟ん
で隣合う２つの絵素電極１０４、１０４´の一方の絵素
電極１０４´と接続し、かつ重畳してあるので、シール
ド膜１０８と接続した絵素電極１０４´上に液晶が配設
されても、その絵素電極１０４´とシールド膜１０８と
が接続により同電位となっているので、その液晶部分に
乱れが生じるのを防止できる。また、シールド膜１０８
の一部を該２つの絵素電極１０４、１０４´の他方の絵
素電極１０４とも重畳しているので、同電位でない他方
の絵素電極１０４上に液晶が配設されてその液晶部分に
乱れが生じても、それをシールド膜１０８にて覆い隠す
ことができる。
れる信号による液晶の乱れの発生を抑制して良好な表示
が可能であり、かつ遮光膜の開口率を大きくできるよう
にする。 【構成】ゲートバスライン１０１の上方に設けられたシ
ールド膜１０８が、そのゲートバスライン１０１を挟ん
で隣合う２つの絵素電極１０４、１０４´の一方の絵素
電極１０４´と接続し、かつ重畳してあるので、シール
ド膜１０８と接続した絵素電極１０４´上に液晶が配設
されても、その絵素電極１０４´とシールド膜１０８と
が接続により同電位となっているので、その液晶部分に
乱れが生じるのを防止できる。また、シールド膜１０８
の一部を該２つの絵素電極１０４、１０４´の他方の絵
素電極１０４とも重畳しているので、同電位でない他方
の絵素電極１０４上に液晶が配設されてその液晶部分に
乱れが生じても、それをシールド膜１０８にて覆い隠す
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などを構
成するために使用されるアクティブマトリクス基板に関
する。
成するために使用されるアクティブマトリクス基板に関
する。
【０００２】
【従来の技術】上記アクティブマトリクス基板として
は、従来、図８及び図９（図８のＤ−Ｄ´線による断面
図）に示す構造のものが知られている。この基板は、ゲ
ートバスライン５０１とソースバスライン５０２とが交
差して配線され、両バスライン５０１、５０２で包囲さ
れた領域に絵素電極５０４が配設され、更にスイッチン
グ素子として薄膜トランジスタ（以下ＴＦＴと略称す
る）５０３を備えている。
は、従来、図８及び図９（図８のＤ−Ｄ´線による断面
図）に示す構造のものが知られている。この基板は、ゲ
ートバスライン５０１とソースバスライン５０２とが交
差して配線され、両バスライン５０１、５０２で包囲さ
れた領域に絵素電極５０４が配設され、更にスイッチン
グ素子として薄膜トランジスタ（以下ＴＦＴと略称す
る）５０３を備えている。
【０００３】このＴＦＴ５０３はゲートバスライン５０
１によってオン・オフ制御される。ＴＦＴ５０３の一端
側に設けられたソース電極（図示せず）は、コンタクト
ホール５０５を介してソースバスライン５０２に接続さ
れ、ソースバスライン５０２を通じて映像信号が供給さ
れる。ＴＦＴ５０３の他端側に設けられたドレイン電極
（図示せず）は、コンタクトホール５０６を介して絵素
電極５０４と接続されている。
１によってオン・オフ制御される。ＴＦＴ５０３の一端
側に設けられたソース電極（図示せず）は、コンタクト
ホール５０５を介してソースバスライン５０２に接続さ
れ、ソースバスライン５０２を通じて映像信号が供給さ
れる。ＴＦＴ５０３の他端側に設けられたドレイン電極
（図示せず）は、コンタクトホール５０６を介して絵素
電極５０４と接続されている。
【０００４】上記ソース電極、ドレイン電極は、図９に
示すように基板１１上に設けたＳｉ膜１２の所定部分に
形成され、このＳｉ膜１２には他に半導体層も形成され
る。このＳｉ膜１２の上には、ＴＦＴのゲート絶縁膜１
３と、ゲートバスライン５０１を構成するＳｉ層と、層
間絶縁膜１６と、ソースバスライン５０２となるＡｌ等
の金属膜（図示せず）と、絵素電極５０４となるＩＴＯ
膜とが順次形成されている。絵素電極５０４とＳｉ膜１
２とはゲート絶縁膜１３及び層間絶縁膜１６を貫通する
コンタクトホール５０６を介して接続されている。
示すように基板１１上に設けたＳｉ膜１２の所定部分に
形成され、このＳｉ膜１２には他に半導体層も形成され
る。このＳｉ膜１２の上には、ＴＦＴのゲート絶縁膜１
３と、ゲートバスライン５０１を構成するＳｉ層と、層
間絶縁膜１６と、ソースバスライン５０２となるＡｌ等
の金属膜（図示せず）と、絵素電極５０４となるＩＴＯ
膜とが順次形成されている。絵素電極５０４とＳｉ膜１
２とはゲート絶縁膜１３及び層間絶縁膜１６を貫通する
コンタクトホール５０６を介して接続されている。
【０００５】このようなアクティブマトリクス基板を使
用した液晶表示装置は、図１０に示すように間に液晶５
１３を挟んで透明な対向基板５１２を対向配設し、かつ
対向基板５１２の液晶側表面にＩＴＯ等の透明導電性薄
膜からなる対向電極５０９を形成した基本構造をとる。
なお、図１０は図８のＥ−Ｅ´線による断面部分を示
す。
用した液晶表示装置は、図１０に示すように間に液晶５
１３を挟んで透明な対向基板５１２を対向配設し、かつ
対向基板５１２の液晶側表面にＩＴＯ等の透明導電性薄
膜からなる対向電極５０９を形成した基本構造をとる。
なお、図１０は図８のＥ−Ｅ´線による断面部分を示
す。
【０００６】ところで、ゲートバスライン５０１に与え
られる電位によってＴＦＴ５０３がオン状態となってい
るとき、ソースバスライン５０２より送られる映像信号
はコンタクトホール５０６を通じて絵素電極５０４に供
給される。逆に、ＴＦＴ５０３がオフ状態のとき、この
映像信号は絵素電極５０４と前記対向電極５０９との間
で構成される容量によって保持される。なお、上記対向
基板５１２と対向電極５０９との間には、映像信号に応
じた電界が印加されていない部分より透過する光を遮る
ための遮光膜５１０及び絶縁膜５１１が形成されてい
る。
られる電位によってＴＦＴ５０３がオン状態となってい
るとき、ソースバスライン５０２より送られる映像信号
はコンタクトホール５０６を通じて絵素電極５０４に供
給される。逆に、ＴＦＴ５０３がオフ状態のとき、この
映像信号は絵素電極５０４と前記対向電極５０９との間
で構成される容量によって保持される。なお、上記対向
基板５１２と対向電極５０９との間には、映像信号に応
じた電界が印加されていない部分より透過する光を遮る
ための遮光膜５１０及び絶縁膜５１１が形成されてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
アクティブマトリクス基板においては、上述したように
ゲートバスライン５０１、ソースバスライン５０２上に
は層間絶縁膜１６しかなく、その上にある液晶５１３に
はバスライン５０１、５０２に印加される電位に応じた
電界が生じることになる。このため、絵素電極５０４と
ゲートバスライン５０１との間、或は絵素電極５０４と
ソースバスライン５０２との間の電位差に起因して、絵
素電極５０４の周辺部で以下のような問題が招来され
る。
アクティブマトリクス基板においては、上述したように
ゲートバスライン５０１、ソースバスライン５０２上に
は層間絶縁膜１６しかなく、その上にある液晶５１３に
はバスライン５０１、５０２に印加される電位に応じた
電界が生じることになる。このため、絵素電極５０４と
ゲートバスライン５０１との間、或は絵素電極５０４と
ソースバスライン５０２との間の電位差に起因して、絵
素電極５０４の周辺部で以下のような問題が招来され
る。
【０００８】即ち、対向電極５０９の電位を０Ｖとし、
隣合う２つの絵素電極５０４、５０４には映像信号に応
じて各々５Ｖ、−５Ｖ程度の電圧を印加すると、これに
よって生じる電界に基づいて液晶５１３が配向して光の
透過率が制御され、表示装置として機能する。また、ゲ
ートバスライン５０１には映像信号の保持状態において
はＴＦＴ５０３をオフ状態とすべく−１０Ｖ程度の電圧
が加えられ、ソースバスライン５０２には極性の反転す
る映像信号が加えられている。
隣合う２つの絵素電極５０４、５０４には映像信号に応
じて各々５Ｖ、−５Ｖ程度の電圧を印加すると、これに
よって生じる電界に基づいて液晶５１３が配向して光の
透過率が制御され、表示装置として機能する。また、ゲ
ートバスライン５０１には映像信号の保持状態において
はＴＦＴ５０３をオフ状態とすべく−１０Ｖ程度の電圧
が加えられ、ソースバスライン５０２には極性の反転す
る映像信号が加えられている。
【０００９】そのため、例えば図１０に示すようにゲー
トバスライン５０１を挟んだ２つの絵素電極５０４と５
０４上の電界が、ゲートバスライン５０１からの横方向
の電界成分によって乱され、ゲートバスライン５０１の
上方にある液晶の領域５１４において矢印で示すように
液晶５１３の配向が乱れ、良好な表示を行えずにいた。
この乱れは、上記領域５１４のみでなく、ゲートバスラ
イン５０１に沿った全領域において、また極性の反転す
る映像信号を送るためのソースバスライン５０２に沿っ
た全領域において同様に生じる。
トバスライン５０１を挟んだ２つの絵素電極５０４と５
０４上の電界が、ゲートバスライン５０１からの横方向
の電界成分によって乱され、ゲートバスライン５０１の
上方にある液晶の領域５１４において矢印で示すように
液晶５１３の配向が乱れ、良好な表示を行えずにいた。
この乱れは、上記領域５１４のみでなく、ゲートバスラ
イン５０１に沿った全領域において、また極性の反転す
る映像信号を送るためのソースバスライン５０２に沿っ
た全領域において同様に生じる。
【００１０】また、上記領域５１４等から生じる漏れ光
を遮るためには、遮光膜５１０を広くすることが必要と
なるが、その結果、表示に寄与しない領域が増える。特
に、高密度表示をするために個々の絵素電極５０４のサ
イズを小さくした場合には、遮光膜５１０にて覆われて
いない部分の開口率が著しく低下するという別の問題が
ある。
を遮るためには、遮光膜５１０を広くすることが必要と
なるが、その結果、表示に寄与しない領域が増える。特
に、高密度表示をするために個々の絵素電極５０４のサ
イズを小さくした場合には、遮光膜５１０にて覆われて
いない部分の開口率が著しく低下するという別の問題が
ある。
【００１１】本発明は、このような従来技術の課題を解
決するものであり、走査線や信号線を送られる信号によ
る液晶の配向乱れの発生箇所を少なくして良好な表示と
することが可能であり、かつ遮光膜の開口率を大きくで
きるアクティブマトリクス基板を提供することを目的と
する。
決するものであり、走査線や信号線を送られる信号によ
る液晶の配向乱れの発生箇所を少なくして良好な表示と
することが可能であり、かつ遮光膜の開口率を大きくで
きるアクティブマトリクス基板を提供することを目的と
する。
【００１２】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、走査線及び信号線が交差して配線され、
該走査線及び信号線で仕切られる部分に絵素電極が設け
られたアクティブマトリクス基板において、該走査線及
び信号線の少なくとも一方の上方に、該当する走査線及
び／又は信号線を挟んで隣合う２つの絵素電極の一方と
電気的に接続し、かつ該２つの絵素電極それぞれと一部
を重畳してシールド膜が設けられており、そのことによ
り上記目的を達成することができる。
リクス基板は、走査線及び信号線が交差して配線され、
該走査線及び信号線で仕切られる部分に絵素電極が設け
られたアクティブマトリクス基板において、該走査線及
び信号線の少なくとも一方の上方に、該当する走査線及
び／又は信号線を挟んで隣合う２つの絵素電極の一方と
電気的に接続し、かつ該２つの絵素電極それぞれと一部
を重畳してシールド膜が設けられており、そのことによ
り上記目的を達成することができる。
【００１３】また、前記走査線又は信号線を挟んで隣合
う２つの絵素電極に極性の異なる電圧が印加されるよう
にしてもよい。
う２つの絵素電極に極性の異なる電圧が印加されるよう
にしてもよい。
【００１４】また、前記シールド膜が遮光性を有する金
属からなるようにしてもよい。
属からなるようにしてもよい。
【００１５】また、前記シールド膜に対する前記２つの
絵素電極の重畳幅は、該シールド膜を接続した絵素電極
側の値を他方の絵素電極側の値よりも小さくし、かつ共
に０．５μｍ以上、５μｍ以下としてもよい。
絵素電極の重畳幅は、該シールド膜を接続した絵素電極
側の値を他方の絵素電極側の値よりも小さくし、かつ共
に０．５μｍ以上、５μｍ以下としてもよい。
【００１６】
【作用】本発明にあっては、走査線と信号線の少なくと
も一方の上方に設けられたシールド膜が、該当する走査
線及び／又は信号線を挟んで隣合う２つの絵素電極の一
方と接続し、かつ重畳してあるので、シールド膜と接続
した絵素電極上に液晶が配設されても、その絵素電極と
シールド膜とが接続により同電位となっているので、液
晶の配向に乱れが生じるのを防止できる。また、シール
ド膜の一部を該２つの絵素電極の他方とも重畳している
ので、同電位でない他方の絵素電極上に液晶が配設され
てその液晶部分に乱れが生じても、それをシールド膜に
て覆うことができる。
も一方の上方に設けられたシールド膜が、該当する走査
線及び／又は信号線を挟んで隣合う２つの絵素電極の一
方と接続し、かつ重畳してあるので、シールド膜と接続
した絵素電極上に液晶が配設されても、その絵素電極と
シールド膜とが接続により同電位となっているので、液
晶の配向に乱れが生じるのを防止できる。また、シール
ド膜の一部を該２つの絵素電極の他方とも重畳している
ので、同電位でない他方の絵素電極上に液晶が配設され
てその液晶部分に乱れが生じても、それをシールド膜に
て覆うことができる。
【００１７】
【実施例】以下、本発明の実施例を説明する。
【００１８】図１は本実施例のアクティブマトリクス基
板を示す平面図であり、図２は図１のＡ−Ａ´線による
断面図、図３は図１のＢ−Ｂ´線による断面図である。
この基板は、横方向に配線された走査線としてのゲート
バスライン１０１と、このゲートバスライン１０１と交
差して縦方向に配線されたソースバスライン１０２と、
両バスライン１０１、１０２にて包囲された領域に設け
られた絵素電極１０４と、前記ソースバスライン１０２
に一端側を接続し、他端側を絵素電極１０４と接続した
ＴＦＴ１０３と、ゲートバスライン１０１の上方に設け
たハッチングにて示すシールド膜１０８を有する構成と
なっている。
板を示す平面図であり、図２は図１のＡ−Ａ´線による
断面図、図３は図１のＢ−Ｂ´線による断面図である。
この基板は、横方向に配線された走査線としてのゲート
バスライン１０１と、このゲートバスライン１０１と交
差して縦方向に配線されたソースバスライン１０２と、
両バスライン１０１、１０２にて包囲された領域に設け
られた絵素電極１０４と、前記ソースバスライン１０２
に一端側を接続し、他端側を絵素電極１０４と接続した
ＴＦＴ１０３と、ゲートバスライン１０１の上方に設け
たハッチングにて示すシールド膜１０８を有する構成と
なっている。
【００１９】上記ＴＦＴ１０３は、ソースバスライン１
０２より送られる映像信号を絵素電極１０４に供給する
スイッチング素子であり、そのスイッチング動作の制御
はゲートバスライン１０１を送られる信号により行われ
る。ＴＦＴ１０３のドレイン電極を一部に有するＳｉ薄
膜１２部分は、コンタクトホール１０６を通じてシール
ド膜１０８に接続され（図２参照）、またシールド膜１
０８は別のコンタクトホール１０７を通じて絵素電極１
０４に接続されている（図３参照）。
０２より送られる映像信号を絵素電極１０４に供給する
スイッチング素子であり、そのスイッチング動作の制御
はゲートバスライン１０１を送られる信号により行われ
る。ＴＦＴ１０３のドレイン電極を一部に有するＳｉ薄
膜１２部分は、コンタクトホール１０６を通じてシール
ド膜１０８に接続され（図２参照）、またシールド膜１
０８は別のコンタクトホール１０７を通じて絵素電極１
０４に接続されている（図３参照）。
【００２０】次に、このアクティブマトリクス基板の詳
細な構成を、図２及び図３に基づき作製手順に従って説
明する。先ず、透明絶縁性基板１１上にＴＦＴ１０３の
半導体層となるＳｉ薄膜１２を形成し、パターニングす
る。
細な構成を、図２及び図３に基づき作製手順に従って説
明する。先ず、透明絶縁性基板１１上にＴＦＴ１０３の
半導体層となるＳｉ薄膜１２を形成し、パターニングす
る。
【００２１】続いて、基板１１上にゲート絶縁膜１３
と、ゲート電極となるドープトＳｉ膜とをこの順に形成
し、上側のドープトＳｉ膜をパターニングする。その
後、イオン注入法によりドーピングを行ってＴＦＴのソ
ース、ドレイン電極を形成した後、更に層間絶縁膜１４
を形成する。次いで、絶縁膜１３、１４を貫通するコン
タクトホール１０６を開口する。
と、ゲート電極となるドープトＳｉ膜とをこの順に形成
し、上側のドープトＳｉ膜をパターニングする。その
後、イオン注入法によりドーピングを行ってＴＦＴのソ
ース、ドレイン電極を形成した後、更に層間絶縁膜１４
を形成する。次いで、絶縁膜１３、１４を貫通するコン
タクトホール１０６を開口する。
【００２２】続いて、ソースバスライン１０２及びシー
ルド膜１０８となる金属膜を形成し、パターニングす
る。本実施例におけるシールド膜１０８は、ゲートバス
ライン１０１の上方に設けると共に、そのゲートバスラ
イン１０１を挟んで上下に存在する２つの絵素電極１０
４（説明の便宜上、図１の中央にある絵素電極を１０４
´という。）それぞれと一部重畳するように形成してあ
る。また、金属膜の材料としてはＡｌを用い、厚みは４
０００オングストロームとした。
ルド膜１０８となる金属膜を形成し、パターニングす
る。本実施例におけるシールド膜１０８は、ゲートバス
ライン１０１の上方に設けると共に、そのゲートバスラ
イン１０１を挟んで上下に存在する２つの絵素電極１０
４（説明の便宜上、図１の中央にある絵素電極を１０４
´という。）それぞれと一部重畳するように形成してあ
る。また、金属膜の材料としてはＡｌを用い、厚みは４
０００オングストロームとした。
【００２３】次いで、シールド膜１０８上に絶縁膜１５
を形成し、その後これを貫くコンタクトホール１０７を
形成した後に、絵素電極１０４となるＩＴＯ膜を形成
し、パターニングした。この結果として、シールド膜１
０８はコンタクトホール１０７を介して絵素電極１０４
´と接続され、同電位となっている。なお、この同電位
となっている絵素電極１０４´とシールド膜１０８との
重畳幅Ｗ１は、他方の絵素電極１０４とシールド膜１０
８との重畳幅Ｗ２よりも小さくし、かつ両重畳幅Ｗ１、
Ｗ２は０．５μｍ以上で５μｍ以下とした。
を形成し、その後これを貫くコンタクトホール１０７を
形成した後に、絵素電極１０４となるＩＴＯ膜を形成
し、パターニングした。この結果として、シールド膜１
０８はコンタクトホール１０７を介して絵素電極１０４
´と接続され、同電位となっている。なお、この同電位
となっている絵素電極１０４´とシールド膜１０８との
重畳幅Ｗ１は、他方の絵素電極１０４とシールド膜１０
８との重畳幅Ｗ２よりも小さくし、かつ両重畳幅Ｗ１、
Ｗ２は０．５μｍ以上で５μｍ以下とした。
【００２４】図４は以上のようにして作製されたアクテ
ィブマトリクス基板を使用した液晶表示装置を示す断面
図である。なお、図４は図１のＣ−Ｃ´線による断面部
分を示す。この液晶表示装置は、本実施例のアクティブ
マトリクス基板との間に液晶１１３を挟んで対向基板１
１２を対向配設した構造となっており、対向基板１１２
の液晶１１３側表面には、映像信号に応じた電界が印加
されていない部分より透過する光及びＴＦＴのチャネル
に入射する光を遮るための遮光膜１１０、及び絶縁膜１
１１がこの順に形成され、更にその上にＩＴＯなどの透
明導電性薄膜よりなる対向電極１０９が形成されてい
る。
ィブマトリクス基板を使用した液晶表示装置を示す断面
図である。なお、図４は図１のＣ−Ｃ´線による断面部
分を示す。この液晶表示装置は、本実施例のアクティブ
マトリクス基板との間に液晶１１３を挟んで対向基板１
１２を対向配設した構造となっており、対向基板１１２
の液晶１１３側表面には、映像信号に応じた電界が印加
されていない部分より透過する光及びＴＦＴのチャネル
に入射する光を遮るための遮光膜１１０、及び絶縁膜１
１１がこの順に形成され、更にその上にＩＴＯなどの透
明導電性薄膜よりなる対向電極１０９が形成されてい
る。
【００２５】したがって、このような構造の液晶表示装
置においては、上述したように本実施例のアクティブマ
トリクス基板がシールド膜１０８を有し、このシールド
膜１０８がゲートバスライン１０１を挟んで隣合う２つ
の絵素電極１０４、１０４´の一方の絵素電極１０４´
と同電位となしてある。このため、絵素電極１０４上で
は横方向電界による配向乱れが起こるものの絵素電極１
０４´の周辺部においては殆ど横方向の電界は生じな
い。よって、液晶１１３の配向乱れが、従来の両側から
片側のみとなり、表示に寄与する領域が増加する。
置においては、上述したように本実施例のアクティブマ
トリクス基板がシールド膜１０８を有し、このシールド
膜１０８がゲートバスライン１０１を挟んで隣合う２つ
の絵素電極１０４、１０４´の一方の絵素電極１０４´
と同電位となしてある。このため、絵素電極１０４上で
は横方向電界による配向乱れが起こるものの絵素電極１
０４´の周辺部においては殆ど横方向の電界は生じな
い。よって、液晶１１３の配向乱れが、従来の両側から
片側のみとなり、表示に寄与する領域が増加する。
【００２６】本実施例のアクティブマトリクス基板にお
いては、上記シールド膜１０８の材料に遮光性を有する
Ａｌを用いているので、これによって開口率向上の効果
は一層上がる。また、開口率向上の効果は、対向基板１
１２との重ね合わせ精度よりもアクティブマトリクス基
板側の絵素電極１０４とシールド膜１０８との重ね合わ
せ精度の方が高いことによっても得られる。
いては、上記シールド膜１０８の材料に遮光性を有する
Ａｌを用いているので、これによって開口率向上の効果
は一層上がる。また、開口率向上の効果は、対向基板１
１２との重ね合わせ精度よりもアクティブマトリクス基
板側の絵素電極１０４とシールド膜１０８との重ね合わ
せ精度の方が高いことによっても得られる。
【００２７】なお、絵素電極とシールド膜との重畳幅を
０．５μｍ以上で５μｍ以下としたのは、作製時の重ね
合わせ精度より０．５μｍ以上が好ましく、また開口率
を確保するためには５μｍ以下が好ましいからである。
０．５μｍ以上で５μｍ以下としたのは、作製時の重ね
合わせ精度より０．５μｍ以上が好ましく、また開口率
を確保するためには５μｍ以下が好ましいからである。
【００２８】また、シールド膜１０８と重畳して設けた
２つの絵素電極のうち、シールド膜１０８と同電位の絵
素電極側での重畳幅Ｗ１を、他方の絵素電極側での重畳
幅Ｗ２よりも小さくするのは次の理由に依る。即ち、同
電位の絵素電極側では液晶の配向に乱れが発生せず、表
示不良部分を覆い隠す必要がなく小さくてもよい。逆
に、他方の絵素電極側では液晶の配向に乱れが生じるた
め、それを覆い隠すのに十分大きいことが好ましい。
２つの絵素電極のうち、シールド膜１０８と同電位の絵
素電極側での重畳幅Ｗ１を、他方の絵素電極側での重畳
幅Ｗ２よりも小さくするのは次の理由に依る。即ち、同
電位の絵素電極側では液晶の配向に乱れが発生せず、表
示不良部分を覆い隠す必要がなく小さくてもよい。逆
に、他方の絵素電極側では液晶の配向に乱れが生じるた
め、それを覆い隠すのに十分大きいことが好ましい。
【００２９】上記実施例においては絵素電極１０４はゲ
ートバスライン１０１及びソースバスライン１０２で包
囲された領域に形成しているが、絵素電極１０４の端部
はゲートバスライン１０２の上部まで伸びていてもよ
い。つまり、ゲートバスライン１０２で仕切られる部分
に達するまで伸長させて形成してもよい。
ートバスライン１０１及びソースバスライン１０２で包
囲された領域に形成しているが、絵素電極１０４の端部
はゲートバスライン１０２の上部まで伸びていてもよ
い。つまり、ゲートバスライン１０２で仕切られる部分
に達するまで伸長させて形成してもよい。
【００３０】上記実施例ではソースバスライン１０２と
シールド膜１０８とは同一材料を使用して同時に形成し
たが、そのようにする必要はなく、別々に形成したり別
の材料を用いてもよい。
シールド膜１０８とは同一材料を使用して同時に形成し
たが、そのようにする必要はなく、別々に形成したり別
の材料を用いてもよい。
【００３１】図５は本発明の他の実施例を示す平面図で
あり、図６は図５のＦ−Ｆ´による断面図である。この
アクティブマトリクス基板においては、前述と異なりゲ
ートバスライン８０１に代えてソースバスライン８０２
上にシールド膜８０８（ハッチングで示す）を形成する
と共に、このソースバスライン８０２を挟んで隣合う２
つの絵素電極８０４、８０４（説明の便宜上、図５の中
央よりも１つ右寄りにある絵素電極を８０４´とい
う。）各々とシールド膜８０８の一部を重畳した構成と
している。
あり、図６は図５のＦ−Ｆ´による断面図である。この
アクティブマトリクス基板においては、前述と異なりゲ
ートバスライン８０１に代えてソースバスライン８０２
上にシールド膜８０８（ハッチングで示す）を形成する
と共に、このソースバスライン８０２を挟んで隣合う２
つの絵素電極８０４、８０４（説明の便宜上、図５の中
央よりも１つ右寄りにある絵素電極を８０４´とい
う。）各々とシールド膜８０８の一部を重畳した構成と
している。
【００３２】このシールド膜８０８は、図６に示すよう
にコンタクトホール８０６を通じてＴＦＴ８０３のドレ
イン電極が一部に形成されたＳｉ薄膜１２と、また別の
コンタクトホール８０７を通じて絵素電極８０４´と接
続されており、この絵素電極８０４´との重畳幅は、図
５の中央にある絵素電極８０４とシールド膜８０８との
重畳幅よりも小さくし、かつ、両重畳幅を共に前同様に
０．５μｍ以上で５μｍ以下としている。また、シール
ド膜８０８はソースバスライン８０２上に形成された絶
縁膜１６の上に形成され、ソースバスライン８０２をシ
ールドしている。この例ではシールド膜８０８の材料に
ＴｉとＷの合金を用い、膜厚は２０００オングストロー
ムとした。更に、この基板１１上に絶縁膜１７及び絵素
電極８０４となるＩＴＯ膜をこの順に形成している。
にコンタクトホール８０６を通じてＴＦＴ８０３のドレ
イン電極が一部に形成されたＳｉ薄膜１２と、また別の
コンタクトホール８０７を通じて絵素電極８０４´と接
続されており、この絵素電極８０４´との重畳幅は、図
５の中央にある絵素電極８０４とシールド膜８０８との
重畳幅よりも小さくし、かつ、両重畳幅を共に前同様に
０．５μｍ以上で５μｍ以下としている。また、シール
ド膜８０８はソースバスライン８０２上に形成された絶
縁膜１６の上に形成され、ソースバスライン８０２をシ
ールドしている。この例ではシールド膜８０８の材料に
ＴｉとＷの合金を用い、膜厚は２０００オングストロー
ムとした。更に、この基板１１上に絶縁膜１７及び絵素
電極８０４となるＩＴＯ膜をこの順に形成している。
【００３３】図７は、かかるアクティブマトリクス基板
を用いて形成した液晶表示装置を示す断面図であり、図
５のＧ−Ｇ´線による断面部分を示す。この場合にも、
前同様にシールド膜８０８がソースバスライン８０２を
挟んだ２つの絵素電極８０４、８０４´の一方の絵素電
極８０４´と同電位となしてある。このため、絵素電極
８０４上では横方向電界による配向乱れが起こるものの
絵素電極８０４´の周辺部においては殆ど横方向の電界
は生じない。よって、液晶８１３の配向乱れが、従来の
両側から片側のみとなり、表示に寄与する領域が増加す
る。なお、この実施例においてもシールド膜８０８が遮
光性を有するＴｉとＷの合金を用いて形成されており、
開口率は一層向上する。
を用いて形成した液晶表示装置を示す断面図であり、図
５のＧ−Ｇ´線による断面部分を示す。この場合にも、
前同様にシールド膜８０８がソースバスライン８０２を
挟んだ２つの絵素電極８０４、８０４´の一方の絵素電
極８０４´と同電位となしてある。このため、絵素電極
８０４上では横方向電界による配向乱れが起こるものの
絵素電極８０４´の周辺部においては殆ど横方向の電界
は生じない。よって、液晶８１３の配向乱れが、従来の
両側から片側のみとなり、表示に寄与する領域が増加す
る。なお、この実施例においてもシールド膜８０８が遮
光性を有するＴｉとＷの合金を用いて形成されており、
開口率は一層向上する。
【００３４】なお、上述した２つの実施例においてシー
ルド膜１０８、８０８にＡｌ、ＴｉとＷの合金を使用し
たが、シールド膜の材料はこれらに限られるわけではな
く、他の金属や導電性を有する樹脂を用いてもよいこと
はもちろんである。
ルド膜１０８、８０８にＡｌ、ＴｉとＷの合金を使用し
たが、シールド膜の材料はこれらに限られるわけではな
く、他の金属や導電性を有する樹脂を用いてもよいこと
はもちろんである。
【００３５】また、上述した２つの実施例においてはゲ
ートバスラインとソースバスラインの一方の上にシール
ド膜を設けているが、本発明はこれに限らず、ゲートバ
スラインとソースバスラインの両方の上にシールド膜を
同様にして設けるようにしてもよい。
ートバスラインとソースバスラインの一方の上にシール
ド膜を設けているが、本発明はこれに限らず、ゲートバ
スラインとソースバスラインの両方の上にシールド膜を
同様にして設けるようにしてもよい。
【００３６】更に、上述した２つの実施例においてはス
イッチング素子として薄膜トランジスタを用いている
が、本発明は他種類のスイッチング素子を使用するアク
ティブマトリクス基板に対しても適用できる。
イッチング素子として薄膜トランジスタを用いている
が、本発明は他種類のスイッチング素子を使用するアク
ティブマトリクス基板に対しても適用できる。
【００３７】
【発明の効果】以上詳述したように本発明による場合に
は、走査線及び信号線を送られる信号による液晶の配向
乱れが発生する箇所を少なくでき、これにより良好な表
示が可能となり、また遮光膜の開口率を高めることがで
き、特に高密度表示を行うべく絵素電極のサイズを小型
化しても開口率を向上できるという効果がある。
は、走査線及び信号線を送られる信号による液晶の配向
乱れが発生する箇所を少なくでき、これにより良好な表
示が可能となり、また遮光膜の開口率を高めることがで
き、特に高密度表示を行うべく絵素電極のサイズを小型
化しても開口率を向上できるという効果がある。
【図１】本実施例のアクティブマトリクス基板を示す平
面図である。
面図である。
【図２】図１のＡ−Ａ´線による断面図である。
【図３】図１のＢ−Ｂ´線による断面図である。
【図４】図１のアクティブマトリクス基板を用いて形成
した液晶表示装置を示す断面図であり、図１のＣ−Ｃ´
線による断面部分を示す。
した液晶表示装置を示す断面図であり、図１のＣ−Ｃ´
線による断面部分を示す。
【図５】他の実施例のアクティブマトリクス基板を示す
平面図である。
平面図である。
【図６】図５のＦ−Ｆ´線による断面図である。
【図７】図５のアクティブマトリクス基板を用いて形成
した液晶表示装置を示す断面図であり、図５のＧ−Ｇ´
線による断面部分を示す。
した液晶表示装置を示す断面図であり、図５のＧ−Ｇ´
線による断面部分を示す。
【図８】従来のアクティブマトリクス基板を示す平面図
である。
である。
【図９】図８のＤ−Ｄ´線による断面図である。
【図１０】図８のアクティブマトリクス基板を用いて形
成した液晶表示装置を示す断面図であり、図８のＥ−Ｅ
´線による断面部分を示す。
成した液晶表示装置を示す断面図であり、図８のＥ−Ｅ
´線による断面部分を示す。
１１ 基板
１２ Ｓｉ薄膜
１３ ゲート絶縁膜
１４ 層間絶縁膜
１５ 絶縁膜
１６ 絶縁膜
１７ 絶縁膜
１０１、８０１ ゲートバスライン
１０２、８０２ ソースバスライン
１０３、８０３ 薄膜トランジスタ
１０４、８０４ 絵素電極
１０４´、８０４´ 絵素電極
１０５、８０５ コンタクトホール
１０６、８０６ コンタクトホール
１０７、８０７ コンタクトホール
１０８、８０８ シールド膜
１０９、８０９ 対向電極
１１０、８１０ 遮光膜
１１１、８１１ 絶縁膜
１１２、８１２ 対向基板
１１３、８１３ 液晶
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ
29/784
Claims (4)
- 【請求項１】走査線及び信号線が交差して配線され、該
走査線及び信号線で仕切られる部分に絵素電極が設けら
れたアクティブマトリクス基板において、 該走査線及び信号線の少なくとも一方の上方に、該当す
る走査線及び／又は信号線を挟んで隣合う２つの絵素電
極の一方と電気的に接続し、かつ該２つの絵素電極それ
ぞれと一部を重畳してシールド膜が設けられたアクティ
ブマトリクス基板。 - 【請求項２】前記走査線又は信号線を挟んで隣合う２つ
の絵素電極に極性の異なる電圧が印加される請求項１記
載のアクティブマトリクス基板。 - 【請求項３】前記シールド膜が遮光性を有する金属から
なる請求項１記載のアクティブマトリクス基板。 - 【請求項４】前記シールド膜に対する前記２つの絵素電
極の重畳幅は、該シールド膜を接続した絵素電極側の値
を他方の絵素電極側の値よりも小さくし、かつ共に０．
５μｍ以上、５μｍ以下としてある請求項１記載のアク
ティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18661891A JP2702319B2 (ja) | 1991-07-25 | 1991-07-25 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18661891A JP2702319B2 (ja) | 1991-07-25 | 1991-07-25 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0527249A true JPH0527249A (ja) | 1993-02-05 |
| JP2702319B2 JP2702319B2 (ja) | 1998-01-21 |
Family
ID=16191734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18661891A Expired - Lifetime JP2702319B2 (ja) | 1991-07-25 | 1991-07-25 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702319B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160451A (ja) * | 1994-12-05 | 1996-06-21 | Furontetsuku:Kk | アクティブマトリクス液晶表示素子 |
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
| US6762809B1 (en) | 1999-09-30 | 2004-07-13 | Seiko Epson Corporation | Electro-optical device and method for manufacturing the same |
| JP2008020613A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Displays Ltd | 表示装置 |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| WO2009157157A1 (ja) * | 2008-06-24 | 2009-12-30 | シャープ株式会社 | 液晶表示装置 |
-
1991
- 1991-07-25 JP JP18661891A patent/JP2702319B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JPH08160451A (ja) * | 1994-12-05 | 1996-06-21 | Furontetsuku:Kk | アクティブマトリクス液晶表示素子 |
| US6762809B1 (en) | 1999-09-30 | 2004-07-13 | Seiko Epson Corporation | Electro-optical device and method for manufacturing the same |
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
| JP2008020613A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Displays Ltd | 表示装置 |
| WO2009157157A1 (ja) * | 2008-06-24 | 2009-12-30 | シャープ株式会社 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2702319B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494638B1 (ko) | 능동매트릭스형 액정표시장치 및 그 제조방법 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| US6674499B2 (en) | Active matrix liquid crystal display apparatus | |
| JP3604106B2 (ja) | 液晶表示装置 | |
| KR100209277B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US7671956B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| JP2003195330A (ja) | 液晶表示装置 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| US6924864B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| US6300987B1 (en) | Thin film transistor array panels for liquid crystal displays | |
| KR0144061B1 (ko) | 실드된 픽셀 구조를 갖는 액정 디스플레이 장치 | |
| US6654073B1 (en) | Liquid crystal display having storage capacitance electrodes and method of fabricating the same | |
| US8610858B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20090273747A1 (en) | Liquid crystal display and method for manufacturing the same | |
| JPH10104664A (ja) | 液晶表示装置 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0527249A (ja) | アクテイブマトリクス基板 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR100488936B1 (ko) | 액정표시소자 | |
| JP3484363B2 (ja) | 液晶表示装置 | |
| KR101252082B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |