DE3888885T2 - Halbleiteranordnung und verfahren zur herstellung. - Google Patents

Description

• Die Erfindung betrifft eine Halbleiteranordnung mit mindestens einem aktiven Bereich, der zwischen Verdrahtungsstrukturen eingebettet ist. Die Erfindung betrifft ferner ein Verfahren zum Herstellen einer solchen Anordnung.
• DE-A-27 52 344 beschreibt ein Verfahren zum Herstellen eines MISFET. Bei diesem Verfahren wird eine Epitaxieschicht auf ein vorläufiges Siliziumsubstrat aufgewachsen und mindestens ein aktiver Bereich wird innerhalb der Epitaxieschicht hergestellt, und dann werden eine Verdrahtungsstruktur, eine Oxidschicht und eine dicke Schicht aus polykristallinem Silizium über der Epitaxieschicht ausgebildet. Diese dicke polykristalline Siliziumschicht dient als neues Substrat bei einer zweiten Folge von Herstellschritten, bei denen zunächst das vorläufige Substrat und ein Teil der Epitaxieschicht mit Ausnahme einer dünnen halbleitenden Schicht entfernt werden, die den mindestens einen aktiven Bereich enthält. Eine zweite Verdrahtungsstruktur wird über der halbleitenden Schicht ausgebildet.
• Es ist die Aufgabe der Erfindung, eine andere Halbleiteranordnung anzugeben, die mindestens einen aktiven Bereich aufweist, der zwischen zwei Verdrahtungsstrukturen eingebettet ist, und es ist eine weitere Aufgabe, ein Verfahren zum Herstellen einer solchen Halbleiteranordnung anzugeben.
• Die Halbleiteranordnung gemäß Anspruch 1 unterscheidet sich von der oben diskutierten Anordnung aus dem Stand der Technik dahingehend, daß sie eine weitere Oxidschicht über der polykristallinen Siliziumschicht aufweist und daß ein Siliziumsubstrat mit der weiteren Oxidschicht verbunden ist.
• Das Verfahren gemäß Anspruch 2 unterscheidet sich vom oben diskutierten Verfahren aus dem Stand der Technik hauptsächlich dadurch, daß bei der ersten Folge von Herstellschritten, bei denen das vorläufige Substrat als Trägerkörper verwendet wird, noch kein aktiver Bereich gebildet wird, sondern nur die erste Verdrahtungsschicht, und daß eine Oxidschicht auf der eingeebneten polykristallinen Siliziumsschicht ausgebildet wird und ein Siliziumsubstrat mit der Oxidschicht verbunden wird. Erst bei der zweiten Schrittfolge unter Verwendung des verbundenen Siliziumsubstrats als Trägerkörper wird mindestens ein aktiver Bereich ausgebildet, und die zweite Verdrahtungsstruktur wird ausgebildet.
• Die Erfindung wird deutlicher durch Lesen der folgenden Beschreibung eines speziellen Ausführungsbeispiels in Verbindung mit Fig. 1 verständlich werden.
• Fig. 1A bis 1F sind schematische Querschnitte durch eine halbleitende Anordnung zum Veranschaulichen verschiedener Schritte zum Herstellen einer Halbleiteranordnung, wie sie schließlich im Querschnitt von Fig. 1F dargestellt ist.
• Ein Verfahren zum Erzielen einer MIS-Halbleiteranordnung mit beidseitigem Gate, die die wirksame Trägerbeweglichkeit verbessern kann, wird unter Bezugnahme auf Fig. 1 beschrieben.
• In diesem Fall wird, wie dies in Fig. 1A dargestellt ist, ein einkristallines Silizium-Halbleitersubstrat 21 von z. B. vom n&supmin;-Typ bereitgestellt. Ein Gateisolierfilm 22 wird auf der einen Hauptfläche des Substrats durch eine thermische Oberflächenoxidationsbehandlung oder dergleichen hergestellt, auf dem eine erste Gateelektrode 25, d. h. eine aus einer polykristallinen Siliziumschicht mit geringem spezifischem Widerstand ausgebildete erste Verdrahtungsschicht 5 mit einem vorgegebenen Muster ausgebildet wird, z. B. mit einem vorgegebenen Muster, das die erste Gateelektrode 25 abdeckt. Die erste Verdrahtungsschicht 5, d. h. die erste Gateelektrode 25 beim dargestellten Beispiel wird durch Abscheiden einer polykristallinen Siliziumschicht auf der gesamten Oberfläche durch z. B. ein chemisches Abscheideverfahren aus der Dampfphase (CVD-Verfahren) oder dergleichen und durch Musterbildung derselben durch Photolithographie oder dergleichen hergestellt.
• Wie in Fig. 1B dargestellt, wird eine Zwischenschicht 23 aus z. B. polykristallinem Silizium oder dergleichen mit relativ großer Dicke auf einer Isolierschicht 2 durch das CVD-Verfahren oder dergleichen abgeschieden.
• Dann wird, wie dies in Fig. 1C dargestellt ist, die Zwischenschicht 23 von ihrer Oberflächenseite her bis zu der durch eine gestrichelte Linie a in Fig. 1B dargestellten Position durch Techniken wie z. B. mechanisches Schleifen, mechanisches und chemisches Polieren oder dergleichen eingeebnet.
• Wie in Fig. 1D dargestellt, wird eine aus z. B. SiO&sub2; oder dergleichen bestehende Isolierschicht 44 auf der ebenen Oberfläche der Zwischenschicht 23 durch einen thermischen Oberflächenoxidationsprozeß oder dergleichen ausgebildet.
• Auf diese isolierende Schicht wird ein einkristallines oder polykristallines Siliziumsubstrat 1 gebunden. Dann wird das Halbleitersubstrat 21 auf einem Halteteil 11 gehalten, das dieses Substrat 1 beinhaltet.
• Wie in Fig. 1E dargestellt, wird das Halbleitersubstrat 21 von der entgegengesetzten Seite des Halteteils 11 her bis zu der durch eine gestrichelte Linie b in Fig. 1D dargestellten Position durch mechanisches Schleifen, mechanisches und chemisches Polieren oder Ätzen und andere wohlbekannte Techniken eingeebnet, wodurch eine Halbleiterschicht 3 mit ausreichend dünner Filmdicke gebildet wird.
• Dann wird, wie dies in Fig. 1F dargestellt ist, die Oberfläche der Halbleiterschicht 3, die der dem Halteteil 11 zugewandten Fläche gegenüberliegt z. B. durch einen thermischen Oxidationsprozeß behandelt, um dadurch einen zweiten Gateisolierfilm 24 auf dieser Fläche abzuscheiden. Auf dem zweiten Gateisolierfilm 24 wird eine zweite Gateelektrode 26 aus einer polykristallinen Siliziumschicht geringen spezifischen Widerstandes ausgebildet, die mindestens als Teil einer zweiten Verdrahtungsschicht 6 an der Position gegenüber der ersten Gatelektrode 25 ausgebildet wird, was z. B. durch ein Verfahren ähnlich demjenigen zum Ausbilden der oben genannten ersten Gateelektrode 25 erfolgt. Danach wird unter Verwendung der zweiten Gateelektrode 26 als Maske für Ionenimplantation ein p-Fremdstoff von anderem Leitungstyp als dem der Halbleiterschicht 3 in die Halbleiterschicht injiziert, wodurch ein Sourcebereich 27 und ein Drainbereich 28 geringen Widerstands gebildet werden. Während in diesem Fall der Sourcebereich 27 und der Drainbereich 28 unter Verwendung der Gatelektrode 26 als Maske hergestellt werden, kann die erste Gateelektrode 25 in Fig. 1A als Maske zum Ausbilden des Sourcebereichs 27 und des Drainbereichs 28 verwendet werden. Danach wird eine isolierende Schicht 29 aus SiO&sub2; und dergleichen auf der gesamten Fläche ausgebildet, um die Fläche zu schützen und Elektrodenfenster werden durch diese an z. B. den Positionen des jeweiligen Sourcebereichs 27 und des Drainbereichs 28 durchgebohrt, und z. B. eine Sourceelektrode 31 und eine Drainelektrode 32 werden in Ohm'schen Kontakt auf diesen Bereichen 27 und 28 abgeschieden.
• Diese Elektroden 31 und 32 können gleichzeitig durch eine Photolithographietechnik hergestellt werden, nachdem Al auf die Vorderfläche aufgedampft wurde. Diese Elektroden bilden einen Teil der zweiten Verdrahtungsschicht 6.
• So kann eine MIS-Halbleiteranordnung mit beidseitigem Gate erhalten werden, bei der die erste Verdrahtungsschicht 5 mit der ersten Gateelektrode 25 auf einer Fläche der Halbleiterschicht 3 ausgebildet ist und die zweite Verdrahtungsschicht 6 einschließlich der zweiten Gateelektrode 26, der Sourceelektrode 31, der Drainelektrode 32 oder dergleichen auf der anderen Fläche der Halbleiterschicht ausgebildet ist.

Claims (2)

1. Halbleiteranordnung mit

- einer Verdrahtungsstruktur (25; 26, 31, 32) auf den beiden Hauptflächen einer Halbleiterschicht (3), in der mindestens ein aktiver Bereich (27, 28) ausgebildet wurde;

- einer Oxidschicht (2) auf einer der Verdrahtungsschichten; und

- einer polykristallinen Siliziumschicht (23) auf der Oxidschicht, wobei die Oberfläche der polykristallinen Siliziumschicht flach ist;

gekennzeichnet durch

- eine weitere Oxidschicht (44) auf der polykristallinen Siliziumschicht; und

- ein Siliziumsubstrat (1), das mit der weiteren Oxidschicht verbunden ist.

2. Verfahren zum Herstellen der Halbleiteranordnung nach Anspruch 1, welches Verfahren die folgenden Schritte aufweist:

- Abscheiden einer ersten Verdrahtungsstruktur (25, 22) auf einem vorläufigen Halbleitersubstrat (21);

- Abscheiden einer Oxidschicht (2) auf der ersten Verdrahtungsstruktur;

- Abscheiden einer polykristallinen Siliziumschicht (23) auf der Oxidschicht;

- Einebnen der Oberfläche der polykristallinen Siliziumschicht;

- Abscheiden einer weiteren Oxidschicht (44) auf der eingeebneten polykristallinen Siliziumschicht;

- Verbinden eines Siliziumsubstrats (1) mit der Oberfläche der Oxidschicht;

- Entfernen des vorläufigen Siliziumsubstrats mit Ausnahme einer verbleibenden halbleitenden Schicht (3);

- Ausbilden mindestens eines aktiven halbleitenden Bereichs (27, 28) innerhalb der halbleitenden Schicht; und

- Ausbilden einer zweiten Verdrahtungsstruktur (26, 31, 32) über der halbleitenden Schicht.