DE2752344A1 - Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung - Google Patents

Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung

Info

Publication number
DE2752344A1
DE2752344A1 DE19772752344 DE2752344A DE2752344A1 DE 2752344 A1 DE2752344 A1 DE 2752344A1 DE 19772752344 DE19772752344 DE 19772752344 DE 2752344 A DE2752344 A DE 2752344A DE 2752344 A1 DE2752344 A1 DE 2752344A1
Authority
DE
Germany
Prior art keywords
insulating
substrate
layer
semiconductor layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772752344
Other languages
English (en)
Inventor
Palmir Magometzagirovi Gafarov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GAFAROV
Original Assignee
GAFAROV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GAFAROV filed Critical GAFAROV
Priority to DE19772752344 priority Critical patent/DE2752344A1/de
Publication of DE2752344A1 publication Critical patent/DE2752344A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

  • Herstellungsverfahren für integrierte Halb leiter-
  • schaltungen auf einem isolierenden Substrat und danach erzeugte integrierte Schaltung Die Erfindung betrifft monolithische integrierte Halbleiterschaltungen und bezieht sich insbesondere auf ein Herstellungsverfahren für integrierte Halbleiterschaltungen auf einem isolierenden Substrat und auf eine nach diesem Verfahren erzeugte integrierte Schaltung, die bei der Herstellung integrierter Großschaltungen mit verbesserten Kenndaten und integrierter Schaltungen für das Ultrahochfrequenzband ausgenutzt werden kann.
  • Es ist ein Herstellungsverfahren für integrierte Halbleiterschaltungen auf einem isolierenden Substrat bekannt, bei dem auf einem Ausgangssubstrat eine einkristalline Halbleiterschicht gezüchtet wird, auf deren einer Oberfläche ein gegen die Halbleiterschicht isoliertes Grund substrat und auf deren anderer Oberfläche nach der Entfernung des Ausgangssubstrats abwechselnd isolierende und leitende Bereiche erforderlicher Konfiguration (5. beispielsweise die Zeitschrift ~Proc. IEEE" lett. v.
  • 60, p. 915, 1972, y) erzeugt werden.
  • Da die leitenden und isolierenden Bereiche, deren Gesamtheit Bauelemente der Halbleiterschaltung darstellt, lediglich auf einer Seite der Halbleiterschicht angeordnet sind, liegen in der letzteren große passive, von den Bauelementen nicht besetzte Bereiche vor.
  • Diese passiven Bereiche lassen die Schnellwirkung der Schaltung beeinträchtigende schädliche Kapazitäten entstehen.
  • Darüber hinaus ist der Integrationsgrad der erzeugten integrierten Schaltung wegen der Anordnung der Bauelemente auf einer Seite der Halbleiterschicht begrenzt.
  • Zweck der Erfindung ist es, ein Herstellungsverfahren für integrierte Halbleiterschaltungen auf einem isolierenden Substrat und eine nach diesem Verfahren erzeugte integrierte Halbleiterschaltung zu entwickeln, deren Einsatz für die Herstellung von Rechensystemen verschiedener Typen die Leistungssteigerung bei diesen Systemen um ein Vielfaches ermöglicht.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Herstellungsverfahren für integrierte Halbleiterschaltungen auf einem isolierenden Substrat und eine danach erzeugte integrierte Schaltung zu entwickeln, bei der eine Verringerung des passiven Bereiches der einkristallinen Halbleiterschicht es gestattet, die Schnellwirkung zu erhöhen und den Integrationsgrad der erzeugten Schaltung zu verbessern.
  • Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist ein Herstellungsverfahren für integrierte Halbleiterschaltungen auf einem isolierenden Substrat, bei dem auf einem Ausgangssubstrat eine einkristalline Halbleiterschicht gezüchtet, auf deren einer Oberfläche ein gegen die Halbleiterschicht isoliertes Grundsubstrat und auf deren anderer Oberfläche nach der Entfernung des Ausgangssubstrats abwechselnd isolierende und leitende Bereiche erforderlicher Konfiguration erzeugt werden, mit dem Kennzeichen, daß auf der ersten Oberfläche der Halbleiterschicht vor dem Aufwachsen des isolierten Grundsubstrats darauf abwechselnd auch isolierende und leitende Bereiche erforderlicher Konfiguration erzeugt werden.
  • Gegenstand der Erfindung ist außerdem eine danach hergestellte integrierte Halbleiterschaltung auf einem isolierenden Substrat, bei dem auf der einen Oberfläche der einkristallinen Halbleiterschicht isolierende und leitende Bereiche erforderlicher Konfiguration aufliegen, mit dem Kennzeichen, daß auf der zweiten, entgegengesetzten Oberfläche der einkristallinen Halbleiterschicht gleichfalls mindestens ein isolierender Bereich und darüber mindestens ein leitender Bereich vorgegebener Konfiguration liegen.
  • Das vorgeschlagene Verfahren und die nach diesem Verfahren hergestellte integrierte Halbleiterschaltung auf einem isolierenden Substrat sind zur Erzeugung schnellwirkender halbleitender integrierter Großspeicherschaltungen mit hohem Integrationsgrad, zur Herstellung integrierter Großschaltungen hoher Leistung für Mikroprozessoren und von Schaltungen für das Ultrahochfrequenzband vorteilhaft.
  • Die Erfindung wird anhand zweier in der Zeichnung veranschaulichter Ausführungsbeispiele näher erläutert; darin zeigen: Fig. 1 eine integrierte Halbleiterschaltung auf einem isolierenden Substrat gemäß der Erfindung im Querschnitt; und Fig. 2 eine andere Ausführungsvariante der integrierten Halbleiterschaltung auf einem isolierenden Substrat gemäß der Erfindung im Querschnitt.
  • Das Herstellungsverfahren für integrierte Halbleiterschaltungen auf einem isolierenden Substrat besteht in folgenden Schritten.
  • Auf dem Ausgangssubstrat wird eine Enkristalline Halbleiterschicht vorgegebener Dicke epitaxial gezüchtet. Auf der ersten Oberfläche dieser Halbleiterschicht werden abwechselnd Schaltungselemente darstellende isolierende und leitende Bereiche erzeugt und anschließend ein isolierendes Grundsubstrat gezüchtet.
  • Im weiteren werden das Ausgangs substrat entfernt und auf der zweiten freigelegten Oberfläche gleichfalls Schaltelemente bildende isolierende und leitende Bereiche erzeugt.
  • Die integrierte Halbleiterschaltung auf dem isolierenden Substrat enthält eine einkristalline Halbleiterschicht mit isolierenden und leitenden Bereichen auf deren einer Seite. Auf der entgegengesetzten Oberfläche der einkristallinen Halbleiterschicht liegen mindestens ein isolierender Bereich und darauf mindestens ein leitender Bereich vorgegebener Konfiguration.
  • Zum besseren Verständnis der Erfindung seien folgende Ausführungsbeispiele angeführt.
  • Beispiel 1 Auf einem p-leitenden Siliziumsubstrat 1 (Fig. 1) wird eine n-leitende einkristalline Halbleiterschicht 2 vorgegebener Stärke und mit erforderlicher Störstellenkonzentration epitaxial gezüchtet. Danach wird eine Oxid- Schutzschicht 3 erzeugt, in die MOS-Transistoren (Metall-Oxid-Halbleiter) entsprechende Abschnitte geätzt werden, wodurch isolierende Bereiche vorgegebener Konfiguration erzeugt werden.
  • In den ausgeätzten Bereichen der einkristallinen Schicht 2 werden andere isolierende Bereiche gezüchtet, nämlich eine Tordielektrikum-Dünnschicht 4 erzeugt.
  • Anschließend wird auf der DUnnschicht 4 eine Schicht 5 aus elektrisch leitendem Werkstoff (polykristallines Silizium) bei niedriger Temperatur abgeschieden, und es werden leitende Bereiche vorgegebener Konfiguration erzeugt.
  • Im folgenden werden durch Ionenimplantation von Bor Dotierungsquellen auf der Oberfläche von Quellenbereichen 6, Senkenbereichen 7 und leitenden Bereichen der Schicht 5 erzeugt. Dann erfolgen eine pyrolytische Abscheidung einer Oxidschicht 8 und eine anschließende Abscheidung einer das Grundsubstrat darstellenden Schicht 9 aus polykristallinem Silizium bei niedriger Temperatur.
  • Schließlich ergibt sich eine in Fig. 1 wiedergegebene Haibleiterstruktur.
  • Das Ausgangssubstrat 1 aus Silizium wird durch mechanisches Abschleifen und Wegätzen entfernt.
  • Beispiel 2 Bei der Herstellung der in Fig. 2 gezeigten Halbleiterschaltung werden auf der nach der Entfernung des Ausgangssubstrats 1 freigelegten Oberfläche der einkristallinen Schicht 2 durch lokale Oxydation der letzteren isolierende Bereiche 10 erzeugt.
  • Danach werden auf den nicht oxydierten Stellen der einkristallinen Schicht 2 Tordielektrikum-Abschnitte 11 und polykristalline Siliziumtore 12 erzeugt.
  • Im weiteren werden Quellenbereiche 13 und Senkenbereiche 14 erzeugt und anschließend eine Isolierschicht 15 aufgetragen, diese an den Kontaktstellen ausgeätzt und eine Aluminiumschicht 16 abgeschieden, auf der mit Hilfe der Fotolithografie ein Leitungsmuster erzeugt wird.
  • Die fertige integrierte Halbleiterschaltung wird von oben mit einer Schutzschicht 17 bedeckt.

Claims (2)

  1. AnsprUche r~A U Herstellungsverrahren ftir integrierte Haibleiterschaltungen auf einem isolierenden Substrat, bei dem auf einem Ausgangssubstrat eine einkristalline Halbleiterschicht gezüchtet, auf deren einer Oberfläche ein gegen die Halbleiterschicht isoliertes Grundsubstrat und auf deren anderer Oberfläche nach der Entfernung des Ausgangssubstrats abwechselnd isolierende und leitende Bereiche erforderlicher Konfiguration erzeugt werden, dadurch gekennzeichnet> daß auf der ersten Oberfläche der Halbleiterschicht (2) vor dem Aufwachsen des isolierten Grundsubstrats (9) darauf abwechselnd isolierende und leitende Bereiche (3, 4, 5) erforderlicher Konfiguration erzeugt werden.
  2. 2. Im Verfahren nach Anspruch 1 hergestellte integrierte Halbleiterschaltung auf einem isolierenden Substrat, bei dem auf der einen Oberfläche der einkristallinen Halbleiterschicht isolierende und leitende Bereiche erforderlicher Konfiguration aufliegen, dadurch gekennzeichnet> daß auf der zweiten, entgegengesetzten Oberfläche der einkristallinen Halbleiterschicht (2) mindestens ein isolierender Bereich (11, 15) und darüber mindestens ein leitender Bereich (12, 16) vorgegebener Konfiguration liegen.
DE19772752344 1977-11-23 1977-11-23 Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung Pending DE2752344A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772752344 DE2752344A1 (de) 1977-11-23 1977-11-23 Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772752344 DE2752344A1 (de) 1977-11-23 1977-11-23 Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung

Publications (1)

Publication Number Publication Date
DE2752344A1 true DE2752344A1 (de) 1979-05-31

Family

ID=6024458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772752344 Pending DE2752344A1 (de) 1977-11-23 1977-11-23 Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung

Country Status (1)

Country Link
DE (1) DE2752344A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299087A1 (de) * 1987-01-30 1989-01-18 Sony Corporation Halbleiteranordnung und verfahren zur herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299087A1 (de) * 1987-01-30 1989-01-18 Sony Corporation Halbleiteranordnung und verfahren zur herstellung
EP0299087A4 (de) * 1987-01-30 1989-06-13 Sony Corp Halbleiteranordnung und verfahren zur herstellung.
US4980308A (en) * 1987-01-30 1990-12-25 Sony Corporation Method of making a thin film transistor

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE3888885T2 (de) Halbleiteranordnung und verfahren zur herstellung.
DE3855469T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Gräben als Isolationszonen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
US3764413A (en) Method of producing insulated gate field effect transistors
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE19808333A1 (de) Bipolartransistor auf einem Substrat mit Halbleiter auf Isolator
DE2752344A1 (de) Herstellungsverfahren fuer integrierte halbleiterschaltungen auf einem isolierenden substrat und danach erzeugte integrierte schaltung
DE102005008191A1 (de) Verfahren zur Bestellung von VDMOS-Transistorenx
DE2506436C3 (de) Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
US3421205A (en) Fabrication of structures for semiconductor integrated circuits
DE1927876C3 (de) Halbleiteranordnung
JPS56144530A (en) Manufacture of semiconductor device
DE19723330A1 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
DE4424420A1 (de) Kontaktierungsprozeß
DE2460653A1 (de) Verfahren zum aetzen von silicium
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OHJ Non-payment of the annual fee