JPH09509792A - 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 - Google Patents
支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法Info
- Publication number
- JPH09509792A JPH09509792A JP8520325A JP52032596A JPH09509792A JP H09509792 A JPH09509792 A JP H09509792A JP 8520325 A JP8520325 A JP 8520325A JP 52032596 A JP52032596 A JP 52032596A JP H09509792 A JPH09509792 A JP H09509792A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- wafer
- insulating
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000463 material Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 165
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 235000012431 wafers Nutrition 0.000 claims description 84
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003678 scratch resistant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
第１の側（２）において絶縁層（３）上に半導体物質（４）の層を備えた半導体ウェーハ（１）で開始する、半導体装置の製造方法。半導体素子（５）および導電性トラック（１４）を、この半導体ウェーハ（１）の第１の側（２）上に形成する。次に、この半導体ウェーハ（１）の第１の側（２）を、支持ウェーハ（１５）に固定し、物質（１８）を、半導体ウェーハ（１）の他方の第２の側（１７）から、絶縁層（３）が露出するまで除去する。この方法を、絶縁層（３）が、絶縁層でありかつ保護層である半導体ウェーハ（１）で開始する。この半導体装置は、製造後に、通常の保護層を備えて、これを湿気および他の影響から保護しなければならない。本明細書に記載した方法において、このような保護層は、半導体装置の製造を開始する前に、すでに存在する。
Description
【発明の詳細な説明】
支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した
半導体装置の製造方法
本発明は、半導体装置の製造方法に関し、この方法は、第１の側に、絶縁層上
に位置する半導体物質の最上層を備えた半導体ウェーハで開始し、その後半導体
素子および導電性トラックをこの半導体ウェーハの第１の側上に形成し、半導体
ウェーハのこの第１の側に支持ウェーハを接着し、物質を、半導体ウェーハの他
方の第２の側から、絶縁層が露出するまで除去する。
半導体素子を接着した層を有する支持ウェーハは、その後、通常の方法により
、個々の半導体装置にわけることができ、この装置は、１つまたはいくつかの素
子、例えばバイポーラーまたは電界効果トランジスタを有することができる。
このようにして製造された、半導体装置中の半導体素子は、絶縁された位置に
ある半導体物質の比較的薄い最上層中に形成される。有害なキャパシタンスはな
く、従ってこれらの装置は、超短波信号を処理することができる。
欧州特許第ＥＰ−Ａ−５７０２２４号明細書には、序文に記載した種類の方法
が開示されており、ここでは、基礎半導体ウェーハは、第１の側に位置する最上
層が単結晶ケイ素から成るケイ素ウェーハである一方、絶縁層は、酸化ケイ素製
である。この半導体ウェーハは、ウェーハ接着により形成される。この方法にお
いて、第１に、ケイ素の２つのウェーハの１つの側に熱酸化物の層が設けられる
。次に、これらのウェーハを、これらの酸化表面で、加圧および高温の下で互い
に接合する。最後に、このようにして接合したウェーハの１つを、研磨およびエ
ッチング処理し、これにより、所望の半導体ウェーハが形成する程度の量のケイ
素を除去する。
絶縁酸化ケイ素層は、半導体ウェーハの第２の側からの物質除去処理を、序文
に記載した方法を実施している際に自動的に停止する層としての作用を有する。
次に、それ自体はこの間に除去されない絶縁層は、半導体素子を絶縁するために
用いることができる。窓をこの層中に設けて、半導体装置を外部接触させること
ができる。このようにして形成した半導体装置を、他のマウンティングまたはエ
ンベローピングの間に生じうる機械的および化学的損傷から保護するために、湿
気、アルカリ原子、例えばナトリウムおよび他の移動金属不純物をほとんど透過
しない耐引っかき性物質の通常の保護層(passivating layer)を、酸化ケイ素層
上に設けなければならない。
このような保護層を設けている間、半導体ウェーハを、実際には３００〜４０
０℃の温度に加熱しなければならない。しかし、半導体ウェーハを支持ウェーハ
に接着した後に、２００℃より高い温度で処理すると、接着結合に損傷が生じう
る。従って、前記した保護層を設けることは、問題である。
本発明の目的は、特に、序文に記載した方法を、半導体ウェーハの第２の側に
、支持ウェーハ上に接着させた後に、半導体ウェーハを２００℃より高い温度に
加熱することを必要とすることなく、通常の保護層を設けることができる程度に
改善することにある。
本発明において、この目的を達成する方法は、本発明の方法を開始する半導体
ウェーハの絶縁層が、絶縁層でありかつ保護層であることを特徴とする。この露
出している絶縁保護層は、本発明の方法を完了した後に、半導体装置中に存在す
る半導体素子および導電性トラックを絶縁し、保護する。しかし、この層は、方
法の開始時から適正な位置に存在するため、接着接合を実施した後には、半導体
ウェーハは、保護層を形成するために、これ以上加熱する必要はない。従って、
半導体ウェーハは、支持ウェーハ上に、合成樹脂接着剤，例えばエポキシまたは
アクリレート接着剤により固定する。
この絶縁保護層を、絶縁性と保護性を共に有する物質の層により形成すること
ができる。この層は、半導体物質の層と直接接触し、物質の半導体ウェーハから
の除去におけるストッパー層としての作用を有する。従って、絶縁保護層の物質
は、良好な絶縁および保護特性を有しなければならず、かつ，半導体物質の層中
の半導体素子の製造および作動に影響してはならず、同時にストッパー層として
十分に作用しなければならない。これらすべての要求を満たすべき場合には、こ
の層として適する物質を選択するのは困難である。この選択は、保護物質のサブ
層(sub-layer)および絶縁物質のサブ層を有する絶縁保護層を用いる際には、比
較的容易である。好ましくは、保護物質のサブ層を絶縁物質のサブ層によりいず
れかの側に接着した絶縁保護層を用いる。これらの場合においては、サブ層は、
前記した要求を部分的に満たすことが必要であるのみであり、これにより、物質
の選択が一層容易になる。
本発明の方法の好適例において、保護物質のサブ層を，酸化ケイ素のサブ層に
より、いずれかの側に接着する。次に、保護物質のサブ層を、好ましくは、窒化
ケイ素の層またはリンガラスの層あるいは窒化ケイ素の層とリンガラスの層とか
ら成る二重層により形成する。窒化ケイ素またはリンガラスの通常の層は、湿気
、アルカリ原子、例えばナトリウムおよび他の移動金属不純物をほとんど透過し
ない層を形成する。半導体物質の層の下に存在する酸化ケイ素の１つの層は、半
導体物質の層中の半導体素子の製造および作用に影響が及ばないことを確実にす
る。保護層が例えばリンを含む際には、酸化ケイ素サブ層は、このリンが、半導
体物質の層の方向に拡散するのを防止する。他の酸化ケイ素サブ層は、ケイ素を
、半導体ウェーハから物質を除去する間にＫＯＨエッチング浴中でエッチングす
る際には、ストッパー層、例えばエッチングストッパー層として作用する。
本発明の方法を開始する半導体ウェーハを、例えば、イオン注入により形成す
ることができる。イオンを、例えば、表面から若干の距離だけ離れて位置する層
中に注入することができ，このイオンは、ケイ素と共に、絶縁保護物質を形成す
る。実際には、この方法によっては、厚さが薄い絶縁保護層を製造することが可
能であるのみであり、この厚さは、前記の要求を満たすべき場合には、若干の用
途においては、不十分であることがありうる。従って、好ましくは、本発明の方
法を、ウェーハ接着により得られる半導体ウェーハから開始する。この方法にお
いて、第１のケイ素ウェーハの１つの側に、酸化ケイ素の層、保護物質の層およ
び酸化ケイ素の層を連続的に設け、その後第２のウェーハの１つの側に酸化ケイ
素の層を設ける。次に、これら２つのウェーハを、層を設けるこれらの側で、互
いに接着する。このように、２つのウェーハ上に形成した層の厚さは、実際上自
由に選択することができる。好ましくは、第１のケイ素ウェーハ上の保護物質の
層は、窒化ケイ素の層またはリンガラスの層あるいは窒化ケイ素の層とリンガラ
スの層とから成る二重層により形成する。
本発明を実施例により、図面を参照して一層詳細に説明する。
図１〜６は、本発明の方法による半導体装置の製造のいくつかの段階における
半導体装置の一部の図式断面図である。
図７〜９は、図１〜６に示す方法を開始する半導体ウェーハの製造におけるい
くつかの段階の図式断面図である。
図１〜６は、本発明の方法による半導体装置の製造のいくつかの段階における
半導体装置の一部の図式断面図である。本発明の方法は、第１の側２に厚さ約１
μｍの半導体物質の最上層４、本実施例では単結晶ケイ素の最上層が絶縁層３上
に堆積した半導体ウェーハ１で開始する。
半導体素子を、通常の方法で、第１の側２上に形成する。これらは、種々の素
子、例えば電界効果トランジスタおよびバイポーラートランジスタとすることが
できる。明瞭のために、本実施例においては、電界効果トランジスタの形態の単
一の素子を提供することを示す。このために、最上層４に、通常の方法でｐ型ド
ーピングを提供し、次に相互に独立したアイランド５にわける。本実施例ではケ
イ素の最上層４を、絶縁層３のアイランド５の間からエッチングして除去する。
電界効果トランジスタを、これらのアイランドのそれぞれ中に形成する。これを
達成するために、ケイ素最上層４に、ゲート誘電体６を、ケイ素最上層４を通常
に酸化することにより設ける。次に、多結晶ケイ素の層７を堆積し、この中にゲ
ート電極８を形成する。ゲート電極８をマスクとして、ソース９およびドレイン
１０を次に、ｎ型ドーパントの注入により形成する。最後に、このようにして形
成したトランジスタを、絶縁酸化ケイ素層１１で覆う。
接触窓１２を、酸化ケイ素層１１中に設け、その後、導電性トラック１４を、
半導体ウェーハ１の第１の側２上の導電性層１３中に、通常の方法により形成す
る。
導電性トラック１４を形成した後、半導体ウェーハ１の第１の側２を、支持ウ
ェーハ１５に固定する。本実施例においては、半導体ウェーハ１を、厚さが約１
．５ｍｍのガラス支持ウェーハ１５上に、アクリレート接着剤の層１６により固
定する。
半導体ウェーハ１を、支持ウェーハ１５に固定した後、物質１８を半導体ウェ
ーハの他の側である第２の側１７から、絶縁層３が露出するまで除去する。この
ために、第２の側１７を第１に、絶縁層３が厚さ数十μｍになるまで化学的機械
的研磨処理し、その後この層３をＫＯＨエッチング浴中に入れる。エッチング処
理は、層３に到達する瞬間に自動的に停止し、この層は、エッチングストッパー
層として作用する。
絶縁層３に、接触窓１９を設け、ここで導電性素子２０を設け、これを半導体
素子、図中ではトランジスタのソース９に接続する。接触窓１９および導電性素
子２０は、後者を支持ウェーハ１５に固定する前に、半導体ウェーハ１の第１の
側２から形成する。本実施例においては、接触窓１９を、絶縁酸化ケイ素層３中
に、同一の写真平版方法段階で形成し、ここで、接触窓１２もまた酸化ケイ素層
１１中に形成する。導電性トラック１４および導電性素子２０もまた、単一の写
真平版方法段階により形成することができる。
絶縁酸化ケイ素層３を、半導体ウェーハ１の第２の側１７から露出させた後、
接触窓１９中に設けられた導電性素子２０もまた露出する。次に、半導体素子、
本実施例では電界効果トランジスタを、これらの露出した導電性素子２０により
接触させることができる。このことは，本実施例においては、通常の接着手法に
よって設けられた接触ワイヤ２１により実施される。また、電気めっき方法によ
り、露出した導電性素子１９上に外部接触を提供することができる。
このような外部接続ワイヤ２１を設けるために、支持ウェーハを、通常の方法
、例えばのこ引きで個別の部分にわけて、これにより、それぞれが１つまたはい
くつかの半導体素子を有する個別の半導体装置が形成する。
半導体ウェーハ１を支持ウェーハ１５上に固定するのを進行させる工程段階は
すべて、残りの工程段階を実施する空間とは異なる空間で実施することができる
。前者の工程を、塵がないかまたは清浄な室内で実施し、残りの工程は、塵粒子
がないことが比較的厳重には要求されない室内で実施する。この結果、本発明の
方法を比較的低費用で実施することができる。
本発明の方法における半導体ウェーハ１の絶縁層３は、絶縁層であり、かつ保
護層である。露出しているこの絶縁保護層３は、本発明の方法を完了した後に、
半導体装置中に存在する半導体素子５および導電性トラック１４を絶縁し、保護
する。しかし、この層３は、方法の開始時から適正な位置に存在するため、支持
ウェーハ１５、接着剤層１６および絶縁保護層３を有する製造された構造体は、
保護層を形成するために、これ以上加熱する必要はない。このことは、半導体ウ
ェーハ１を、支持ウェーハ１５上に、合成樹脂接着剤，例えばエポキシまたはア
クリレート接着剤により固定することができることを意味する。
この絶縁保護層３を、絶縁性と保護性を共に有する物質の層により形成するこ
とができる。この層は、半導体物質の層４と直接接触し、物質１８の半導体ウェ
ーハ１からの除去におけるストッパー層としての作用を有する。このことは、絶
縁保護層の物質は、良好な絶縁および保護特性を有しなければならず、かつ，半
導体物質の層中の半導体素子の製造および作動に影響してはならず、同時にスト
ッパー層として十分に作用しなければならないことを意味する。これらすべての
要求を満たす、この層３として適する物質を見出すのは、困難である。
この選択は、通常の保護物質のサブ層２２および絶縁物質のサブ層を有する絶
縁保護層３を用いる際には、比較的容易である。好ましくは、保護物質のサブ層
２２を絶縁物質のサブ層２３、２４によりいずれかの側に接着した絶縁保護層３
を用いる。これらの場合においては、サブ層２２、２３または２４は、前記した
要求を部分的に満たせば十分であり、これにより、物質の選択が一層容易になる
。
本発明の方法の好適例において、保護物質のサブ層２２を，酸化ケイ素のサブ
層２３、２４により、いずれかの側に接着する。次に、保護物質のサブ層２２を
、好ましくは、通常の窒化ケイ素層またはリンガラスの層あるいは窒化ケイ素層
とリンガラス層との二重層により形成する。窒化ケイ素またはリンガラスの層は
、湿気、アルカリ原子、例えばナトリウムおよび他の移動金属不純物をほとんど
透過しない。半導体物質の層の下に存在する酸化ケイ素の１つのサブ層２３は、
半導体物質の層中の半導体素子の製造および作用に影響が及ぶことを確実にする
。保護サブ層が例えばリンを含む際には、酸化ケイ素のサブ層２３は、このリン
が、半導体物質の層４中に拡散するのを防止する。他の酸化ケイ素のサブ層２４
は、ケイ素を、ケイ素半導体ウェーハから物質１８を除去する間にＫＯＨエッチ
ング浴中でエッチングする際には、ストッパー層、例えばエッチングストッパー
層として作用する。
本発明の方法の基礎となる半導体ウェーハ１を、例えば、イオン注入により形
成することができる。ケイ素と共に絶縁保護物質を形成するイオンを、例えばケ
イ素スライス中に表面から若干の距離だけ離れて位置する層中に注入することが
できる。実際には、この方法によっては、厚さが薄い絶縁保護層を製造すること
が可能であるのみであり、この厚さは、前記の要求を満たすための若干の用途に
おいては、不十分であることがありうる。従って、好ましくは、本発明の方法を
、ウェーハ接着により得られる半導体ウェーハから開始する。図７〜９参照。第
１のケイ素ウェーハ２５の１つの側に、酸化ケイ素の層２６、保護物質の層２７
および酸化ケイ素の層２８をこの順序で設け、その後第２のウェーハ２９の１つ
の側に酸化ケイ素の層３０を設ける。次に、この２つのウェーハ２５および２９
を、層２６、２７、２８および３０を設けたこれらの側で、互いに接着する。酸
化ケイ素層２８および３０はその後、共同で酸化ケイ素層３１を形成する。２つ
のウェーハ上に形成した層の厚さは、半導体ウェーハ１をこのように製造する際
には、実際上自由に選択することができる。好ましくは、第１のケイ素ウェーハ
２５上の保護物質の層２７は、通常の窒化ケイ素の層またはリンガラスの層ある
いは窒化ケイ素層とリンガラス層とから成る二重層により形成する。酸化ケイ素
層２８および３０は、例えば約０．２μｍの厚さを有し、酸化ケイ素２６は約０
．４μｍの厚さを有する一方、保護層２７は，厚さが約０．１μｍの窒化ケイ素
の層である。２つのウェーハ２５および２９を互いに接合した後、これらのウェ
ーハの１つ２９を、適切かつ通常に研磨処理し、これによりケイ素を、所望の厚
さ、例えば１μｍのケイ素層３２が、絶縁保護層２６、２７，３１上に残るまで
、除去する。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ハーン ウィルヘルム ステッフェン
オランダ国 5621 ベーアー アインドー
フェン フルーネヴァウツウェッハ １
Claims (1)
- 【特許請求の範囲】 １．半導体装置を製造するにあたり、この方法が、第１の側に、絶縁層上に位置 する半導体物質の最上層を備えた半導体ウェーハで開始し、その後半導体素子お よび導電性トラックをこの半導体ウェーハの第１の側上に形成し、半導体ウェー ハのこの第１の側に支持ウェーハを接着し、物質を、半導体ウェーハの他方の第 ２の側から、絶縁層が露出するまで除去する方法であって、 方法を開始する半導体ウェーハの絶縁層が、絶縁層でありかつ保護層である ことを特徴とする半導体装置の製造方法。 ２．絶縁保護層が、保護物質のサブ層および絶縁物質のサブ層を有することを特 徴とする請求の範囲１記載の方法。 ３．保護層のサブ層を、絶縁物質のサブ層により、いずれかの側に接着すること を特徴とする請求の範囲２記載の方法。 ４．保護層のサブ層を、酸化ケイ素のサブ層により、いずれかの側に接着するこ とを特徴とする請求の範囲３記載の方法。 ５．保護層のサブ層を、窒化ケイ素の層またはリンガラスの層あるいは窒化ケイ 素の層とリンガラスの層とから成る二重層により形成することを特徴とする請求 の範囲４記載の方法。 ６．方法を開始する半導体ウェーハをウェーハ接着により得、これにより、第１ のケイ素ウェーハの１つの側に、酸化ケイ素の層、保護物質の層および酸化ケイ 素の層を連続的に設け、これにより、第２のウェーハの１つの側に酸化ケイ素の 層を設け、その後、これら２つのウェーハを、層を設けるこれらの側で、互いに 接着することを特徴とする請求の範囲５記載の方法。 ７．第１のケイ素ウェーハ上の保護物質の層を、窒化ケイ素の層またはリンガラ スの層あるいは窒化ケイ素の層とリンガラスの層とから成る二重層により形成す ることを特徴とする請求の範囲６記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT94203751.6 | 1994-12-23 | ||
| EP94203751 | 1994-12-23 | ||
| PCT/IB1995/001080 WO1996020497A1 (en) | 1994-12-23 | 1995-11-29 | Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09509792A true JPH09509792A (ja) | 1997-09-30 |
Family
ID=8217491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8520325A Pending JPH09509792A (ja) | 1994-12-23 | 1995-11-29 | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5780354A (ja) |
| EP (1) | EP0746875B1 (ja) |
| JP (1) | JPH09509792A (ja) |
| DE (1) | DE69525739T2 (ja) |
| WO (1) | WO1996020497A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2744285B1 (fr) * | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| WO1997034317A1 (en) * | 1996-03-12 | 1997-09-18 | Philips Electronics N.V. | Method of manufacturing a hybrid integrated circuit |
| JP3565090B2 (ja) * | 1998-07-06 | 2004-09-15 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| WO2000065655A1 (en) | 1999-04-23 | 2000-11-02 | Koninklijke Philips Electronics N.V. | A semiconductor device with an operating frequency larger than 50mhz comprising a body composed of a soft ferrite material |
| DE19918671B4 (de) * | 1999-04-23 | 2006-03-02 | Giesecke & Devrient Gmbh | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
| TW455964B (en) * | 2000-07-18 | 2001-09-21 | Siliconware Precision Industries Co Ltd | Multi-chip module package structure with stacked chips |
| JP2003023141A (ja) * | 2001-07-09 | 2003-01-24 | Tokyo Electron Ltd | 半導体基板の製造方法および半導体基板 |
| JP2003291343A (ja) * | 2001-10-26 | 2003-10-14 | Seiko Epson Corp | 液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
| FR2871291B1 (fr) * | 2004-06-02 | 2006-12-08 | Tracit Technologies | Procede de transfert de plaques |
| US7268012B2 (en) * | 2004-08-31 | 2007-09-11 | Micron Technology, Inc. | Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby |
| DE102007034306B3 (de) * | 2007-07-24 | 2009-04-02 | Austriamicrosystems Ag | Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468857A (en) * | 1983-06-27 | 1984-09-04 | Teletype Corporation | Method of manufacturing an integrated circuit device |
| US4870475A (en) * | 1985-11-01 | 1989-09-26 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JPS63308386A (ja) * | 1987-01-30 | 1988-12-15 | Sony Corp | 半導体装置とその製造方法 |
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| JPH0344067A (ja) * | 1989-07-11 | 1991-02-25 | Nec Corp | 半導体基板の積層方法 |
| JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| US5289031A (en) * | 1990-08-21 | 1994-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device capable of blocking contaminants |
| US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| JP2821830B2 (ja) * | 1992-05-14 | 1998-11-05 | セイコーインスツルメンツ株式会社 | 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 |
| US5403729A (en) * | 1992-05-27 | 1995-04-04 | Micro Technology Partners | Fabricating a semiconductor with an insulative coating |
| WO1993026041A1 (en) * | 1992-06-17 | 1993-12-23 | Harris Corporation | Bonded wafer processing |
| US5270221A (en) * | 1992-11-05 | 1993-12-14 | Hughes Aircraft Company | Method of fabricating high quantum efficiency solid state sensors |
| JP3158749B2 (ja) * | 1992-12-16 | 2001-04-23 | ヤマハ株式会社 | 半導体装置 |
| US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
| JPH06296023A (ja) * | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JP3265718B2 (ja) * | 1993-06-23 | 2002-03-18 | 株式会社日立製作所 | Ｓｉ転写マスク、及び、Ｓｉ転写マスクの製造方法 |
| JP4060882B2 (ja) * | 1995-05-10 | 2008-03-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置の製造方法 |
-
1995
- 1995-11-29 JP JP8520325A patent/JPH09509792A/ja active Pending
- 1995-11-29 EP EP95936730A patent/EP0746875B1/en not_active Expired - Lifetime
- 1995-11-29 WO PCT/IB1995/001080 patent/WO1996020497A1/en active IP Right Grant
- 1995-11-29 DE DE69525739T patent/DE69525739T2/de not_active Expired - Lifetime
- 1995-12-21 US US08/576,538 patent/US5780354A/en not_active Expired - Lifetime
-
1998
- 1998-05-18 US US09/080,784 patent/US6104081A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6104081A (en) | 2000-08-15 |
| US5780354A (en) | 1998-07-14 |
| EP0746875B1 (en) | 2002-03-06 |
| DE69525739D1 (de) | 2002-04-11 |
| EP0746875A1 (en) | 1996-12-11 |
| WO1996020497A1 (en) | 1996-07-04 |
| DE69525739T2 (de) | 2002-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319251B2 (ja) | 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| EP0302654B1 (en) | Method of sealing an electrical feedthrough in a semiconductor device | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| JPH07321298A (ja) | 半導体装置製造方法 | |
| JPH09509792A (ja) | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| JP4060882B2 (ja) | 電子装置の製造方法 | |
| JPH11274290A (ja) | 半導体素子の製造方法 | |
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2517182B2 (ja) | 半導体基板及びその製造方法 | |
| JPH0680794B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3474926B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| US4017769A (en) | Integrated circuits and method of producing the same | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2800334B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH0397271A (ja) | イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071206 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080430 |