DE4443800C2

DE4443800C2 - Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung

Info

Publication number: DE4443800C2
Application number: DE4443800A
Authority: DE
Inventors: Jeong-Dae Suh; Gun-Yong Sung
Original assignee: Electronics and Telecommunications Research Institute ETRI
Current assignee: Electronics and Telecommunications Research Institute ETRI
Priority date: 1994-11-28
Filing date: 1994-12-08
Publication date: 1996-11-14
Anticipated expiration: 2014-12-09
Also published as: JP2798361B2; KR0148596B1; US5846846A; KR960019820A; NL9402097A; JPH08153908A; DE4443800A1

Description

Die Erfindung betrifft eine supraleitende Feldeffekteinrichtung mit einem Korn grenzenkanal und ein Verfahren zu ihrer Herstellung und insbesondere einen supra leitenden Feldeffekttransistor, als dessen Kanal eine in einem hochtemperatur supraleitenden Dünnfilm gebildete Korngrenze verwendet wird, und ein Verfahren zu seiner Herstellung.

Supraleitende Feldeffekttransistoren hat man verbreitet als aktive Bauelemente verwendet, die durch hohe Rechengeschwindigkeit, hohe Datenverarbeitungs geschwindigkeit und niedrigen Stromverbrauch gekennzeichnet sind, und sie können hauptsächlich in Signalverarbeitungsgeräten eingesetzt werden, wie Video- Signalverarbeitungssystemen, Hochleistungs-Arbeitsplatzrechnern, Satelliten- Signalverarbeitungssystemen, Supercomputern und dergleichen.

Fig. 1 zeigt die Bauweise eines aus der EP 0 533 519 A2 bekannten supraleitenden Feldeffekttransistors (in der Folge "FET" genannt) mit einem extrem dünnen supraleitenden Kanal. In Fig. 1 weist der bekannte supraleitende FET ein Substrat 11, das aus YBa₂Cu₃O_7-x besteht, einen extrem dünnen supraleitenden Kanal 12, der aus einem Oxidsupra leiter-Dünnfilm auf der Hauptoberfläche des Substrats 11 besteht, und eine Isolierschicht 13 auf, die auf dem supraleitenden Kanal 12 gebildet ist. Der FET weist ferner Source/Drain-Elektroden 15 und 16 aus Metall, die an den beiden Enden des supraleitenden Kanals 12 gebildet sind, und eine Gate-Elektrode 14 aus Metall auf, die auf der Isolierschicht 13 gebildet ist. Bei diesem Aufbau eines FET ist die Isolierschicht 13 aus SrTiO₃ gebildet und besteht der supraleitende Kanal 12 aus einem hochtemperatursupraleitenden Dünnfilm. Dieser supraleitende FET weist einen Dreischicht-Aufbau auf, wobei die Schichten Metall-Isolator-Hochtempera tursupraleiter aufeinanderfolgend auf dem Substrat 11 gebildet sind.

Fig. 2 zeigt die Bauweise eines anderen, aus der US 5 278 136 bekannten supraleitenden FET mit einem umgekehrten Dreischicht-Aufbau. Der supraleitende FET von Fig. 2 weist ein mit Nb dotiertes SrTiO₃-Substrat 21, eine Platinschicht 22, die auf einer Hauptober fläche des Substrats 21 gebildet ist, und eine supraleitende Kanalschicht 24 auf, die über der Platinschicht 22 gebildet ist, mit einer Isolierschicht 23 dazwischen. Der supraleitende FET von Fig. 2 weist ferner Source/Drain-Elektroden 25 und 26 aus Metall, die auf der supraleitenden Kanalschicht 24 gebildet und elektrisch voneinander getrennt sind, und eine Gate-Elektrode 27 auf, die auf der Rückseite des Substrats 21 gebildet ist. Der supraleitende FET von Fig. 2 weist im Vergleich zu dem supraleitenden FET von Fig. 1 einen umgekehrten Dreischicht-Aufbau auf.

Da bei diesen supraleitenden FET ein hochtemperatursupraleitender Film als Gate verwendet wird, gibt es jedoch das ernstliche Problem, daß der elektrische Feld effekt im Bereich mehrerer Prozent verringert wird.

Außerdem gibt es Gründe dafür, daß bei den bekannten supraleitenden FET keine starken elektrischen Feldeffekte erzielt werden können. Einer dieser Gründe ist, daß als hochtemperatursupraleitende Kanalschicht des FET ein ultradünner Film mit einer Dicke von 10 nm oder weniger eingesetzt wird. Bei der prak tischen Herstellung der hochtemperatursupraleitenden Schicht gibt es mehrere Probleme.

Erstens, da im Falle der Herstellung einer supraleitenden YBa₂CuO_7-x-Schicht mit einem extrem dünnen Film die supraleitende Schicht chemisch mit der Luftfeuch tigkeit reagiert und sehr schnell zerlegt und in andere Stoffe umgewandelt wird, verliert sie ihre Supraleitungsmerkmale.

Zweitens, da bei der Fertigung von supraleitenden Transistoren mehrere Ätz prozeßschritte durchgeführt werden müssen, wird die chemische Beständigkeit einer extrem dünnen supraleitenden Schicht ernstlich verringert.

Ist schließlich die Dicke einer extrem dünnen supraleitenden Schicht weiterhin gering, so wird die Reproduktion einer solchen supraleitenden Schicht ernstlich vermindert, da der optimale Bereich einer Filmbildungsbedingung begrenzt ist.

Aus IEEE Transactions on Applied Superconductivity, Band 3, Nr. 1, S. 2925-2928, 1993, ist ein weiterer supraleitender FET bekannt, bei dem in einem auf einem Oxidkristallsubstrat angeordneten hochtemperatursupraleitenden Dünnfilm eine Korngrenze gebildet ist, die als schwache Brücken dient. Auf dem Dünnfilm ist eine Gate-Isolierschicht und darauf, oberhalb der Korngrenze, eine Gate-Elektrode angeordnet.

Der bekannte supraleitende FET, der eine Korngrenze als Kanal verwendet, wird hergestellt, indem zwei Kristalle mit verschiedener Kristallorientierung zusammengefügt werden, um ein Bikristallsubstrat zu bilden, und ein hochtemperatursupraleitender Dünnfilm auf dem Bikristallsubstrat aufgewachsen wird, um die Korngrenze im Übergangsteil des Bikristallsubstrats zu bilden.

Ein Problem ist es, daß ein hochtemperatursupraleitender FET im Falle der Verwendung eines Bikristallsubstrats nicht wirtschaftlich gefertigt werden kann, da ein Bikristallsubstrat im Vergleich zu einem Kristallsubstrat sehr teuer ist.

Der Erfindung liegt die Aufgabe zugrunde, einen supraleitenden FET und ein Verfahren zur Herstellung eines supraleitenden FET zu schaffen, bei dem kein Bikristallsubstrat benötigt wird und bei dem während des Aufwachsens eines hochtemperatursupraleitenden Dünnfilms in Übereinstimmung mit Kristallorientierungen eine Korngrenze hergestellt wird.

Diese Aufgabe wird hinsichtlich einer entsprechenden Vorrichtung erfingungsgemäß durch eine supraleitende Feldeffekteinrichtung nach dem Anspruch 1 und hinsichtlich eines entsprechenden Verfahrens durch ein Verfahren nach dem Anspruch 3 gelöst.

Eine vorteilhafte Ausgestaltung des FET ist im Anspruch 2 angegeben, vorteilhafte Weiterbildungen des Verfahrens finden sich in den Ansprüchen 4 bis 16.

Da die Korngrenze, die als Kanal dient, durch Veränderung der Aufwachstemperatur des Dünnfilms, ohne ein teures Bikristallsubstrat zu verwenden, in einem preiswerteren Oxidkristallsubstrat gebildet werden kann, kann der hochtemperatur supraleitende FET außerdem wirtschaftlich gefertigt werden.

Weitere Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung der bevorzugten Ausführungsform und aus der Zeichnung, auf die Bezug genommen wird. In der Zeichnung sind:

Fig. 1 eine Querschnittsansicht, die die Bauweise einer bekannten supraleitenden Feldeffekteinrichtung zeigt, die einen Dreischicht-Aufbau aus Metall-Isolator- Supraleiter aufweist;

Fig. 2 eine Querschnittsansicht, die die Bauweise einer anderen bekannten supra leitenden Feldeffekteinrichtung zeigt, die einen umgekehrten Dreischicht-Aufbau aufweist; und

Fig. 3A bis 3H Querschnittsansichten, die die Schritte zur Herstellung einer hoch temperatursupraleitenden Feldeffekteinrichtung gemäß einer Ausführungsform der Erfindung zeigen.

Unter Bezugnahme auf Fig. 3A wird gezeigt, daß ein gemusterter erster supraleitender Dünnfilm 20 unter Verwendung einer Impulslaserablagerung auf einem Oxid kristallsubstrat 10 abgelagert wird. Der Bildungsprozeß des gemusterten supra leitenden Dünnfilms 20 wird bei einer Substrattemperatur von 750°C bis 800°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt.

Im Detail wird auf dem Substrat 10 eine hochtemperatursupraleitende Schicht aus einem YBa₂Cu₃O_7-x-Material (0 x 7) abgelagert und dann ein Musterbildungsprozeß durchgeführt. Auf diese Weise wird auf dem Substrat 10 der gemusterte supra leitende Dünnfilm 20 gebildet, wie in Fig. 3A gezeigt.

Beim Versehen der ersten supraleitenden Schicht mit einem Muster wird ein bekanntes Trockenätzverfahren durchgeführt, wie Argon-Ionenätzen, um die supraleitende Schicht selektiv zu entfernen, und auf diese Weise wird auf dem Substrat ein gemusterter supraleitender Dünnfilm 20 gebildet, der eine Öffnung aufweist. Die übrigbleibende supraleitende Schicht 20 dient als Source-/Drain-Gebiete eines FET.

Das Substrat besteht aus einem Material aus der Klasse der Oxidsupraleiter, wie ein (100)-orientiertes isolierendes Substrat aus SrTiO₃ oder ein (100)-orientiertes isolierendes Substrat aus LaSrGaO₄.

Fig. 3B zeigt, daß auf dem Aufbau von Fig. 3A eine Schablonenschicht 30 gebildet wird. Wie in Fig. 3B gezeigt, wird die aus PrBa₂Cu₃O_7-x (0 x 7) bestehende Scha blonenschicht 30 auf dem gemusterten supraleitenden Dünnfilm 20 abgelagert. Der Bildungsprozeß der Schablonenschicht 30 wird bei einer Substrattemperatur von 600°C bis 650°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt, um die Schablonenschicht mit einer Dicke von 200 nm zu bilden.

Anschließend wird ein Musterbildungsprozeß durchgeführt, um eine gemusterte Schablonenschicht 30a zu bilden. Dazu wird ein bekanntes Trockenätzverfahren durchgeführt, um lediglich einen Teil der Schablonenschicht 30 selektiv zu entfer nen, wie in Fig. 3C gezeigt.

In dieser Ausführungsform wird ein entfernter Teil der Schablonenschicht 30 ein erster Teil genannt und wird ein übrigbleibender Teil der Schablonenschicht 30a ein zweiter Teil genannt.

Fig. 3D zeigt, daß auf dem Aufbau von Fig. 3C ein zweiter hochtemperatursupraleitender Dünnfilm 40 gebildet wird, der eine Korngrenze 40c aufweist. Wie in Fig. 3D gezeigt, wird der zweite hochtemperatursupraleitende Dünnfilm 40 auf der gemusterten Schablonenschicht 30a aufgewachsen. Dieser Aufwachsprozeß des supraleitenden Dünnfilms 40 wird bei einer Substrattemperatur von 750°C bis 800°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt, um den zweiten supraleitenden Dünnfilm mit einer Dicke von 100 nm zu bilden. Infolge eines Orientierungsunterschieds wird dann im supraleitenden Dünnfilm 40 die Korn grenze 40c gebildet.

Im Detail wird während des Aufwachsens des zweiten supraleitenden Dünnfilms 40 ein hochtemperatursupraleitendes Material auf dem entfernten ersten Teil der gemusterten Schablonenschicht in der c-Achse vertikal orientiert, und gleichzeitig wird ein hochtemperatursupraleitendes Material auf dem vorhandenen zweiten Teil der gemusterten Schablonenschicht 30a in der c-Achse horizontal orientiert. Daher wird während des Aufwachsens des hochtemperatursupraleitenden Dünnfilms 40 zwischen dem vertikal zur c-Achse orientierten supraleitenden Dünn film 40a und dem horizontal zur c-Achse orientierten supraleitenden Dünnfilm 40b infolge des Orientierungsunterschieds dazwischen die Korngrenze 40c gebildet.

In dieser Ausführungsform besteht der hochtemperatursupraleitende Dünnfilm 40 aus YBa₂Cu₃O_7-x (0 x 7).

Fig. 3E zeigt, daß auf dem hochtemperatursupraleitenden Dünnfilm 40 eine Isolierschicht 50 gebildet wird. Der Bildungsprozeß der Isolierschicht 50 wird bei einer Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt, um die Isolierschicht mit einer Dicke von 10 nm zu bilden. Die Isolierschicht soll verhindern, daß sich die Eigenschaften des hochtemperatursupraleitenden Dünnfilms 40 verschlechtern, wenn der supra leitende Dünnfilm 40 der Luft ausgesetzt wird, und besteht auch aus SrTiO₃.

Fig. 3F zeigt, daß die Isolierschicht 50 selektiv entfernt wird. Um auf der freilie genden Oberfläche des gemusterten supraleitenden Dünnfilms 40 Source-/Drain- Elektroden aufzutragen, wird eine gemusterte Isolierschicht 50a gebildet, wie in Fig. 3F gezeigt.

Fig. 3G zeigt, daß auf der gemusterten Isolierschicht 50a eine Gate-Isolierschicht 60 aus SrTiO₃ gebildet wird. Der Bildungsprozeß der Gate-Isolierschicht 60 wird bei einer Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoff druck von etwa 13 Pa durchgeführt, um die Gate-Isolierschicht mit einer Dicke von 100 nm zu bilden. Die Gate-Isolierschicht 60 ist mit 100 nm dick genug, um zu verhindern, daß ein Tunnelstrom durch sie hindurchfließt.

Schließlich werden auf freiliegenden Oberflächen des hochtemperatursupraleiten den Dünnfilms 40 Source-/Drain-Elektroden 70a, 70b gebildet und wird gleichzeitig auf einem Teil der Gate-Isolierschicht 60 eine Gate-Elektrode 70c gebildet. Die Elektroden weisen eine Dicke von 100 nm auf und bestehen aus Ag oder Au.

Da in dem gemäß dem Herstellungsverfahren der Erfindung erzeugten supraleiten den Feldeffekttransistor eine Gate-Elektrode direkt über einer Korngrenze gebildet ist, wie oben beschrieben und in Fig. 3H gezeigt, kann der Stromfluß zwischen der Source- und der Drain-Elektrode durch eine über die Gate-Isolierschicht angelegte Spannung gesteuert werden.

Claims

1. Supraleitende Feldeffekteinrichtung mit einem Korngrenzenkanal, welche folgende Teile enthält:
ein Oxidkristallsubstrat (10);
erste hochtemperatursupraleitende Dünnfilme (20), die auf dem Substrat elektrisch voneinander getrennt angeordnet sind, wobei zwischen den Dünnfilmen ein Teil der Oberfläche des Substrats freiliegt und jeder der ersten hochtemperatursupraleitenden Dünnfilme als Source/Drain dient;
eine Schablonenschicht (30), die auf einem der ersten hochtemperatursupraleitenden Dünnfilme und einem Teil der freiliegenden Oberfläche des Substrats gebildet ist;
einen zweiten hochtemperatursupraleitenden Dünnfilm (40), der die Source/Drain-Bereiche miteinander verbindet und der einen ersten, in der c-Achse vertikal orientierten Teil (40a), in dem die Schablonenschicht nicht existiert, einen zweiten, in der c-Achse horizontal orientierten Teil (40b), in dem die Schablonenschicht existiert, und eine Korngrenze (40c) aufweist, die zwischen dem ersten und dem zweiten Teil gebildet ist;
eine Gate-Isolierschicht (60), die auf dem zweiten hochtemperatursupraleitenden Dünnfilm gebildet ist;
eine Gate-Elektrode (70c), die auf der Gate-Isolierschicht gebildet ist; und
Source- und Drain-Elektroden (70a, 70b), die auf freiliegenden Oberflächen des zweiten hochtemperatursupraleitenden Dünnfilms über den beiden ersten hochtemperatursupraleitenden Dünnfilmen gebildet sind.

2. Supraleitende Feldeffekteinrichtung mit einem Korngrenzenkanal nach Anspruch 1, dadurch gekennzeichnet, daß sie eine Isolierschicht (50) aufweist, die zwischen dem zweiten hochtemperatursupraleitenden Dünnfilm (40) und der Gate-Isolierschicht (60) angeordnet ist.

3. Verfahren zur Herstellung einer supraleitenden Feldeffekteinrichtung nach Anspruch 2, welches folgende Schritte umfaßt:
Vorbereiten eines Oxidkristallsubstrats (10);
Ablagern eines ersten hochtemperatursupraleitenden Dünnfilms (20) auf einer Hauptoberfläche des Oxidkristallsubstrats;
Versehen des ersten supraleitenden Dünnfilms mit einem Muster, um erste gemusterte supraleitende Dünnfilme zu bilden, die auf dem Substrat elektrisch voneinander getrennt angeordnet sind und als Source/Drain dienen;
Ablagern einer Schablonenschicht (30) darauf bei einer ersten Temperatur;
selektives Rückätzen der Schablonenschicht, um eine gemusterte Schablonenschicht zu bilden, die einen freiliegenden Teil, in dem die Schablonenschicht entfernt ist, und einen Aufwachsteil (30a) aufweist, in dem die Schablonenschicht abgelagert ist;
Aufwachsen eines zweiten hochtemperatursupraleitenden Dünnfilms (40), der die Source/Drain-Bereiche miteinander verbindet und der einen ersten, in der c-Achse vertikal orientierten Teil (40a), in dem die Schablonenschicht nicht existiert, einen zweiten, in der c-Achse horizontal orientierten Teil (40b), in dem die Schablonenschicht existiert, und eine Korngrenze (40c) aufweist, die zwischen dem ersten und zweiten Teil gebildet ist;
Ablagern einer Isolierschicht (50) auf dem zweiten hochtemperatursupraleitenden Dünnfilm, um den zweiten hochtemperatursupraleitenden Dünnfilm vor einer Verschlechterung seiner Eigenschaften in der Luft zu schützen;
selektives Rückätzen der Isolierschicht, um eine gemusterte Isolierschicht (50a) zu bilden, die einen über der Öffnung gebildeten abgelagerten Teil und über dem gemusterten supraleitenden Dünnfilm gebildete geätzte Teile aufweist;
Bilden einer Gate-Isolierschicht (60) auf der gemusterten Isolierschicht; und
Auftragen von Metallelektroden darauf, wobei auf den geätzten Teilen Source- bzw. Drain-Elektroden (70a, 70b) gebildet werden und auf dem abgelagerten Teil der Gate-Isolierschicht direkt über der Korngrenze eine Gate-Elektrode (70c) gebildet wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Oxidkristallsubstrat aus einem Material aus der Klasse der Oxidsupraleiter besteht.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat ein (100)-orientiertes isolierendes Substrat aus SrTiO₃ oder ein (100)-orientiertes isolierendes Substrat aus LaSrGaO₄ ist.

6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß das Ablagern des ersten hochtemperatursupraleitenden Dünnfilms bei einer Substrattemperatur von 750°C bis 800°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt wird, und daß sodann die Schablonenschicht mit einer Dicke von 100 nm gebildet wird.

7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Schablonenschicht aus PrBa₂Cu₃O_7-x (0 x 7) besteht.

8. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß das Ablagern der Schablonenschicht bei einer Substrattemperatur von 600°C bis 650°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt wird, um die Schablonenschicht mit einer Dicke von 200 nm zu bilden.

9. Verfahren nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß das Aufwachsen des zweiten supraleitenden Dünnfilms bei einer Substrattemperatur von 750°C bis 800°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt wird, um den zweiten supraleitenden Dünnfilm mit einer Dicke von 100 nm zu bilden.

10. Verfahren nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß der zweite supraleitende Dünnfilm aus YBa₂Cu₃O_7-x (0 × 7) besteht.

11. Verfahren nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, daß das Ablagern der Isolierschicht bei einer Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt wird, um die Isolierschicht mit einer Dicke von 10 nm zu bilden.

12. Verfahren nach einem der Ansprüche 3 bis 11, dadurch gekennzeichnet, daß die Isolierschicht aus SrTiO₃ besteht.

13. Verfahren nach einem der Ansprüche 3 bis 12, dadurch gekennzeichnet, daß das Ablagern der Gate-Isolierschicht bei einer Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoffdruck von etwa 13 Pa durchgeführt wird, um die Gate-Isolierschicht mit einer Dicke von 100 nm zu bilden.

14. Verfahren nach einem der Ansprüche 3 bis 13, dadurch gekennzeichnet, daß die Gate-Isolierschicht aus SrTiO₃ besteht.

15. Verfahren nach einem der Ansprüche 3 bis 14, dadurch gekennzeichnet, daß jede der Metallelektroden eine Dicke von 100 nm aufweist und aus Ag oder Au besteht.

16. Verfahren nach Anspruch 6, bei dem der erste hochtemperatursupraleitende Dünnfilm aus YBa₂Cu₃O_7-x besteht.