DE4443800A1 - Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung - Google Patents
Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE4443800A1 DE4443800A1 DE4443800A DE4443800A DE4443800A1 DE 4443800 A1 DE4443800 A1 DE 4443800A1 DE 4443800 A DE4443800 A DE 4443800A DE 4443800 A DE4443800 A DE 4443800A DE 4443800 A1 DE4443800 A1 DE 4443800A1
- Authority
- DE
- Germany
- Prior art keywords
- thin film
- layer
- superconducting thin
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
- H10N60/0941—Manufacture or treatment of Josephson-effect devices comprising high-Tc ceramic materials
Description
Die Erfindung betrifft eine supraleitende Feldeffekteinrichtung mit einem Korn
grenzenkanal und ein Verfahren zu ihrer Herstellung und insbesondere einen supra
leitenden Feldeffekttransistor, als dessen Kanal eine in einem hochtemperatur
supraleitenden Dünnfilm gebildete Korngrenze verwendet wird, und ein Verfahren
zu seiner Herstellung.
Supraleitende Feldeffekttransistoren hat man verbreitet als aktive Bauelemente
verwendet, die durch hohe Rechengeschwindigkeit, hohe Datenverarbeitungs
geschwindigkeit und niedrigen Stromverbrauch gekennzeichnet sind, und sie
können hauptsächlich in Signalverarbeitungsgeräten eingesetzt werden, wie Video-
Signalverarbeitungssystemen, Hochleistungs-Arbeitsplatzrechnern, Satelliten-
Signalverarbeitungssystemen, Supercomputern und dergleichen.
Fig. 1 zeigt die Bauweise eines bekannten supraleitenden Feldeffekttransistors (in
der Folge "FET" genannt) mit einem extrem dünnen supraleitenden Kanal. In Fig.
1 weist der bekannte supraleitende FET ein Substrat 11, das aus YBa₂Cu₃O7-x
besteht, einen extrem dünnen supraleitenden Kanal 12, der aus einem Oxidsupra
leiter-Dünnfilm auf der Hauptoberfläche des Substrats 11 besteht, und eine
Isolierschicht 13 auf, die auf dem supraleitenden Kanal 12 gebildet ist. Der FET
weist ferner Source/Drain-Elektroden 15 und 16 aus Metall, die an den beiden
Enden des supraleitenden Kanals 12 gebildet sind, und eine Gate-Elektrode 14 aus
Metall auf, die auf der Isolierschicht 13 gebildet ist. Bei diesem Aufbau eines FET
ist die Isolierschicht 13 aus SrTiO₃ gebildet und besteht der supraleitende Kanal 12
aus einem hochtemperatursupraleitenden Dünnfilm. Dieser supraleitende FET weist
einen Dreischicht-Aufbau auf, wobei die Schichten Metall-Isolator-Hochtempera
tursupraleiter aufeinanderfolgend auf dem Substrat 11 gebildet sind, und ist in der
EP-A-0 533 519 offenbart.
Fig. 2 zeigt die Bauweise eines anderen bekannten supraleitenden FET mit einem
umgekehrten Dreischicht-Aufbau. Der supraleitende FET von Fig. 2 weist ein mit
Nb dotiertes SrTiO₃-Substrat 21, eine Platinschicht 22, die auf einer Hauptober
fläche des Substrats 21 gebildet ist, und eine supraleitende Kanalschicht 24 auf,
die über der Platinschicht 22 gebildet ist, mit einer Isolierschicht 23 dazwischen.
Der supraleitende FET von Fig. 2 weist ferner Source/Drain-Elektroden 25 und 26
aus Metall, die auf der supraleitenden Kanalschicht 24 gebildet und elektrisch
voneinander getrennt sind, und eine Gate-Elektrode 27 auf, die auf der Rückseite
des Substrats 21 gebildet ist. Der supraleitende FET von Fig. 2 weist im Vergleich
zu dem supraleitenden FET von Fig. 1 einen umgekehrten Dreischicht-Aufbau auf
und ist in der US-A-5 278 1 38 offenbart.
Da bei diesen supraleitenden FET ein hochtemperatursupraleitender Film als Gate
verwendet wird, gibt es jedoch das ernstliche Problem, daß der elektrische Feld
effekt im Bereich mehrerer Prozent verringert wird.
Außerdem gibt es Gründe dafür, daß bei den bekannten supraleitenden FET keine
starken elektrischen Feldeffekte erzielt werden können. Einer dieser Gründe ist,
daß als hochtemperatursupraleitende Kanalschicht des FET ein ultradünner Film
mit einer Dicke von 10 nm (100 Å) oder weniger eingesetzt wird. Bei der prak
tischen Herstellung der hochtemperatursupraleitenden Schicht gibt es mehrere
Probleme.
Erstens, da im Falle der Herstellung einer supraleitenden YBa₂CuO7-x-Schicht mit
einem extrem dünnen Film die supraleitende Schicht chemisch mit der Luftfeuch
tigkeit reagiert und sehr schnell zerlegt und in andere Stoffe umgewandelt wird,
verliert sie ihre Supraleitungsmerkmale.
Zweitens, da bei der Fertigung von supraleitenden Transistoren mehrere Ätz
prozeßschritte durchgeführt werden müssen, wird die chemische Beständigkeit
einer extrem dünnen supraleitenden Schicht ernstlich verringert.
Ist schließlich die Dicke einer extrem dünnen supraleitenden Schicht weiterhin
gering, so wird die Reproduktion einer solchen supraleitenden Schicht ernstlich
vermindert, da der optimale Bereich einer Filmbildungsbedingung begrenzt ist.
Außerdem ist ein weiterer supraleitender FET bekannt, bei dem in einem hoch
temperatursupraleitenden Dünnfilm, der als sein Gate verwendet wird, künstlich
schwache Brücken hergestellt sind. In so einem supraleitenden FET ist in dem
hochtemperatursupraleitenden Dünnfilm, der als Kanal darin verwendet wird, eine
Korngrenze gebildet, die als schwache Brücken dient.
Der bekannte supraleitende FET, der eine Korngrenze als Kanal verwendet, wird
hergestellt, indem eine Hauptoberfläche eines Substrat poliert wird, um eine Viel
zahl von Nuten zu bilden, und ein hochtemperatursupraleitender Dünnfilm auf der
Hauptoberfläche des Substrats aufgewachsen wird, um eine Gruppe von Korn
grenzen in der Umgebung der Nuten zu bilden. Dieses Herstellungsverfahren wird
in einer Mitteilung von J. Mannhart et al in Applied Physics Letters 62 (6), S. 630-
632, 1993, beschrieben.
Ein anderes Fertigungsverfahren für so einen supraleitenden FET umfaßt, zwei
Kristalle mit verschiedener Kristallorientierung zusammenzufügen, um ein
Bikristallsubstrat zu bilden, und einen hochtemperatursupraleitenden Dünnfilm auf
dem Bikristallsubstrat aufzuwachsen, um eine Korngrenze im Übergangsteil des
Bikristallsubstrats zu bilden. Dieses Fertigungsverfahren wird beschrieben in einer
Mitteilung von K. Nakajima et al, Applied Physics Letters 63 (5), S. 684-688,
1993, oder Z. G. Invanov et al, IEEE Transactions on Applied Superconductivity,
Band 3, Nr. 1, S. 2925-1928, 1993.
Da die oben beschriebenen Verfahren alle davon Gebrauch machen, daß ein
Substrat auf einer seiner Oberflächen, auf der ein hochtemperatursupraleitender
Dünnfilm abgelagert wird, mechanisch verändert wird, um eine Vielzahl von Nuten
zu bilden, und dann auf den supraleitenden Dünnfilm eine Korngrenze hergestellt
wird, gibt es jedoch mehrere Probleme.
Eines der Probleme besteht darin, daß mehrere komplizierte Bearbeitungsschritte
erforderlich sind, um auf dem Substrat Nuten herzustellen, wie das Polieren des
Substrats, das Reinigen des Substrats, das Glühen des Substrat und dergleichen.
Ein weiteres Problem ist es, daß es schwierig ist, die Anzahl und die Tiefe der
Nuten zu steuern. Außerdem kann ein hochtemperatursupraleitender FET im Falle
der Verwendung eines Bikristallsubstrats nicht wirtschaftlich gefertigt werden, da
ein Bikristallsubstrat im Vergleich zu einem Kristallsubstrat sehr teuer ist.
Der Erfindung liegt die Aufgabe zugrunde, einen supraleitenden FET zu schaffen,
bei dem eine zwischen supraleitenden Schichten mit verschiedener Kristallorien
tierung gebildete Korngrenze als Kanal verwendet wird.
Außerdem soll mit der Erfindung ein Verfahren zur Herstellung eines supraleiten
den FET geschaffen werden, bei dem während des Aufwachsens eines hochtem
peratursupraleitenden Dünnfilms in Übereinstimmung mit Kristallorientierungen
eine Korngrenze hergestellt wird.
Ferner soll mit der Erfindung ein Verfahren zur Herstellung eines supraleitenden
FET geschaffen werden, bei dem in Übereinstimmung mit Veränderungen der Auf
wachstemperatur eines hochtemperatursupraleitenden Dünnfilms eine Korngrenze
hergestellt wird.
Diese Aufgabe wird hinsichtlich einer entsprechenden Vorrichtung erfindungs
gemäß durch eine supraleitende Feldeffekteinrichtung mit einem Korngrenzenkanal
gelöst, die gekennzeichnet ist durch: ein Oxidkristallsubstrat; erste hochtem
peratursupraleitende Dünnfilme, die elektrisch voneinander getrennt sind, wobei
jeder der ersten hochtemperatursupraleitenden Dünnfilme als Source/Drain dient;
eine Schablonenschicht, die auf einem der ersten hochtemperatursupraleitenden Dünnfilme und einem Teil einer freiliegenden Oberfläche des Substrats gebildet ist;
einen zweiten hochtemperatursupraleitenden Dünnfilm, der einen ersten, in der c-Achse vertikal orientierten Teil, in dem die Schablonenschicht nicht existiert,
einen zweiten, in der c-Achse horizontal orientierten Teil, in dem die Schablonen schicht existiert, und eine Korngrenze aufweist, die zwischen dem ersten und dem zweiten Teil gebildet ist; eine Gate-Isolierschicht, die auf dem zweiten hochtem peratursupraleitenden Dünnfilm gebildet ist; eine Gate-Elektrode, die auf der Gate- Isolierschicht gebildet ist; und Source- und Drain-Elektroden, die auf freiliegenden Oberflächen des zweiten hochtemperatursupraleitenden Dünnfilms über den beiden ersten hochtemperatursupraleitenden Dünnfilmen gebildet sind.
eine Schablonenschicht, die auf einem der ersten hochtemperatursupraleitenden Dünnfilme und einem Teil einer freiliegenden Oberfläche des Substrats gebildet ist;
einen zweiten hochtemperatursupraleitenden Dünnfilm, der einen ersten, in der c-Achse vertikal orientierten Teil, in dem die Schablonenschicht nicht existiert,
einen zweiten, in der c-Achse horizontal orientierten Teil, in dem die Schablonen schicht existiert, und eine Korngrenze aufweist, die zwischen dem ersten und dem zweiten Teil gebildet ist; eine Gate-Isolierschicht, die auf dem zweiten hochtem peratursupraleitenden Dünnfilm gebildet ist; eine Gate-Elektrode, die auf der Gate- Isolierschicht gebildet ist; und Source- und Drain-Elektroden, die auf freiliegenden Oberflächen des zweiten hochtemperatursupraleitenden Dünnfilms über den beiden ersten hochtemperatursupraleitenden Dünnfilmen gebildet sind.
Hinsichtlich eines entsprechenden Verfahrens wird die Aufgabe erfindungsgemäß
durch ein Verfahren zur Herstellung einer supraleitenden Feldeffekteinrichtung mit
einem Korngrenzenkanal gelöst, das gekennzeichnet ist durch: Vorbereiten eines
Oxidkristallsubstrats; Ablagern eines ersten hochtemperatursupraleitenden Dünn
films auf einer Hauptoberfläche des Oxidkristallsubstrats; Versehen des ersten
supraleitenden Dünnfilms mit einem Muster, um einen gemusterten supraleitenden
Dünnfilm zu bilden, der eine Öffnung aufweist; Ablagern einer Schablonenschicht
darauf bei einer ersten vorbestimmten Temperatur; selektives Rückätzen der
Schablonenschicht, um eine gemusterte Schablonenschicht zu bilden, die einen
freiliegenden Teil, in dem die Schablonenschicht entfernt ist, und einen Aufwachs
teil aufweist, in dem die Schablonenschicht abgelagert ist; Aufwachsen eines
zweiten hochtemperatursupraleitenden Dünnfilms bei einer zweiten vorbestimmten
Temperatur, um zwischen dem freiliegenden Teil und der gemusterten Schablonen
schicht in Übereinstimmung mit deren Orientierung eine Korngrenze zu bilden;
Ablagern einer Isolierschicht auf dem zweiten hochtemperatursupraleitenden
Dünnfilm, um den zweiten hochtemperatursupraleitenden Dünnfilm vor einer Ver
schlechterung seiner Eigenschaften in der Luft zu schützen; selektives Rückätzen
der Isolierschicht, um eine gemusterte Isolierschicht zu bilden, die einen über der
Öffnung gebildeten abgelagerten Teil und über dem gemusterten supraleitenden
Dünnfilm gebildete geätzte Teile aufweist; Bilden einer Gate-Isolierschicht auf der
gemusterten Isolierschicht; und Auftragen von Metallelektroden darauf, wobei auf
den geätzten Teilen Source- bzw. Drain-Elektroden gebildet werden und auf dem
abgelagerten Teil der Gate-Isolierschicht direkt über der Korngrenze eine Gate-
Elektrode gebildet wird.
In einer Ausführungsform besteht das Oxidkristallsubstrat aus einem Material aus
der Klasse der Oxidsupraleiter.
In einer Ausführungsform umfaßt die Klasse der Oxidsupraleiter ein (100)-
orientiertes isolierendes Substrat aus SrTiO₃ oder ein (100)-orientiertes isolierendes
Substrat aus LaSrGaO₄.
In einer Ausführungsform wird das Ablagern des ersten hochtemperatursupralei
tenden Dünnfilms bei einer Substrattemperatur von 750°C bis 800°C und unter
einem Sauerstoffdruck von etwa 13 Pa (100 mTorr) durchgeführt, um die Schablo
nenschicht mit einer Dicke von 100 nm zu bilden. Die Schablonenschicht besteht
aus PrBa₂Cu₃O7-x (0 x 7).
In einer Ausführungsform wird das Ablagern der Schablonenschicht bei einer
Substrattemperatur von 600°C bis 650°C und unter einem Sauerstoffdruck von
etwa 13 Pa (100 mTorr) durchgeführt, um die Schablonenschicht mit einer Dicke
von 200 nm zu bilden.
In einer Ausführungsform wird das Aufwachsen des zweiten supraleitenden
Dünnfilms bei einer Substrattemperatur von 750°C bis 800°C und unter einem
Sauerstoffdruck von etwa 13 Pa (100 mTorr) durchgeführt, um den zweiten
supraleitenden Dünnfilm mit einer Dicke von 100 nm zu bilden.
In einer Ausführungsform weist der zweite supraleitende Dünnfilm einen ersten
Teil, in dem ein hochtemperatursupraleitendes Material auf dem freiliegenden Teil
der Schablonenschicht in der c-Achse vertikal orientiert ist, einen zweiten Teil, in
dem das hochtemperatursupraleitende Material auf dem Aufwachsteil der Scha
blonenschicht in der c-Achse horizontal orientiert ist, und eine Korngrenze auf, die
zwischen dem ersten und dem zweiten Teil gebildet ist.
In einer Ausführungsform umfaßt der Aufwachsprozeß des zweiten supraleitenden
Dünnfilms, ein hochtemperatursupraleitendes Material mit einer vertikalen
c-Achsen-Orientierung auf dem freiliegenden Teil der Schablonenschicht
abzulagern und ein hochtemperatursupraleitendes Material mit einer horizontalen
c-Achsen-Orientierung auf dem Aufwachsteil der Schablonenschicht abzulagern,
wodurch ermöglicht wird, daß die Korngrenze zwischen den Materialien mit
vertikaler bzw. horizontaler Orientierung gebildet wird. Der zweite supraleitende
Dünnfilm besteht aus YBa₂Cu₃O7-x (0 x 7).
In einer Ausführungsform wird das Ablagern der Isolierschicht bei einer Substrat
temperatur von 650°C bis 700°C und unter einem Sauerstoffdruck von etwa 13
Pa (100 mTorr) durchgeführt, um die Isolierschicht mit einer Dicke von 10 nm zu
bilden. Die Isolierschicht besteht aus SrTiO₃.
In einer Ausführungsform wird das Ablagern der Gate-Isolierschicht bei einer
Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoffdruck von
etwa 13 Pa (100 mTorr) durchgeführt, um die Gate-Isolierschicht mit einer Dicke
von 100 nm zu bilden. Die Isolierschicht besteht aus SrTiO₃.
In einer Ausführungsform weist jede der Metallelektroden eine Dicke von 100 nm
auf und besteht aus Ag oder Au.
Da in dem so erzeugten supraleitenden FET eine Gate-Elektrode direkt über einer
Korngrenze gebildet ist, kann der Stromfluß zwischen Source und Drain durch eine
über die Gate-Isolierschicht angelegte Spannung gesteuert werden.
Da die Korngrenze, die als Kanal dient, durch Veränderung der Aufwachstem
peratur des Dünnfilms, ohne ein teures Bikristallsubstrat zu verwenden, in einem
preiswerteren Oxidkristallsubstrat gebildet werden kann, kann der hochtemperatur
supraleitende FET außerdem wirtschaftlich gefertigt werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden
Beschreibung der bevorzugten Ausführungsform und aus der Zeichnung, auf die
Bezug genommen wird. In der Zeichnung sind:
Fig. 1 eine Querschnittsansicht, die die Bauweise einer bekannten supraleitenden
Feldeffekteinrichtung zeigt, die einen Dreischicht-Aufbau aus Metall-Isolator-
Supraleiter aufweist;
Fig. 2 eine Querschnittsansicht, die die Bauweise einer anderen bekannten supra
leitenden Feldeffekteinrichtung zeigt, die einen umgekehrten Dreischicht-Aufbau
aufweist; und
Fig. 3A bis 3H Querschnittsansichten, die die Schritte zur Herstellung einer hoch
temperatursupraleitenden Feldeffekteinrichtung gemäß einer Ausführungsform der
Erfindung zeigen.
Unter Bezugnahme auf Fig. 3A wird gezeigt, daß ein gemusterter supraleitender
Dünnfilm 20 unter Verwendung einer Impulslaserablagerung auf einem Oxid
kristallsubstrat 10 abgelagert wird. Der Bildungsprozeß des gemusterten supra
leitenden Dünnfilms 20 wird bei einer Substrattemperatur von 750°C bis 800°C
und unter einem Sauerstoffdruck von etwa 13 Pa (100 mTorr) durchgeführt, um
die Schablonenschicht mit einer Dicke von 100 nm zu bilden.
Im Detail wird auf dem Substrat 10 eine hochtemperatursupraleitende Schicht aus
einem YBa₂Cu₃O7-x-Material (0 x 7) abgelagert und dann ein Musterbildungsprozeß
durchgeführt. Auf diese Weise wird auf dem Substrat 10 der gemusterte supra
leitende Dünnfilm 20 gebildet, wie in Fig. 3A gezeigt.
Bei der Ablagerung der supraleitenden Schicht wird das YBa₂Cu₃O7-x-Material
(0 x 7) vertikal auf dem Substrat 10 orientiert. Beim Versehen der supraleitenden
Schicht mit einem Muster wird ein bekanntes Trockenätzverfahren durchgeführt,
wie Argon-Ionenfräsen, um die supraleitende Schicht selektiv zu entfernen, und
auf diese Weise wird auf dem Substrat ein gemusterter supraleitender Dünnfilm 20
gebildet, der eine Öffnung aufweist. Die übrigbleibende supraleitende Schicht 20
dient als Source-/Drain-Gebiete eines FET.
Das Substrat besteht aus einem Material aus der Klasse der Oxidsupraleiter, wie
ein (100)-orientiertes isolierendes Substrat aus SrTiO₃ oder ein (100)-orientiertes
isolierendes Substrat aus LaSrGaO₄.
Fig. 3B zeigt, daß auf dem Aufbau von Fig. 3A eine Schablonenschicht 30 gebildet
wird. Wie in Fig. 3B gezeigt, wird die aus PrBa₂Cu₃O7-x (0 x 7) bestehende Scha
blonenschicht 30 auf dem gemusterten supraleitenden Dünnfilm 20 abgelagert.
Der Bildungsprozeß der Schablonenschicht 30 wird bei einer Substrattemperatur
von 600°C bis 650°C und unter einem Sauerstoffdruck von etwa 13 Pa (100
mTorr) durchgeführt, um die Schablonenschicht mit einer Dicke von 200 nm zu
bilden.
Anschließend wird ein Musterbildungsprozeß durchgeführt, um eine gemusterte
Schablonenschicht 30a zu bilden. Danach wird ein bekanntes Trockenätzverfahren
durchgeführt, um lediglich einen Teil der Schablonenschicht 30 selektiv zu entfer
nen, wie in Fig. 3C gezeigt.
In dieser Ausführungsform wird ein entfernter Teil der Schablonenschicht 30 ein
erster Teil genannt und wird ein übrigbleibender Teil der Schablonenschicht 30 ein
zweiter Teil genannt.
Fig. 3D zeigt, daß auf dem Aufbau von Fig. 3C ein hochtemperatursupraleitender
Dünnfilm 40 gebildet wird, der eine Korngrenze 40c aufweist. Wie in Fig. 3D
gezeigt, wird der hochtemperatursupraleitende Dünnfilm 40 auf der gemusterten
Schablonenschicht 30a aufgewachsen. Dieser Aufwachsprozeß des supraleitenden
Dünnfilms 40 wird bei einer Substrattemperatur von 750°C bis 800°C und unter
einem Sauerstoffdruck von etwa 13 Pa (100 mTorr) durchgeführt, um den zweiten
supraleitenden Dünnfilm mit einer Dicke von 100 nm zu bilden. Infolge eines
Orientierungsunterschieds wird dann im supraleitenden Dünnfilm 40 eine Korn
grenze 40c gebildet.
Im Detail wird während des Aufwachsens des supraleitenden Dünnfilms 40 ein
hochtemperatursupraleitendes Material auf dem ersten Teil der gemusterten
Schablonenschicht 30a in der c-Achse vertikal orientiert, und gleichzeitig wird ein
hochtemperatursupraleitendes Material auf dem zweiten Teil der gemusterten
Schablonenschicht 30a in der c-Achse horizontal orientiert. Dies liegt daran, daß
ein hochtemperatursupraleitender Dünnfilm direkt auf einer freiliegenden
Oberfläche des Substrats 10 und auf einem Teil des gemusterten supraleitenden
Dünnfilms 20 aufgewachsen wird, in dem keine Schablonenschicht existiert. Zum
Beispiel wird ähnlich dem oben beschriebenen Aufwachszustand ein hochtem
peratursupraleitender Dünnfilm 40a in einer vertikalen c-Achsen-Orientierung auf
dem ersten Teil aufgewachsen, in dem eine Schablonenschicht aus PrBa₂Cu₃O7-x
existiert, ein hochtemperatursupraleitender Dünnfilm 40b aber in einer horizontalen
c-Achsen-Orientierung auf dem zweiten Teil aufgewachsen, in dem die Schablo
nenschicht aus PrBa₂Cu₃O7-x nicht existiert, wie in Fig. 3D gezeigt.
Außerdem wird während des Aufwachsens des hochtemperatursupraleitenden
Dünnfilms 40 zwischen dem vertikal zur c-Achse orientierten supraleitenden Dünn
film 40a und dem horizontal zur c-Achse orientierten supraleitenden Dünnfilm 40b
infolge eines Orientierungsunterschieds dazwischen eine Korngrenze 40c gebildet.
In dieser Ausführungsform besteht der hochtemperatursupraleitende Dünnfilm 40
aus YBa₂Cu₃O7-x (0 x 7).
Fig. 3E zeigt, daß auf dem hochtemperatursupraleitenden Dünnfilm 40 eine
Isolierschicht 50 gebildet wird. Der Bildungsprozeß der Isolierschicht 50 wird bei
einer Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoffdruck
von etwa 13 Pa (100 mTorr) durchgeführt, um die Isolierschicht mit einer Dicke
von 10 nm zu bilden. Die Isolierschicht soll verhindern, daß sich die Eigenschaften
des hochtemperatursupraleitenden Dünnfilms 40 verschlechtern, wenn der supra
leitende Dünnfilm 40 der Luft ausgesetzt wird, und besteht auch aus SrTiO₃.
Fig. 3F zeigt, daß die Isolierschicht 50 selektiv entfernt wird. Um auf der freilie
genden Oberfläche des gemusterten supraleitenden Dünnfilms 40 Source-/Drain-
Elektroden aufzutragen, wird eine gemusterte Isolierschicht 50a gebildet, wie in
Fig. 3F gezeigt.
Fig. 3G zeigt, daß auf der gemusterten Isolierschicht 50a eine Gate-Isolierschicht
60 aus SrTiO₃ gebildet wird. Der Bildungsprozeß der Gate-Isolierschicht 60 wird
bei einer Substrattemperatur von 650°C bis 700°C und unter einem Sauerstoff
druck von etwa 13 Pa (100 mTorr) durchgeführt, um die Gate-Isolierschicht mit
einer Dicke von 100 nm zu bilden. Die Gate-Isolierschicht 60 ist mit 100 nm dick
genug, um zu verhindern, daß ein Tunnelstrom durch sie hindurchfließt.
Schließlich werden auf freiliegenden Oberflächen des hochtemperatursupraleiten
den Dünnfilms 40 Source-/Drain-Elektroden 70a, 70b gebildet und wird gleichzeitig
auf einem Teil der Gate-Isolierschicht 60 eine Gate-Elektrode 70c gebildet. Die
Elektroden weisen eine Dicke von 100 nm auf und bestehen aus Ag oder Au.
Da in dem gemäß dem Herstellungsverfahren der Erfindung erzeugten supraleiten
den Feldeffekttransistor eine Gate-Elektrode direkt über einer Korngrenze gebildet
ist, wie oben beschrieben und in Fig. 3H gezeigt, kann der Stromfluß zwischen der
Source- und der Drain-Elektrode durch eine über die Gate-Isolierschicht angelegte
Spannung gesteuert werden.
Da die Korngrenze, die als Kanal dient, durch Veränderung der Aufwachstem
peratur des Dünnfilms, ohne ein teures Bikristallsubstrat zu verwenden, in einem
preiswerteren Oxidkristallsubstrat gebildet werden kann, kann die hochtemperatur
supraleitende Feldeffekteinrichtung außerdem wirtschaftlich gefertigt werden.
Für den Fachmann ergeben sich natürlich verschiedene andere Modifizierungen,
die im Rahmen und im Geiste der Erfindung leicht realisiert werden können.
Claims (16)
1. Supraleitende Feldeffekteinrichtung mit einem Korngrenzenkanal, gekenn
zeichnet durch:
ein Oxidkristallsubstrat (10);
erste hochtemperatursupraleitende Dünnfilme (20), die elektrisch voneinander getrennt sind, wobei jeder der ersten hochtemperatursupraleitenden Dünnfilme als Source/Drain dient;
eine Schablonenschicht (30), die auf einem der ersten hochtemperatursupra leitenden Dünnfilme und einem Teil einer freiliegenden Oberfläche des Substrats gebildet ist;
einen zweiten hochtemperatursupraleitenden Dünnfilm (40), der einen ersten, in der c-Achse vertikal orientierten Teil (40a), in dem die Schablonenschicht nicht existiert, einen zweiten, in der c-Achse horizontal orientierten Teil (40b), in dem die Schablonenschicht existiert, und eine Korngrenze (40c) aufweist, die zwischen dem ersten und dem zweiten Teil gebildet ist;
eine Gate-Isolierschicht (60), die auf dem zweiten hochtemperatursupraleitenden Dünnfilm gebildet ist;
eine Gate-Elektrode (70c), die auf der Gate-Isolierschicht gebildet ist; und
Source- und Drain-Elektroden (70a, 70b), die auf freiliegenden Oberflächen des zweiten hochtemperatursupraleitenden Dünnfilms über den beiden ersten hoch temperatursupraleitenden Dünnfilmen gebildet sind.
ein Oxidkristallsubstrat (10);
erste hochtemperatursupraleitende Dünnfilme (20), die elektrisch voneinander getrennt sind, wobei jeder der ersten hochtemperatursupraleitenden Dünnfilme als Source/Drain dient;
eine Schablonenschicht (30), die auf einem der ersten hochtemperatursupra leitenden Dünnfilme und einem Teil einer freiliegenden Oberfläche des Substrats gebildet ist;
einen zweiten hochtemperatursupraleitenden Dünnfilm (40), der einen ersten, in der c-Achse vertikal orientierten Teil (40a), in dem die Schablonenschicht nicht existiert, einen zweiten, in der c-Achse horizontal orientierten Teil (40b), in dem die Schablonenschicht existiert, und eine Korngrenze (40c) aufweist, die zwischen dem ersten und dem zweiten Teil gebildet ist;
eine Gate-Isolierschicht (60), die auf dem zweiten hochtemperatursupraleitenden Dünnfilm gebildet ist;
eine Gate-Elektrode (70c), die auf der Gate-Isolierschicht gebildet ist; und
Source- und Drain-Elektroden (70a, 70b), die auf freiliegenden Oberflächen des zweiten hochtemperatursupraleitenden Dünnfilms über den beiden ersten hoch temperatursupraleitenden Dünnfilmen gebildet sind.
2. Verfahren zur Herstellung einer supraleitenden Feldeffekteinrichtung mit einem
Korngrenzenkanal, gekennzeichnet durch:
Vorbereiten eines Oxidkristallsubstrats (10);
Ablagern eines ersten hochtemperatursupraleitenden Dünnfilms (20) auf einer Hauptoberfläche des Oxidkristallsubstrats;
Versehen des ersten supraleitenden Dünnfilms mit einem Muster, um einen gemusterten supraleitenden Dünnfilm zu bilden, der eine Öffnung aufweist;
Ablagern einer Schablonenschicht (30) darauf bei einer ersten vorbestimmten Temperatur;
selektives Rückätzen der Schablonenschicht, um eine gemusterte Schablonen schicht (30a) zu bilden, die einen freiliegenden Teil, in dem die Schablonenschicht entfernt ist, und einen Aufwachsteil aufweist, in dem die Schablonenschicht abgelagert ist;
Aufwachsen eines zweiten hochtemperatursupraleitenden Dünnfilms (40) bei einer zweiten vorbestimmten Temperatur, um zwischen dem freiliegenden Teil und der gemusterten Schablonenschicht in Übereinstimmung mit deren Orientierung eine Korngrenze (40c) zu bilden;
Ablagern einer Isolierschicht (50) auf dem zweiten hochtemperatursupraleitenden Dünnfilm, um den zweiten hochtemperatursupraleitenden Dünnfilm vor einer Verschlechterung seiner Eigenschaften in der Luft zu schützen;
selektives Rückätzen der Isolierschicht, um eine gemusterte Isolierschicht (50a) zu bilden, die einen über der Öffnung gebildeten abgelagerten Teil und über dem gemusterten supraleitenden Dünnfilm gebildete geätzte Teile aufweist;
Bilden einer Gate-Isolierschicht (60) auf der gemusterten Isolierschicht; und
Auftragen von Metallelektroden darauf, wobei auf den geätzten Teilen Source- bzw. Drain-Elektroden (70a, 70b) gebildet werden und auf dem abgelagerten Teil der Gate-Isolierschicht direkt über der Korngrenze eine Gate-Elektrode (70c) gebildet wird.
Vorbereiten eines Oxidkristallsubstrats (10);
Ablagern eines ersten hochtemperatursupraleitenden Dünnfilms (20) auf einer Hauptoberfläche des Oxidkristallsubstrats;
Versehen des ersten supraleitenden Dünnfilms mit einem Muster, um einen gemusterten supraleitenden Dünnfilm zu bilden, der eine Öffnung aufweist;
Ablagern einer Schablonenschicht (30) darauf bei einer ersten vorbestimmten Temperatur;
selektives Rückätzen der Schablonenschicht, um eine gemusterte Schablonen schicht (30a) zu bilden, die einen freiliegenden Teil, in dem die Schablonenschicht entfernt ist, und einen Aufwachsteil aufweist, in dem die Schablonenschicht abgelagert ist;
Aufwachsen eines zweiten hochtemperatursupraleitenden Dünnfilms (40) bei einer zweiten vorbestimmten Temperatur, um zwischen dem freiliegenden Teil und der gemusterten Schablonenschicht in Übereinstimmung mit deren Orientierung eine Korngrenze (40c) zu bilden;
Ablagern einer Isolierschicht (50) auf dem zweiten hochtemperatursupraleitenden Dünnfilm, um den zweiten hochtemperatursupraleitenden Dünnfilm vor einer Verschlechterung seiner Eigenschaften in der Luft zu schützen;
selektives Rückätzen der Isolierschicht, um eine gemusterte Isolierschicht (50a) zu bilden, die einen über der Öffnung gebildeten abgelagerten Teil und über dem gemusterten supraleitenden Dünnfilm gebildete geätzte Teile aufweist;
Bilden einer Gate-Isolierschicht (60) auf der gemusterten Isolierschicht; und
Auftragen von Metallelektroden darauf, wobei auf den geätzten Teilen Source- bzw. Drain-Elektroden (70a, 70b) gebildet werden und auf dem abgelagerten Teil der Gate-Isolierschicht direkt über der Korngrenze eine Gate-Elektrode (70c) gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Oxidkristall
substrat aus einem Material aus der Klasse der Oxidsupraleiter besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Klasse der
Oxidsupraleiter ein (100)-orientiertes isolierendes Substrat aus SrTiO₃ oder ein
(100)-orientiertes isolierendes Substrat aus LaSrGaO₄ umfaßt.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das
Ablagern des ersten hochtemperatursupraleitenden Dünnfilms bei einer Substrat
temperatur von 750°C bis 800°C und unter einem Sauerstoffdruck von etwa 13
Pa (100 mTorr) durchgeführt wird, um die Schablonenschicht mit einer Dicke von
100 nm zu bilden.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die
Schablonenschicht aus PrBa₂Cu₃O7-x (0 x 7) besteht.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß das
Ablagern der Schablonenschicht bei einer Substrattemperatur von 600°C bis
650°C und unter einem Sauerstoffdruck von etwa 13 Pa (100 mTorr) durch
geführt wird, um die Schablonenschicht mit einer Dicke von 200 nm zu bilden.
8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß das
Aufwachsen des zweiten supraleitenden Dünnfilms bei einer Substrattemperatur
von 750°C bis 800°C und unter einem Sauerstoffdruck von etwa 13 Pa (100
mTorr) durchgeführt wird, um den zweiten supraleitenden Dünnfilm mit einer
Dicke von 100 nm zu bilden.
9. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß der
zweite supraleitende Dünnfilm einen ersten Teil, in dem ein hochtemperatur
supraleitendes Material auf dem freiliegenden Teil der Schablonenschicht in der
c-Achse vertikal orientiert ist, einen zweiten Teil, in dem das hochtemperatur
supraleitende Material auf dem Aufwachsteil der Schablonenschicht in der c-Achse
horizontal orientiert ist, und eine Korngrenze aufweist, die zwischen dem ersten
und dem zweiten Teil gebildet ist.
10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß
der Aufwachsprozeß des zweiten supraleitenden Dünnfilms umfaßt, ein hochtem
peratursupraleitendes Material mit einer vertikalen c-Achsen-Orientierung auf dem
freiliegenden Teil der Schablonenschicht abzulagern und ein hochtemperatur
supraleitendes Material mit einer horizontalen c-Achsen-Orientierung auf dem
Aufwachsteil der Schablonenschicht abzulagern, wodurch ermöglicht wird, daß die
Korngrenze zwischen den Materialien mit vertikaler bzw. horizontaler Orientierung
gebildet wird.
11. Verfahren nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, daß
der zweite supraleitende Dünnfilm aus YBa₂Cu₃O7-x (0 x 7) besteht.
12. Verfahren nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß
das Ablagern der Isolierschicht bei einer Substrattemperatur von 650°C bis 700°C
und unter einem Sauerstoffdruck von etwa 13 Pa (100 mTorr) durchgeführt
wird, um die Isolierschicht mit einer Dicke von 10 nm zu bilden.
13. Verfahren nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, daß
die Isolierschicht aus SrTiO₃ besteht.
14. Verfahren nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet,
daß das Ablagern der Gate-Isolierschicht bei einer Substrattemperatur von 650°C
bis 700°C und unter einem Sauerstoffdruck von etwa 13 Pa (100 mTorr) durch
geführt wird, um die Gate-Isolierschicht mit einer Dicke von 100 nm zu bilden.
15. Verfahren nach einem der Ansprüche 2 bis 14, dadurch gekennzeichnet, daß
die Isolierschicht aus SrTiO₃ besteht.
16. Verfahren nach einem der Ansprüche 2 bis 15, dadurch gekennzeichnet, daß
jede der Metallelektroden eine Dicke von 100 nm aufweist und aus Ag oder Au
besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940031493A KR0148596B1 (ko) | 1994-11-28 | 1994-11-28 | 결정 입계 채널을 갖는 초전도 전계효과 소자와 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4443800A1 true DE4443800A1 (de) | 1996-05-30 |
DE4443800C2 DE4443800C2 (de) | 1996-11-14 |
Family
ID=19399235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4443800A Expired - Fee Related DE4443800C2 (de) | 1994-11-28 | 1994-12-08 | Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5846846A (de) |
JP (1) | JP2798361B2 (de) |
KR (1) | KR0148596B1 (de) |
DE (1) | DE4443800C2 (de) |
NL (1) | NL9402097A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997025748A1 (en) * | 1996-01-12 | 1997-07-17 | International Business Machines Corporation | Electronic device |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3699799B2 (ja) * | 1997-03-11 | 2005-09-28 | テルモ株式会社 | 血液検査具 |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6427066B1 (en) * | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
US20030102470A1 (en) * | 2001-08-30 | 2003-06-05 | Evgeni Il'ichev | Oxygen doping of josephson junctions |
US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
AU2006236905B2 (en) * | 2005-04-15 | 2010-06-03 | The Government Of The United States Of America, As Represented By The Secretary, Department Of Health And Human Services | Methods and compositions for producing an enhanced immune response to a human papillomavirus immunogen |
JP6326379B2 (ja) | 2012-03-08 | 2018-05-16 | ディー−ウェイブ システムズ,インコーポレイテッド | 超伝導集積回路の製作のためのシステムおよび方法 |
WO2018144601A1 (en) | 2017-02-01 | 2018-08-09 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
US20200152851A1 (en) | 2018-11-13 | 2020-05-14 | D-Wave Systems Inc. | Systems and methods for fabricating superconducting integrated circuits |
CN110512286A (zh) * | 2019-08-26 | 2019-11-29 | 清华大学 | 交流退火制备FeSe多晶界超导薄膜的方法 |
US11563162B2 (en) * | 2020-01-09 | 2023-01-24 | International Business Machines Corporation | Epitaxial Josephson junction transmon device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0533519A2 (de) * | 1991-08-26 | 1993-03-24 | Sumitomo Electric Industries, Ltd. | Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung |
US5278136A (en) * | 1991-01-07 | 1994-01-11 | International Business Machines Corporation | Method for making a superconducting field-effect transistor with inverted MISFET structure |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5057485A (en) * | 1987-05-15 | 1991-10-15 | Hitachi, Ltd. | Light detecting superconducting Josephson device |
JPH02130969A (ja) * | 1988-11-11 | 1990-05-18 | Seiko Epson Corp | ジョセフソン接合の製造方法 |
US5358927A (en) * | 1990-05-31 | 1994-10-25 | Bell Communications Research, Inc. | Growth of a,b-axis oriented pervoskite thin films |
JPH0484469A (ja) * | 1990-07-27 | 1992-03-17 | Riken Corp | 三端子デバイス |
US5116072A (en) * | 1990-08-20 | 1992-05-26 | Swenson John C | Ball hitch with rotatable ball |
CA2052378C (en) * | 1990-09-27 | 1998-03-31 | Takao Nakamura | Superconducting device and a method for manufacturing the same |
EP0478463B1 (de) * | 1990-09-27 | 1996-05-08 | Sumitomo Electric Industries, Ltd. | Supraleitendes Bauelement mit extrem dünnem supraleitenden Kanal aus supraleitendem Oxidmaterial |
EP0480814B1 (de) * | 1990-10-08 | 1996-04-24 | Sumitomo Electric Industries, Ltd. | Supraleitende Einrichtung mit ultradünnem Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung |
CA2054477C (en) * | 1990-10-29 | 1996-12-24 | Takao Nakamura | Superconducting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same |
EP0484251B1 (de) * | 1990-10-31 | 1996-03-20 | Sumitomo Electric Industries, Ltd. | Aus extrem dünnem supraleitendem Oxydfilm gebildete supraleitende Einrichtung mit extrem kurzem Kanal und Verfahren zu dessen Herstellung |
CA2054795C (en) * | 1990-11-01 | 1996-08-06 | Hiroshi Inada | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
JPH05251773A (ja) * | 1991-12-02 | 1993-09-28 | Sumitomo Electric Ind Ltd | ジョセフソン素子とその作製方法 |
US5157466A (en) * | 1991-03-19 | 1992-10-20 | Conductus, Inc. | Grain boundary junctions in high temperature superconductor films |
DE69117503T2 (de) * | 1991-07-19 | 1996-09-19 | Ibm | Verbesserter supraleitender Feldeffekt-Transistor mit inverser MISFET-Struktur und Verfahren zu dessen Herstellung |
JPH05251771A (ja) * | 1991-12-02 | 1993-09-28 | Sumitomo Electric Ind Ltd | 人工粒界型ジョセフソン接合素子およびその作製方法 |
US5274249A (en) * | 1991-12-20 | 1993-12-28 | University Of Maryland | Superconducting field effect devices with thin channel layer |
JPH05291637A (ja) * | 1992-04-09 | 1993-11-05 | Sumitomo Electric Ind Ltd | 超電導電界効果型素子 |
JPH05335638A (ja) * | 1992-05-29 | 1993-12-17 | Sumitomo Electric Ind Ltd | ジョセフソン接合構造体およびその作製方法 |
CA2099640A1 (en) * | 1992-06-24 | 1993-12-25 | Michitomo Iiyama | Superconducting device having a superconducting channel formed of oxide superconductor material and method for manufacturing the same |
JP2708671B2 (ja) * | 1992-07-28 | 1998-02-04 | 日本電信電話株式会社 | 超伝導薄膜粒界接合素子の製造方法。 |
EP1544926A3 (de) * | 1992-07-28 | 2005-07-20 | Nippon Telegraph And Telephone Corporation | Supraleitende Dünnschicht-Vorrichtung mit Mehrlagenverdrahtung aus supraleitenden Oxiden und Herstellungsverfahren |
US5358928A (en) * | 1992-09-22 | 1994-10-25 | Sandia Corporation | High temperature superconductor step-edge Josephson junctions using Ti-Ca-Ba-Cu-O |
JPH06112538A (ja) * | 1992-09-30 | 1994-04-22 | Fuji Electric Co Ltd | 超電導素子 |
US5273136A (en) * | 1992-12-18 | 1993-12-28 | Chrysler Corporation | Lubrication system for a north-south automatic transaxle |
-
1994
- 1994-11-28 KR KR1019940031493A patent/KR0148596B1/ko not_active IP Right Cessation
- 1994-12-08 DE DE4443800A patent/DE4443800C2/de not_active Expired - Fee Related
- 1994-12-09 NL NL9402097A patent/NL9402097A/nl active Search and Examination
- 1994-12-12 JP JP6307902A patent/JP2798361B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-20 US US08/560,962 patent/US5846846A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278136A (en) * | 1991-01-07 | 1994-01-11 | International Business Machines Corporation | Method for making a superconducting field-effect transistor with inverted MISFET structure |
EP0533519A2 (de) * | 1991-08-26 | 1993-03-24 | Sumitomo Electric Industries, Ltd. | Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung |
Non-Patent Citations (4)
Title |
---|
JP 6-53561 A (engl. Abstract) * |
US-Z: Appl.Phys. Letters, Bd. 59, 1991, S. 2177-2179 * |
US-Z: IEEE Trans.Appl.Superconductivity, Bd. 1, 1991, S. 102-107 * |
US-Z: IEEE Transactions on Applied Superconduc- tivity, Bd. 3, 1993, S. 2925-2928 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997025748A1 (en) * | 1996-01-12 | 1997-07-17 | International Business Machines Corporation | Electronic device |
Also Published As
Publication number | Publication date |
---|---|
KR960019820A (ko) | 1996-06-17 |
JPH08153908A (ja) | 1996-06-11 |
DE4443800C2 (de) | 1996-11-14 |
NL9402097A (nl) | 1996-07-01 |
JP2798361B2 (ja) | 1998-09-17 |
KR0148596B1 (ko) | 1998-10-15 |
US5846846A (en) | 1998-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4443800C2 (de) | Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung | |
DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
DE2841467C2 (de) | Programmierbarer Festwertspeicher | |
DE3117950A1 (de) | Planare duennfilmtransistoren, transistoranordnungen und verfahren zu ihrer herstellung | |
DE3539794C2 (de) | ||
DE3245313A1 (de) | Verfahren zur herstellung von duennfilm-transistoren | |
DE2713532A1 (de) | Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen | |
DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2361804C2 (de) | Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen | |
DE2931825C3 (de) | Magnetblasen-Speichervorrichtung | |
DE2509866A1 (de) | Register mit magnetbereichsfortpflanzung in duennen magnetischen schichten | |
DE4212028C2 (de) | Korngrenzen-Josephsonelement mit metalloxidischem Hochtemperatursupraleiter-Material, Verfahren zu dessen Herstellung sowie Verwendung des Elementes | |
DE4442688C1 (de) | Verfahren zur Herstellung eines Hochtemperatursupraleitungs- Feldeffekttransistors mit einer dicken supraleitenden Kanalschicht | |
DE2854994A1 (de) | Halbleiteranordnung | |
DE69333799T2 (de) | Bauelement mit Gitteranpassung und Verfahren zu seiner Herstellung | |
DE19525576A1 (de) | Dünnfilmtransistor und Verfahren zu dessen Herstellung | |
EP0946997B1 (de) | Schichtenfolge sowie eine solche enthaltendes bauelement | |
DE19503389C2 (de) | Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung | |
DE69530811T2 (de) | Flusstransformator, auf einem supraleitenden Dünn-Oxidfilm gebildet, und Verfahren zu seiner Herstellung | |
DE3041952A1 (de) | Verfahren zur erzeugung einer duennschicht-sensoranordnung | |
DE2059506C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3822904C2 (de) | ||
DE2245368A1 (de) | Halbleitertechnisches herstellungsverfahren | |
DE2018116C3 (de) | Verfahren zur Herstellung einer magnetischen Speicherstreifenanordnung | |
DE1944416C2 (de) | Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |