DE102005049998B4 - Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren - Google Patents

Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren Download PDF

Info

Publication number
DE102005049998B4
DE102005049998B4 DE102005049998A DE102005049998A DE102005049998B4 DE 102005049998 B4 DE102005049998 B4 DE 102005049998B4 DE 102005049998 A DE102005049998 A DE 102005049998A DE 102005049998 A DE102005049998 A DE 102005049998A DE 102005049998 B4 DE102005049998 B4 DE 102005049998B4
Authority
DE
Germany
Prior art keywords
layer
supplying
dielectric
composite layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005049998A
Other languages
English (en)
Other versions
DE102005049998A1 (de
Inventor
Seok-Jun Won
Dae-jin Suwon Kwon
Jong-ho Suwon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005049998A1 publication Critical patent/DE102005049998A1/de
Application granted granted Critical
Publication of DE102005049998B4 publication Critical patent/DE102005049998B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

Dielektrische Mehrfachschicht mit
– einer Kompositschicht (101) aus einem Oxid von zwei oder mehr verschiedenen Elementen in einer nicht-laminaren Struktur und
– einer Einzelschicht (102) aus einem Oxid eines einzelnen Elements auf wenigstens einer Oberfläche der Kompositschicht,
dadurch gekennzeichnet, dass
– die Kompositschicht aus einem Oxid gebildet ist, das durch M1xM2yOz ausgedrückt wird, wobei M1 Aluminium ist und M2 aus der Gruppe ausgewählt ist, die aus Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht, und
– die Einzelschicht aus einem Oxid gebildet ist, das aus der Gruppe ausgewählt ist, die aus Oxiden von Aluminium (Al), Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Strontium (Sr), Barium (Ba), Blei (Pb), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht.

Description

  • Die Erfindung bezieht sich auf eine dielektrische Schicht, ein zugehöriges mikroelektronisches Bauelement und einen zugehörigen Kondensator sowie auf Verfahren zur Herstellung derselben.
  • Aufgrund von Fortschritten in der Fertigungstechnologie von hochintegrierten Halbleiterbauelementen wurden Flächen, die von jeder einer Mehrzahl von Halbleiterzellen belegt werden, ohne Reduzieren der hohen Betriebsgeschwindigkeit graduell reduziert. Da die von den Halbleiterzellen belegten Flächen reduziert wurden, wurden horizontale Flächen zur Bildung von Transistoren und/oder Kondensatoren reduziert, die in jeder der Zellen enthalten sind, welche die Halbleiterbauelemente bilden.
  • Mit Reduzierung der Längen von Gateelektroden der Transistoren wurden die Dicken von Gateisolationsschichten reduziert, zum Beispiel auf etwa 2 nm oder weniger. Allerdings ergeben sich aus der Reduzierung der Dicken der Gateisolationsschichten verschiedene Probleme, wie eine Zunahme eines Gateleckstroms, das Eindringen von Gatedotierver unreinigungen oder anderen Verunreinigungen sowie eine Reduktion der Schwellenspannung. Daher wurde die Forschung zur Entwicklung eines Ersatzmaterials mit einer ausgezeichneten Isolationseigenschaft und einer hohen Dielektrizitätskonstante für die Gateisolationsschichten vorangetrieben.
  • Des Weiteren wurde die Zellenkapazität aufgrund der Reduktion der Bildungsgebiete der Kondensatoren reduziert. Demgemäß wurden verschiedene Technologien entwickelt, welche die Zellenkapazität erhöhen, ohne die von den Zellen belegten horizontalen Gebiete zu beeinflussen.
  • Um die Kapazität innerhalb einer begrenzten Zellenfläche zu erhöhen, wurde ein Verfahren zur Reduzierung der Dicke einer dielektrischen Schicht eines Kondensators und/oder ein Verfahren zur Vergrößerung einer effektiven Fläche eines Kondensators durch Bilden einer unteren Elektrode des Kondensators mit einer dreidimensionalen Struktur vorgeschlagen, wie einem Zylinder, einem Stift oder dgl. Es ist jedoch schwierig, eine ausreichend hohe Kapazität zum Betreiben von Speicherbauelementen unter Verwendung der vorstehenden Verfahren bei der Fertigung eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) mit der zur Erzielung einer Kapazität von 1 GB oder mehr erforderlichen Integrationsdichte zu erhalten.
  • Dies führt zu Überlegungen bezüglich einer dielektrischen Ersatzschicht, die dicker als eine als herkömmliche Gatedielektrikumschicht oder als dielektrische Schicht eines Kondensators verwendete Siliciumoxidschicht ist, die jedoch Leistungsfähigkeiten der Bauelemente weiter verbessern kann. Die Leistungsfähigkeit kann als ”äquivalente Oxiddicke” (EOT) evaluiert und ausgedrückt werden.
  • Eine physikalisch dickere Metalloxidschicht kann den Leckstrom ohne nachteilige Beeinflussung der Leistungsfähigkeit der Bauelemente redu zieren. Wenn die Gatedielektrikumschicht ausreichend dick gemacht werden kann, kann außerdem eine Ätztoleranz der Gatedielektrikumschicht während des Strukturierens einer Gateelektrode erhöht werden. Die Erhöhung der Ätztoleranz verhindert, dass das Siliciumsubstrat durch einen Ätzprozess zum Strukturieren der Gateelektrode freigelegt wird.
  • Aus diesem Grund wurden Metalloxide mit hohem k (hoher Dielektrizitätskonstante) als Ersatz für das dielektrische Material vorgeschlagen, das die Gatedielektrikumschicht bildet oder das eine dielektrische Schicht eines Kondensators bildet. Da die Dielektrizitätskonstante der Metalloxidschicht höher als jene der Siliciumoxidschicht ist, kann die Metalloxidschicht, die eine EOT gleich jener der Siliciumoxidschicht aufweist, während sie physikalisch dicker als die Siliciumoxidschicht ist, als Gatedielektrikumschicht eines Halbleiterbauelements oder als dielektrische Schicht eines Kondensators verwendet werden.
  • Verschiedene dielektrische Mehrfachschichten unter anderem zum Einsatz als Gatedielektrikum oder Kondensatordielektrikum, einschließlich dielektrischer Mehrfachschichten, die eine Kompositschicht aus einem Oxid von zwei oder mehr verschiedenen Elementen in einer nicht-laminaren Struktur und eine Einzelschicht aus einem Oxid eines einzelnen Elements auf wenigstens einer Oberfläche der Kompositschicht beinhalten, sind beispielsweise in den Offenlegungsschriften US 2002/0102810 A1 , US 2002/0106536 A1 , US 2003/0222296 A1 , US 2004/0141390 A1 und US 2004/0203254 A1 sowie der Patentschrift US 6.674.138 B1 offenbart.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer dielektrischen Mehrfachschicht, eines mikroelektronischen Bauelements und eines Kondensators sowie von zugehörigen Herstellungsverfahren zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer dielektrischen Mehrfachschicht mit den Merkmalen des Anspruchs 1, eines mikroelektronischen Bauelements mit den Merkmalen des Anspruchs 5, 6 oder 7, eines Kondensators mit den Merkmalen des Anspruchs 8, eines Verfahrens zur Herstellung einer dielektrischen Mehrfachschicht mit den Merkmalen des Anspruchs 11, eines Verfahrens zur Herstellung eines mikroelektronischen Bauelements mit den Merkmalen des Anspruchs 17, 18 oder 19 sowie eines Verfahrens zur Herstellung eines Kondensators mit den Merkmalen des Anspruchs 20.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung stellt eine dielektrische Schicht bereit, die eine hohe Dielektrizitätskonstante aufweist, während sie eine stabile Charakteristik unter Umgebungsverhältnissen und in nachfolgenden Prozessen zeigt. Die Erfindung stellt außerdem ein mikroelektronisches Bauelement mit einer verbesserten Leistungsfähigkeit bereit.
  • Vorteilhafte Ausführungsformen der Erfindung und zu deren besserem Verständnis aufgenommene herkömmliche Ausführungsformen sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
  • 1 eine Querschnittansicht einer dielektrischen Schicht gemäß der Erfindung,
  • 2 eine Querschnittansicht einer dielektrischen Schicht, die aus einer herkömmlichen Hafniumoxidschicht gebildet ist,
  • 3 eine Querschnittansicht einer dielektrischen Schicht, die durch alternierendes Stapeln eines Dünnfilms aus einer herkömmlichen Hafniumoxidschicht und eines Dünnfilms aus einer Aluminiumoxidschicht gebildet ist,
  • 4 eine Querschnittansicht einer weiteren dielektrischen Schicht gemäß der Erfindung,
  • 5 eine Querschnittansicht eines MOS-Transistors mit einer dielektrischen Schicht gemäß der Erfindung,
  • 6 eine Querschnittansicht eines Flash-Speicherzellentransistors mit einer dielektrischen Schicht gemäß der Erfindung,
  • 7 eine Querschnittansicht eines Kondensators mit einer dielektrischen Schicht gemäß der Erfindung,
  • 8 ein Flussdiagramm eines Herstellungsverfahrens für eine dielektrische Schicht gemäß 4,
  • 9 eine graphische Darstellung, die Leckströme in Abhängigkeit von Spannungen eines Kondensators, der eine dielektrische Schicht gemäß 4 beinhaltet, und eines Kondensators zeigt, der eine aus einer herkömmlichen Hafniumoxidschicht gebildete dielektrische Schicht beinhaltet, und
  • 10 eine graphische Darstellung, die das Maß an Verschlechterung eines Kondensators, der eine dielektrische Schicht gemäß 4 beinhaltet, nach einer Wärmebehandlung des Kondensators zeigt.
  • Eine in 1 gezeigte dielektrische Schicht 100 gemäß einer ersten Ausführungsform der Erfindung beinhaltet eine Kompositschicht 101 und eine Einzelschicht 102, die auf einer Oberfläche der Kompositschicht 101 ausgebildet sind.
  • Die Kompositschicht 101 ist entsprechend Patentanspruch 1 aus Oxiden aus zwei oder mehr verschiedenen Elementen gebildet und weist eine Kompositstruktur auf, bei der in den Oxiden keine laminare Struktur ausgebildet ist.
  • Da zwei oder mehr verschiedene Elemente die Kompositschicht 101 bilden, wird ein Material mit hoher Dielektrizitätskonstante verwendet, welche die Dielektrizitätskonstante der gesamten dielektrischen Schicht 100 maximieren kann. Des Weiteren wird ein Material, das eine Justierung zu der Einzelschicht 102 aufrechterhalten kann, für die Kompositschicht 101 verwendet. Des Weiteren kann ein Material für die Kompositschicht 101 verwendet werden, das nicht mit einer darüberliegenden Struktur reagiert, wie einer Gateelektrode, einer Steuergateelektrode und einer oberen Elektrode, die auf einem oberen Teil der Kompositschicht 101 ausgebildet sein können, und das nicht mit einer darunterliegenden Struktur reagiert, wie einem Kanalbereich, einer floatenden Gateelektrode und einer unteren Elektrode, die auf einem unteren Teil der Kompositschicht 101 ausgebildet sein können. Des Weiteren kann ein Material für die Kompositschicht 101 verwendet werden, das in einem nachfolgenden Temperprozess zur Fertigstellung eines mikroelektronischen Bauelements in einem amorphen Zustand gehalten wird, so dass keine Kristallkorngrenzen gebildet werden, durch die Strom fließen kann.
  • Wenigstens eines der Oxide aus zwei oder mehr verschiedenen Elementen der Kompositschicht 101 kann aus einem Material gebildet werden, welches das gleiche oder von der gleichen Gruppe wie ein Oxid der Einzelschicht 102 ist. Außerdem kann eine Kombination von zwei oder mehr verschiedenen Oxiden verwendet werden, um so eine feste Nettoladung in der Kompositschicht 101 zu minimieren, was eine Reduktion der Kanalmobilität verhindert, die aus Coulomb-Streuung aufgrund einer festen Ladung resultiert.
  • Ein Oxid der Kompositschicht 101 wird durch M1xM2yOz ausgedrückt. Hierbei ist M1 Aluminium und M2 wird unter Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) beziehungsweise Mangan (Mn) ausgewählt. Vorliegend sind wie üblich x, y und z reelle Zahlen größer null zur Bezeichnung der Gehaltsanteile der betreffenden Elemente. Hierbei werden Werte von x und y, welche die Verhältnisse von M1 und M2 bestimmen, in dem Bereich eingestellt, der eine hohe Dielektrizitätskonstante und eine hohe Kristallisationstemperatur aufweist, so dass ein amorpher Zustand gehalten werden kann, während die feste Nettoladung minimiert werden oder null sein kann.
  • Die Kompositschicht 101 kann entsprechend Patentanspruch 1 z. B. aus einem Oxid gebildet werden, das aus AlxHfyOz oder ausgewählt wird. Je höher das Verhältnis von Hf oder Zr der Kompositschicht 101 ist, desto größer ist deren Dielektrizitätskonstante. In diesem Fall wird jedoch die Kristallisationstemperatur so niedrig, dass die dielektrische Schicht 100 leicht kristallisiert, was zu einem Leckstrom führt. Je höher die Verhältnisse von Ta und Ti der Kompositschicht 101 sind, desto größer ist des Weiteren die Dielektrizitätskonstante der Kompositschicht 101. Die Kompositschicht 101 verschlechtert sich jedoch rasch gemäß einer gemessenen Temperatur. Demgemäß können in einem Fall, in dem die Kompositschicht 101 aus einer Kombination der Elemente gebildet wird, Nachteile aufgrund der niedrigen Kristallisationstemperatur und der schnellen Degradation überwunden werden.
  • Die Kompositschicht 101, die aus Oxiden gebildet ist, wie vorstehend beschrieben, weist eine Kompositstruktur auf, bei der in den Oxiden keine laminare Struktur ausgebildet ist.
  • Wie in 2 gezeigt, existieren in einem speziellen Fall, in dem eine herkömmliche Hafniumoxidschicht 201 als dielektrische Schicht gebildet ist, Defekte in der Hafniumoxidschicht 201. Um derartige Defekte zu reduzieren, wie in 3 gezeigt, ist die dielektrische Schicht durch alternierendes Stapeln eines Dünnfilms 201 aus Hafniumoxid und eines Dünnfilms 202 aus Aluminiumoxid gebildet, wodurch es möglich gemacht wird, die Defekte, die in der Hafniumoxidschicht 201 auftreten, bis zu einem gewissen Maß zu verbessern. Die Defekte existieren jedoch weiterhin in dem Dünnfilm 201 aus Hafniumoxid, wodurch die Durchbruchspannungscharakteristik verschlechtert wird.
  • Da die dielektrische Schicht 100 gemäß der ersten Ausführungsform der Erfindung die Kompositschicht mit einer Kompositstruktur beinhaltet, bei der keine laminaren Strukturen von Oxiden ausgebildet sind, können demgemäß die Defekte, die in der Hafniumoxidschicht 201 auftreten, verhindert werden und eine Degradation der Durchbruchspannungscharakteristik kann verhindert werden.
  • Die Kompositschicht 101 weist eine Dicke auf, welche die vorstehend beschriebenen Charakteristika ausreichend erfüllt, und kann die Dielektrizitätskonstante der gesamten dielektrischen Schicht maximieren. Demgemäß kann die Dicke der Kompositschicht 101 z. B. mm bis 50 nm betragen.
  • Die auf einer Oberfläche der Kompositschicht 101 ausgebildete Einzelschicht 102 kann entsprechend Patentanspruch 1 aus einem Oxid eines Elements gebildet werden, das physikalisch und chemisch stabiler als die Kompositschicht 101 ist.
  • Die aus der herkömmlichen Hafniumoxidschicht 201 gebildete dielektrische Schicht, wie in den 2 und 3 gezeigt, weist eine hohe hygroskopische Eigenschaft auf, wenn sie Luft ausgesetzt ist. In einem Fall, in dem die obere Struktur oder die untere Struktur auf der aus Hafniumoxid gebildeten dielektrischen Schicht 201 aus TiN gebildet ist, reagiert die dielektrische Schicht stark auf TiN. Des Weiteren kann die Hafniumoxidschicht 201 durch Cl von TiCl4 geätzt werden, das als Vorläufer der oberen Struktur oder der unteren Struktur verwendet wird, die aus TiN gebildet ist.
  • Da die physikalisch und chemisch stabile Einzelschicht 102 auf einer Oberfläche der Kompositschicht 101, die speziell Hafniumoxid in der di elektrischen Schicht 100 beinhaltet, gemäß der ersten Ausführungsform der Erfindung ausgebildet ist, kann demgemäß die dielektrische Schicht 100 mit einer stabilen Charakteristik in einer Umgebung und in nachfolgenden Prozessen erzielt werden.
  • Die Einzelschicht 102 wird aus einem Material gebildet, das eine ausgezeichnete Kompatibilität mit der oberen Struktur, wie der Gateelektrode, der Steuergateelektrode und der oberen Elektrode, die auf dem oberen Teil der Einzelschicht 102 ausgebildet sein können, oder der unteren Struktur aufweist, wie dem Kanalbereich, der floatenden Gateelektrode und der unteren Elektrode, die auf dem unteren Teil der Einzelschicht 102 ausgebildet sein können, und das eine geringe Grenzflächentrapdichte (Dit) aufweist. Außerdem ist die Einzelschicht 102 aus einem Material gebildet, das in einem nachfolgenden Temperprozess zur Fertigstellung eines mikroelektronischen Bauelements in einem amorphen Zustand gehalten wird, so dass keine Kristallkorngrenzen, in denen ein Strom fließen kann, gebildet werden.
  • Demgemäß wird die Einzelschicht 102 aus einem Oxid gebildet, das aus der Gruppe ausgewählt wird, die aus Oxiden von Aluminium (Al), Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Strontium (Sr), Barium (Ba), Blei (Pb), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht. Speziell kann die Einzelschicht 102 aus Aluminiumoxid gebildet werden.
  • Die Einzelschicht 102 weist eine Dicke auf, die den vorstehend beschriebenen Charakteristika ausreichend genügt, und kann die Dielektrizitätskonstante der gesamten dielektrischen Schicht maximieren. Dem gemäß kann die Dicke der Einzelschicht 102 z. B. mm bis 50 nm betragen.
  • Eine dielektrische Schicht 100' gemäß einer zweiten Ausführungsform der Erfindung, wie in 4 gezeigt, beinhaltet eine Kompositschicht 101 und Einzelschichten 102 und 103, die auf je einer Seite der Kompositschicht ausgebildet sind. Die Kompositschicht 101 und die zwei Einzelschichten 102 und 103 der dielektrischen Schicht 100' gemäß der zweiten Ausführungsform der Erfindung weisen die gleichen Strukturen wie jene der Kompositschicht 101 und der Einzelschicht 102 der dielektrischen Schicht 100 gemäß der ersten Ausführungsform der Erfindung auf. Die zwei Einzelschichten 102 und 103 können aus einem Oxid eines Elements oder aus Oxiden von verschiedenen Elementen gebildet werden.
  • Die dielektrischen Schichten 100 und 100' gemäß der ersten und der zweiten Ausführungsform der Erfindung sind bei der Herstellung verschiedener mikroelektronischer Bauelemente verwendbar, z. B. als Gatedielektrikumschichten und Zwischengatedielektrikumschichten eines flüchtigen Speicherbauelements, wie eines DRAMs oder SRAMs, oder eines nichtflüchtigen Speicherbauelements, wie eines EEPROMs oder eines Flash-Speicherbauelements, eines mikroelektromechanischen System(MEMS)-Bauelements, eines optoelektronischen Bauelements und eines Anzeigebauelements oder dergleichen, oder als eine dielektrische Schicht eines Kondensators. Diese Beispiele sind jedoch lediglich illustrativ gedacht.
  • Des Weiteren ist ein mögliches Substrat, auf dem die dielektrische Schicht gemäß der Erfindung gebildet werden kann, ein Siliciumsubstrat, ein Silicium-auf-Isolator(SOI)-Substrat, ein Gallium(Ga)-Arsen(As)-Substrat, ein Silicium(Si)-Germanium(Ge)-Substrat, ein keramisches Substrat, ein Quarzsubstrat oder dergleichen. Diese Beispiele sind jedoch lediglich illustrativ gedacht. Im folgenden wird bei den angegebenen Erläuterungen als Beispiel ein Siliciumsubstrat betrachtet, das am häufigsten verwendet wird.
  • Die 5 bis 7 zeigen mikroelektronische Bauelemente mit der dielektrischen Schicht 100 oder 100' gemäß der Erfindung. Insbesondere ist 5 eine Querschnittansicht eines MOS-Transistors, 6 ist eine Querschnittansicht eines Flash-Speicherzellentransistors und 7 ist eine Querschnittansicht eines Kondensators.
  • Bezugnehmend auf 5 ist die dielektrische Schicht 100 oder 100' gemäß der Erfindung auf einem Kanalbereich 502 ausgebildet, der durch einen auf einem Siliciumsubstrat 500 gebildeten Source-/Drainbereich 501 definiert ist, und eine Gateelektrode 520 ist auf einem oberen Teil der dielektrischen Schicht 100 oder 100' ausgebildet. Die Gateelektrode 520 ist z. B. aus einer Polysiliciumschicht oder selektiv in einer Stapelstruktur aus der Polysiliciumschicht und einer Silicidschicht gebildet. Des Weiteren kann die Gateelektrode 520 in Form einer Metallgateelektrode vorliegen, die ein Metall beinhaltet. Nicht gezeigte Abstandshalter sind an Seitenwänden der dielektrischen Schicht 100 oder 100' und der Gateelektrode 520 ausgebildet. Eine nicht gezeigte Oxidschicht (SiO2) mit einer Dicke von 0,4 nm oder weniger, die auf natürliche Weise gebildet wird, kann sich selektiv auf einem unteren Teil der dielektrischen Schicht 100 oder 100' befinden. Wenn ein Prozess zur Entfernung der natürlichen Oxidschicht durchgeführt wird, befindet sich die Oxidschicht selbstverständlich nicht auf dem unteren Teil der dielektrischen Schicht 120.
  • Bezugnehmend auf 6 ist ein Stapel aus einer floatenden Gateelektrode 612 und einer Steuergateelektrode 620 auf einem Kanalbereich 602 ausgebildet, der durch einen auf einem Siliciumsubstrat 600 ausgebildeten Source-/Drainbereich 601 definiert ist. Die dielektrische Schicht 100 oder 100' gemäß der Erfindung ist zwischen der floatenden Gateelektrode 612 und der Steuergateelektrode 620 ausgebildet. Ein Bezugszeichen 611 bezeichnet eine Gateisolationsschicht. Wenngleich die Gatedielektrikumschicht 611 unter Verwendung einer herkömmlichen dielektrischen Schicht gebildet ist, kann sie alternativ wie in 5 unter Verwendung der dielektrischen Schicht gemäß der Erfindung gebildet werden. Die Steuergateelektrode 620 besteht aus einer Polysiliciumschicht und kann z. B. auch in einer Stapelstruktur aus der Polysiliciumschicht und einer Silicidschicht ausgebildet sein. Ein nicht gezeigter Abstandshalter ist an Seitenwänden der Steuergateelektrode 620, der Zwischengatedielektrikumschicht 100 oder 100', der floatenden Gateelektrode 612 und der Gatedielektrikumschicht 611 ausgebildet. Eine nicht gezeigte Oxidschicht (SiO2) mit einer Dicke von etwa 0,4 nm oder weniger, die auf natürliche Weise gebildet wird, kann des Weiteren selektiv auf einem unteren Teil der Gatedielektrikumschicht 611 ausgebildet sein. In einem Fall, in dem ein Prozess zur Entfernung der Oxidschicht durchgeführt wird, kann das Bilden der Oxidschicht selbstverständlich weggelassen werden.
  • Bezugnehmend auf 7 ist die dielektrische Schicht 100 oder 100' gemäß der Erfindung zwischen einer oberen Elektrode 720 und einer unteren Elektrode 710 ausgebildet, die auf einem Siliciumsubstrat 700 ausgebildet ist. Hierbei können die untere Elektrode 710 und die obere Elektrode 720 aus TiN gebildet sein, und die dielektrische Schicht 100 oder 100' kann eine Aluminiumoxidschicht beinhalten, die auf wenigstens einer Oberfläche der Kompositschicht ausgebildet ist, die beispielsweise aus AlxHfyOz besteht.
  • Die Siliciumsubstrate 500, 600 und 700 der 5 bis 7 können ein poliertes Siliciumsubstrat und ein durch epitaktisches Aufwachsen gebildetes einkristallines Epitaxiesubstrat oder ein SOI-Substrat sein. Beispiele für den Kondensator von 7 beinhalten einen Metall-Oxid-Silici um(MOS)-Kondensator, einen pn-Übergangs-Kondensator und einen Polysilicum-Isolator-Polysilicium(PIP)-Kondensator.
  • Im Folgenden wird eine Erläuterung für ein Beispiel der dielektrischen Schicht gemäß der zweiten Ausführungsform gegeben, das ein Verfahren zur Herstellung einer dielektrischen Schicht gemäß Ausführungsformen der Erfindung detailliert darlegt. 8 ist ein Flussdiagramm eines Herstellungsverfahrens für die dielektrische Schicht gemäß der zweiten Ausführungsform der Erfindung.
  • Als erstes werden in Schritt 1 die Substrate 500, 600 und 700 präpariert, auf denen eine untere Struktur ausgebildet ist, wie der Kanalbereich 502, die floatende Gateelektrode 612 oder die untere Elektrode 710, wie in den 5 bis 7 gezeigt.
  • Nachfolgend wird in Schritt 2 eine Einzelschicht auf der unteren Struktur gebildet. Im Folgenden wird die auf der unteren Struktur gebildete Einzelschicht als die untere Schicht 102 bezeichnet.
  • Wie vorstehend beschrieben, wird die untere Schicht 102 aus einem Oxid eines einzelnen Elements gebildet, das physikalisch und chemisch stabiler als die Kompositschicht 101 ist, was nachstehend beschrieben wird.
  • Während ein nachfolgender thermischer Prozess an der unteren Schicht 102 bei einer hohen Temperatur von ungefähr 900°C ausgeführt wird, wird die untere Schicht 102 in einem im Wesentlichen amorphen Zustand gehalten. Somit gibt es nur eine minimale Bildung von Kristallkorngrenzen innerhalb der unteren Schicht 102, so dass der Leckstrom reduziert werden kann.
  • Die untere Schicht 102 kann unter Verwendung eines Depositionsverfahrens wie chemische Gasphasenabscheidung (CVD), Niederdruck-CVD (LPCVD), plasmaunterstützte CVD (PECVD) oder Sputtern gebildet werden. Wenn derartige Verfahren verwendet werden, wird ein Dünnfilm bei einer relativ hohen Temperatur gebildet. Als Ergebnis können derartige Verfahren einen thermischen Effekt verursachen, der Halbleiterbauelemente nachteilig beeinflusst.
  • Andererseits wird ein atomares Schichtdepositions(ALD)-Verfahren bei einer im Vergleich zum CVD-Verfahren niedrigeren Temperatur durchgeführt, so dass der thermische Effekt reduziert ist und die Gleichmäßigkeit verbessert ist. Demgemäß kann bei der Herstellung der dielektrischen Schicht 100' gemäß der zweiten Ausführungsform der Erfindung die untere Schicht 102 unter Verwendung eines ALD-Verfahrens gebildet werden. Beim Bilden der unteren Schicht 102 unter Verwendung eines ALD-Verfahrens können verschiedene Vorläufer verwendet werden, und die Dicken der Schichten und Zusammensetzungen von Oxiden kann präzise gesteuert werden.
  • Das ALD-Verfahren zur Bildung der unteren Schicht 102 kann ausggeführt werden, indem Prozesse zur Zuführung einer Metallquelle eines Spülgases und einer Sauerstoffquelle alternierend mit Prozessen zur Zuführung des Spülgases wiederholt durchgeführt werden. Die untere Schicht 102 wird mit einer Dicke von 0,1 nm bis 5 nm durch wiederholtes Durchführen der vorstehenden Prozesse gebildet.
  • Als Metallquelle wird ein Material verwendet, das eines von Aluminium (Al), Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Strontium (Sr), Barium (Ba), Blei (Pb), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) oder Mangan (Mn) beinhaltet.
  • Als Sauerstoffquelle kann z. B. H2O, O3, ein O-Radikal, Alkohol, zum Beispiel Isopropylalkohol, D2O, H2O2, O2, N2O oder NO verwendet werden. Außerdem können auch andere Vorläufer, die für die Erfindung geeignet sind, innerhalb des Umfangs der Erfindung verwendet werden.
  • Vor der Bildung der unteren Schicht 102 kann selektiv ein Prozess zur Entfernung einer nicht gezeigten Oxidschicht (SiO2) mit einer Dicke von einigen zehntel Nanometern oder weniger vorgesehen sein, die auf den Substraten 500, 600 und 700 auf natürliche Weise gebildet wird.
  • Nachfolgend wird in Schritt 3 eine Kompositschicht 101 auf der Einzelschicht gebildet, d. h. auf der unteren Schicht 102.
  • Wenn die Kompositschicht 101 aus Oxiden aus zwei oder mehr verschiedenen Elementen gebildet wird, kann die Dielektrizitätskonstante der gesamten dielektrischen Schicht 100 oder 100' erhöht werden, wodurch es möglich gemacht wird, die Äquivalentoxiddicke (EOT) zu reduzieren. Wenn speziell die Kompositschicht 101 aus Oxiden gebildet wird, die ein Metall beinhalten, welches das gleiche wie jenes der unteren Schicht 102 oder von der gleichen Gruppe ist, ist die elektrische Charakteristik der Kompositschicht 101 kompatibel mit jener der unteren Schicht 102, wodurch es möglich gemacht wird, eine dielektrische Schicht mit einer stabileren Struktur fertigzustellen. Wenn des Weiteren die Kompositschicht 101 aus Oxiden einer Kombination eines Metalls mit zwei oder mehr verschiedenen Elementen gebildet wird, was eine Minimierung der Gesamtmenge an fester Nettoladung in der Kompositschicht 101 ermöglicht, kann eine Reduktion der Kanalmobilität, die aus Coulomb-Streuung aufgrund einer festen Ladung resultiert, effektiv verhindert werden. Da des Weiteren die Erzeugung von Wärme bei Verwenden einer Kombination eines Metalls mit zwei oder mehr verschiedenen Elementen geringer als die Erzeugung von Wärme bei Verwenden eines einzigen Metalls oder Nichtmetalls ist, ist es möglich, dass die Kompositschicht 101 in einem amorphen Zustand gehalten wird.
  • Das ALD-Verfahren zur Bildung der Kompositschicht 101, die Oxide von zwei oder mehr verschiedenen Elementen beinhaltet, besteht aus einem A-Prozesszyklus mit Prozessen zur Zuführung einer Aluminium (M1)-Quelle, eines Spülgases und einer Sauerstoffquelle alternierend mit Prozessen zur Zuführung des Spülgases, und einem B-Prozesszyklus mit Prozessen zur Zuführung einer Metall (M2)-Quelle, die sich von jener des vorstehenden A-Prozesses unterscheidet, eines Spülgases und einer Sauerstoffquelle alternierend mit Prozessen zur Zuführung des Spülgases. Der A-Prozesszyklus wird m Mal wiederholt, und dann wird der B-Prozesszyklus n Mal wiederholt, wodurch das ALD-Verfahren zur Bildung der Kompositschicht 101 in dem Bereich liegt, in dem keine laminare Struktur gebildet wird. Des Weiteren sind Bedingungen zur Bildung der Kompositschicht 101 durch Betrachtungen bestimmt, ob die Kompositschicht 101 aufgrund einer hohen Kristallisationstemperatur in einem amorphen Zustand gebildet werden kann, ob die feste Nettoladung minimiert werden kann und ob die Dielektrizitätskonstante maximiert werden kann. Werte für m und n des A-Prozesszyklus und des B-Prozesszyklus können speziell im Bereich von 1 bis 10 liegen, so dass keine laminare Struktur gebildet wird. Es versteht sich, dass die Werte von m und n vom Fachmann jeweils geeignet gewählt werden können.
  • In einem Fall, in dem die Kompositschicht 101 aus HfxAlyOz gebildet wird, ist die Dielektrizitätskonstante der Kompositschicht 101 um so höher, je höher der Anteil von Hf ist. Die Kristallisationstemperatur der Kompositschicht 101 nimmt jedoch graduell ab. In einem Fall, in dem Hf und Al als M1 beziehungsweise M2 verwendet werden, wenn das ALD-Verfahren unter der Bedingung durchgeführt wird, dass das Verhältnis eines Hf-Prozesszyklus zu einem Al-Prozesszyklus 4:1 beträgt, das heißt, ein A-A-A-A-B-Prozesszyklus durchgeführt wird, wird keine laminare Struktur in der Kompositschicht 101 gebildet. Somit kann das Auftreten eines Leckstroms reduziert werden, da Defekte, die in einer herkömmlichen HfO2-Schicht erzeugt werden, unterdrückt werden. Die Dielektrizitätskonstante der Kompositschicht 101, die durch den vorstehend beschriebenen Prozesszyklus gebildet wird, beträgt 15 oder mehr. Bevorzugter kann die Kompositschicht 101 eine Dielektrizitätskonstante von 20 oder mehr und eine Kristallisationstemperatur von 850°C bis 900°C oder mehr aufweisen. In einem Fall, in dem das Verhältnis eines Hf-Prozesszyklus zu einem Al-Prozesszyklus 4:1 beträgt, kann des Weiteren eine dielektrische Schicht gebildet werden, bei der die feste Nettoladung nahezu gleich null ist. Dies basiert auf der Tatsache, dass eine Al2O3-Schicht eine negative feste Ladung aufweist, eine HfO2-Schicht eine positive feste Ladung aufweist und die positive feste Ladung in der HfO2-Schicht die Hälfte der negativen festen Ladung in einer Al2O3-Schicht beträgt, welche die gleiche Dicke wie die HfO2-Schicht aufweist. Dies ist in der Offenlegungsschrift US 2002/0106536 A1 offenbart, die auf die vorliegende Anmelderin zurückgeht und durch Verweis in ihrer Gesamtheit zum Bestandteil der vorliegenden Beschreibung gemacht wird.
  • Speziell wird ein Hf-Prozesszyklus, bei dem eine Hf-Quelle, z. B. HfCl4, ein Spülgas, eine Sauerstoffquelle und ein Spülgas in dieser Reihenfolge zugeführt werden, viermal wiederholt, und dann wird einmal ein Al-Prozesszyklus durchgeführt, bei dem eine Al-Quelle, ein Spülgas, eine Sauerstoffquelle und ein Spülgas in dieser Reihenfolge zugeführt werden, wodurch eine HfxAlyOz Schicht mit einer Dicke von mm bis 50 nm gebildet wird. Hierbei darf keine laminare Struktur in der HfxAlyOz-Schicht gebildet werden. Als Hf-Quelle kann HfCl4, Hf(OC4H9)4, Hf(OC2H5)4, Hf(N(C2H5)2)4, Hf(N(CH3)2)4 und Hf(dmae)4 (dmae ist Dimethylamin) verwendet werden, und Tetramethylaluminium (TMA) kann als Al-Quelle verwendet werden.
  • Wie vorstehend beschrieben, sind in einem Fall, in dem ein Wiederholungsverhältnis des Hf-Prozesszyklus zu dem Al-Prozesszyklus fest ist, die Zusammensetzungsverhältnisse von Hf und Al gleichmäßig.
  • Bei Bedarf wird jedoch das Wiederholungsverhältnis des Hf-Prozesszyklus zu dem Al-Prozesszyklus derart geändert, dass eine dielektrische Schicht mit einer Gradation in der Konzentrationsverteilung gebildet werden kann. In einem Fall, in dem die untere Schicht 102 und eine obere Schicht, die beschrieben werden wird, aus Aluminiumoxid gebildet werden, ist zum Beispiel das Verhältnis von Aluminium in einem Bereich hoch, in dem die Kompositschicht 101 mit der unteren Schicht 102 und der oberen Schicht in Kontakt ist, wodurch es möglich gemacht wird, die Kompatibilität der Kompositschicht 101 mit der unteren Schicht 102 und der oberen Schicht zu verbessern.
  • Auf der Kompositschicht 101 wird in Schritt S4 eine Einzelschicht kontinuierlich gebildet. Im Folgenden wird die auf der Oberseite der Komposistschicht gebildete Einzelschicht als die obere Schicht 103 bezeichnet. Wie vorstehend beschrieben, wird die obere Schicht 103 aus einem Oxid eines einzelnen Elements gebildet, das physikalisch und chemisch stabiler als die Kompositschicht 101 ist.
  • Des Weiteren wird die obere Schicht 103 in einem im Wesentlichen amorphen Zustand gehalten, während ein nachfolgender thermischer Prozess an der oberen Schicht 103 bei einer hohen Temperatur von 900°C ausgeführt wird. Somit liegt nur eine minimale Bildung von Kristallkorngrenzen innerhalb der oberen Schicht 103 vor, so dass der Leckstrom reduziert werden kann.
  • Die obere Schicht 103 kann unter Verwendung eines Depositionsverfahrens wie chemische Gasphasenabscheidung (CVD), Niederdruck-CVD (LPCVD), plasmaunterstützte CVD (PECVD) oder Sputtern gebildet werden. Wenn derartige Verfahren verwendet werden, wird ein Dünnfilm bei einer relativ hohen Temperatur gebildet. Als Ergebnis können derartige Verfahren einen thermischen Effekt verursachen, der Halbleiterbauelemente nachteilig beeinflusst.
  • Andererseits wird ein atomares Schichtdepositions(ALD)-Verfahren bei einer im Vergleich zu dem CVD-Verfahren niedrigeren Temperatur durchgeführt, so dass der thermische Effekt reduziert und die Gleichmäßigkeit verbessert ist. Demgemäß kann bei der Herstellung der dielektrischen Schicht 100' gemäß der zweiten Ausführungsform der Erfindung die untere Schicht 102 unter Verwendung des ALD-Verfahrens gebildet werden. Beim Bilden der unteren Schicht 102 unter Verwendung des ALD-Verfahrens können verschiedene Vorläufer verwendet werden, und die Dicken von Schichten und Zusammensetzungen von Oxiden können präzise gesteuert werden.
  • Das ALD-Verfahren zur Bildung der oberen Schicht 103 kann mittels Durchführen von Prozessen zur Zuführung einer Metallquelle eines Spülgases und einer Sauerstoffquelle alternierend mit Prozessen zur Zuführung des Spülgases wiederholt ausgeführt werden. Die obere Schicht 103 wird mit einer Dicke von 0,1 nm bis 5 nm durch wiederholtes Durchführen der vorstehenden Prozesse gebildet.
  • Als Metallquelle wird ein Material verwendet das irgendeines von Aluminium (Al), Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Strontium (Sr), Barium (Ba), Blei (Pb), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) oder Mangan (Mn) beinhaltet.
  • Als Sauerstoffquelle kann H2O, O3, ein O-Radikal, Alkohol (zum Beispiel Isopropylalkohol), D2O, H2O2, O2, N2O oder NO verwendet werden. Außerdem können weitere Vorläufer, die für die Erfindung geeignet sind, innerhalb des Umfangs der Erfindung verwendet werden.
  • Schließlich wird in Schritt S5 eine obere Struktur gebildet, z. B. wird eine obere Struktur wie die Gateelektrode 520, die Steuergateelektrode 620 und die obere Elektrode 720, auf einer resultierenden Struktur gebildet, in der die obere Schicht 103 ausgebildet ist. In einem Fall, in dem die dielektrische Schicht gemäß der Erfindung gebildet wird, liegt ein Vorteil dahingehend vor, dass die obere Struktur unter Verwendung von Polysilicium gebildet werden kann, das in einem herkömmlichen Prozess in der Massenproduktion verbreitet verwendet wird.
  • Die durch das Fertigungsverfahren, wie vorstehend beschrieben, hergestellte dielektrische Schicht beinhaltet die Kompositschicht 101, in der keine laminare Struktur ausgebildet ist, so dass die Defekte, die in der Mitte einer herkömmlichen Hafniumoxidschicht auftreten, nicht existieren, wodurch es möglich gemacht wird, die Leckstromcharakteristika zu verbessern.
  • Des Weiteren wird verhindert, dass Hafniumoxid, das auf der Kompositschicht 101 existiert, durch die untere Schicht 102 und die obere Schicht 103, die sich auf entgegengesetzten Oberflächen der Kompositschicht 101 befinden und die aus einem Oxid eines Materials gebildet sind, das physikalisch und chemisch stabiler als die Kompositschicht 101 ist, direkt Luft ausgesetzt ist, so dass ein Problem gelöst werden kann, das durch eine hygroskopische Eigenschaft auftritt. Da des Weiteren Hafniumoxid, das auf der Kompositschicht 101 existiert, die obere Struktur oder die untere Struktur direkt kontaktiert, reagiert Hafniumoxid nicht mit Komponenten, die in der oberen Struktur oder der unteren Struktur enthalten sind, und die Kompositschicht 101 wird nicht geätzt.
  • 9 ist eine graphische Darstellung, die Leckströme in Abhängigkeit von Spannungen eines Kondensators, der die durch das vorstehende Herstellungsverfahren gefertigte dielektrische Schicht beinhaltet und aus einer unteren Elektrode aus TiN, einer dielektrischen Schicht aus Al2O3/HfxAlyOz/Al2O3 und einer oberen Elektrode aus TiN besteht, und eines Kondensators zeigt, der die gleichen oberen und unteren Elektroden wie jene des vorstehend erwähnten Kondensators und eine dielektrische Schicht beinhaltet, die aus einer herkömmlichen Hafniumoxidschicht gebildet ist. Es ist ersichtlich, dass ein anfänglicher Leckstrom gering ist; eine Durchbruchspannung tritt jedoch bei einem niedrigen Strom in dem Kondensator mit der herkömmlichen dielektrischen Schicht auf, siehe die mit dem Symbol ☐ markierte Kennlinie. Im Vergleich zu dem vorstehenden Kondensator ist ersichtlich, dass ein Leckstrom in dem Kondensator, siehe die mit dem Symbol
    Figure 00220001
    markierte Kennlinie, mit der dielektrischen Schicht gemäß der Erfindung beträchtlich verbessert ist.
  • 10 ist eine graphische Darstellung, die das Ausmaß an Verschlechterung eines Kondensators mit der dielektrischen Schicht gemäß der Erfindung nach einer Behandlung des Kondensators mit Wärme zeigt. Bezugnehmend auf 10 ist ersichtlich, dass die Verschlechterung des Kondensators in dem Fall (☐) nicht auftritt, bei dem die dielektrische Schicht gemäß der Erfindung einer H2-Wärmebehandlung bei einer Temperatur von 400°C während 30 Minuten unterzogen wird, verglichen mit einem Fall (∎), bei dem die dielektrische Schicht nicht mit Wärme behandelt wird.
  • Wie vorstehend beschrieben, werden gemäß der Erfindung Leckstromcharakteristika durch Verwenden einer dielektrischen Schicht mit einer Kompositschicht verbessert, die eine hohe Dielektrizitätskonstante und eine Einzelschicht aufweist, die aus einem physikalisch und chemisch stabilen Oxid gebildet ist. Des Weiteren wird eine stabile Charakteristik der dielektrischen Schicht in einer Umgebung und nachfolgenden Prozessen derart aufrechterhalten, dass die Dielektritzitätskonstante der gesamten dielektrischen Schicht maximiert werden kann. Als Ergebnis kann die Leistungsfähigkeit eines mikroelektronischen Bauelements mit der vorstehenden dielektrischen Schicht verbessert werden.

Claims (22)

  1. Dielektrische Mehrfachschicht mit – einer Kompositschicht (101) aus einem Oxid von zwei oder mehr verschiedenen Elementen in einer nicht-laminaren Struktur und – einer Einzelschicht (102) aus einem Oxid eines einzelnen Elements auf wenigstens einer Oberfläche der Kompositschicht, dadurch gekennzeichnet, dass – die Kompositschicht aus einem Oxid gebildet ist, das durch M1xM2yOz ausgedrückt wird, wobei M1 Aluminium ist und M2 aus der Gruppe ausgewählt ist, die aus Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht, und – die Einzelschicht aus einem Oxid gebildet ist, das aus der Gruppe ausgewählt ist, die aus Oxiden von Aluminium (Al), Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Strontium (Sr), Barium (Ba), Blei (Pb), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht.
  2. Dielektrische Mehrfachschicht nach Anspruch 1, dadurch gekennzeichnet, dass je eine Einzelschicht auf gegenüberliegenden Oberflächen der Kompositschicht ausgebildet sind, wobei die Einzelschichten aus einem Oxid des gleichen Elements gebildet sind.
  3. Dielektrische Mehrfachschicht nach Anspruch 1, dadurch gekennzeichnet, dass je eine Einzelschicht auf gegenüberliegenden Oberflächen der Kompositschicht ausgebildet sind, wobei die Einzelschichten aus Oxiden von verschiedenen Elementen gebildet sind.
  4. Dielektrische Mehrfachschicht nach Anspruch 2, dadurch gekennzeichnet, dass die jeweilige Einzelschicht aus Aluminiumoxid gebildet ist.
  5. Mikroelektronisches Bauelement, gekennzeichnet durch eine dielektrische Mehrfachschicht (100) nach einem der Ansprüche 1 bis 4 als eine Gatedielektrikumschicht.
  6. Mikroelektronisches Bauelement, gekennzeichnet durch eine dielektrische Mehrfachschicht (100) nach einem der Ansprüche 1 bis 4 als eine Zwischengatedielektrikumschicht.
  7. Mikroelektronisches Bauelement, gekennzeichnet durch eine dielektrische Mehrfachschicht (100) nach einem der Ansprüche 1 bis 4 als eine Kondensator-Zwischenelektrodendielektrikumschicht.
  8. Kondensator mit – einer unteren Elektrode (710), – einer dielektrischen Mehrfachschicht (100) nach einem der Ansprüche 1 bis 4 und – einer oberen Elektrode (720), die auf der dielektrischen Mehrfachschicht ausgebildet ist.
  9. Kondensator nach Anspruch 8, dadurch gekennzeichnet, dass die Kompositschicht der dielektrischen Mehrfachschicht aus AlxHfyOz unter Verwendung eines atomaren Schichtdepositions(ALD)-Verfahrens gebildet ist, das einen Prozesszyklus, der einen Prozess zur Zuführung einer Aluminiumquelle, einen Prozess zur Zuführung eines Spülgases und einen Prozess zur Zuführung einer Sauerstoffquelle beinhaltet, einmal durchführt und dann wiederholt einen Prozesszyklus durchführt, der einen Prozess zur Zuführung einer Hafniumquelle, einen Prozess zur Zuführung eines Spülgases und einen Prozess zur Zuführung einer Sauerstoffquelle, insbesondere viermal, beinhaltet, und die Einzelschicht der dielektrischen Mehrfachschicht Aluminiumoxidschichten beinhaltet, die auf einem oberen und einem unteren Teil der Kompositschicht ausgebildet sind.
  10. Kondensator nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die untere Elektrode und die obere Elektrode aus TiN gebildet sind.
  11. Verfahren zur Herstellung einer dielektrischen Mehrfachschicht, mit folgenden Schritten: – Bilden einer Kompositschicht (101) aus einem Oxid, das durch M1xM2yOz ausgedrückt wird, wobei M1 Aluminium ist und M2 aus der Gruppe ausgewählt wird, die aus Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht, in einer nicht-laminaren Struktur und – Bilden einer Einzelschicht (102) aus einem Oxid eines einzelnen Elements auf wenigstens einer Oberfläche der Komposit schicht, wobei das Oxid aus der Gruppe ausgewählt wird, die aus Oxiden von Aluminium (Al), Hafnium (Hf), Zirkonium (Zr), Lanthan (La), Tantal (Ta), Strontium (Sr), Barium (Ba), Blei (Pb), Chrom (Cr), Molybdän (Mo), Wolfram (W), Titan (Ti), Yttrium (Y) und Mangan (Mn) besteht.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Kompositschicht unter Verwendung eines ALD-Verfahrens gebildet wird, das einen A-Prozesszyklus, der einen Prozess zur Zuführung einer M1-Quelle, einen Prozess zur Zuführung eines Spülgases und einen Prozess zur Zuführung einer Sauerstoffquelle alternierend mit einem Prozess zur Zuführung eines Spülgases beinhaltet, und einen B-Prozesszyklus beinhaltet, der einen Prozess zur Zuführung einer M2-Quelle, einen Prozess zur Zuführung eines Spülgases und einen Prozess zur Zuführung einer Sauerstoffquelle alternierend mit einem Prozess zur Zuführung eines Spülgases beinhaltet, wobei der A-Prozesszyklus m Mal durchgeführt wird und dann der B-Prozesszyklus n Mal durchgeführt wird, wobei m und n vorgebbare natürliche Zahlen sind, wodurch die Kompositschicht ohne laminare Struktur gebildet wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass m und n im Bereich von 1 bis 10 liegen.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass je eine Einzelschicht auf gegenüberliegenden Oberflächen der Kompositschicht gebildet wird, wobei die Einzelschichten aus einem Oxid des gleichen Elements gebildet werden.
  15. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass je eine Einzelschicht auf gegenüberliegenden Oberflächen der Kompositschicht gebildet wird, wobei die Einzel schichten aus Oxiden von verschiedenen Elementen gebildet werden.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Einzelschicht aus Aluminiumoxid gebildet wird.
  17. Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einer dielektrischen Mehrfachschicht (100) als einer Gatedielektrikumschicht, dadurch gekennzeichnet, dass die dielektrische Mehrfachschicht durch ein Verfahren nach einem der Ansprüche 11 bis 16 hergestellt wird.
  18. Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einer dielektrischen Mehrfachschicht (100) als einer Zwischengatedielektrikumschicht, dadurch gekennzeichnet, dass die dielektrische Mehrfachschicht durch ein Verfahren nach einem der Ansprüche 11 bis 16 hergestellt wird.
  19. Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einer dielektrischen Mehrfachschicht (100) als einer Kondensator-Zwischenelektrodendielektrikumschicht, dadurch gekennzeichnet, dass die dielektrische Mehrfachschicht durch ein Verfahren nach einem der Ansprüche 11 bis 16 hergestellt wird.
  20. Verfahren zur Herstellung eines Kondensators, mit folgenden Schritten: – Bilden einer unteren Elektrode (710), – Bilden einer dielektrischen Mehrfachschicht (100) durch ein Verfahren nach einem der Ansprüche 11 bis 16 und – Bilden einer oberen Elektrode (720) auf der dielektrischen Mehrfachschicht.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Kompositschicht in einer nicht-laminaren Struktur aus AlxHfyOz unter Verwendung eines atomaren Schichtdepositions(ALD)-Verfahrens gebildet wird, das einen Prozesszyklus, der einen Prozess zur Zuführung einer Aluminiumquelle, einen Prozess zur Zuführung eines Spülgases und einen Prozess zur Zuführung einer Sauerstoffquelle beinhaltet, einmal durchführt und dann wiederholt, insbesondere viermal, einen Prozesszyklus durchführt, der einen Prozess zur Zuführung einer Hafniumquelle, einen Prozess zur Zuführung eines Spülgases und einen Prozess zur Zuführung einer Sauerstoffquelle beinhaltet.
  22. Verfahren nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die untere Elektrode und die obere Elektrode aus TiN gebildet werden.
DE102005049998A 2004-10-15 2005-10-13 Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren Expired - Fee Related DE102005049998B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040082652A KR100609066B1 (ko) 2004-10-15 2004-10-15 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR10-2004-0082652 2004-10-15

Publications (2)

Publication Number Publication Date
DE102005049998A1 DE102005049998A1 (de) 2006-04-20
DE102005049998B4 true DE102005049998B4 (de) 2010-01-07

Family

ID=36120833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005049998A Expired - Fee Related DE102005049998B4 (de) 2004-10-15 2005-10-13 Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren

Country Status (4)

Country Link
US (1) US20060081905A1 (de)
KR (1) KR100609066B1 (de)
CN (1) CN1779980A (de)
DE (1) DE102005049998B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780605B1 (ko) * 2005-11-03 2007-11-29 주식회사 하이닉스반도체 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
JP2008140913A (ja) 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
US20080182427A1 (en) * 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
KR101475996B1 (ko) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
CN111602216A (zh) * 2018-01-19 2020-08-28 三菱电机株式会社 薄层电容器及薄层电容器的制造方法
CN108511425B (zh) * 2018-06-06 2023-07-04 长鑫存储技术有限公司 集成电路电容器及其制造方法、半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102810A1 (en) * 2001-01-29 2002-08-01 Nec Corporation Method for fabricating a semiconductor device
US20020106536A1 (en) * 2001-02-02 2002-08-08 Jongho Lee Dielectric layer for semiconductor device and method of manufacturing the same
US20030222296A1 (en) * 2002-06-04 2003-12-04 Applied Materials, Inc. Method of forming a capacitor using a high K dielectric material
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20040141390A1 (en) * 2002-12-30 2004-07-22 Won Seok-Jun Capacitor of semiconductor device and method for manufacturing the same
US20040203254A1 (en) * 2003-04-11 2004-10-14 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6784101B1 (en) * 2002-05-16 2004-08-31 Advanced Micro Devices Inc Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102810A1 (en) * 2001-01-29 2002-08-01 Nec Corporation Method for fabricating a semiconductor device
US20020106536A1 (en) * 2001-02-02 2002-08-08 Jongho Lee Dielectric layer for semiconductor device and method of manufacturing the same
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20030222296A1 (en) * 2002-06-04 2003-12-04 Applied Materials, Inc. Method of forming a capacitor using a high K dielectric material
US20040141390A1 (en) * 2002-12-30 2004-07-22 Won Seok-Jun Capacitor of semiconductor device and method for manufacturing the same
US20040203254A1 (en) * 2003-04-11 2004-10-14 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films

Also Published As

Publication number Publication date
US20060081905A1 (en) 2006-04-20
KR20060033500A (ko) 2006-04-19
CN1779980A (zh) 2006-05-31
KR100609066B1 (ko) 2006-08-09
DE102005049998A1 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
DE102018108206B4 (de) Kondensator mit einer Keimschicht zwischen Elektrode und dielektrischer Schicht
DE102005049998B4 (de) Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren
DE102005014619B4 (de) Integriertes Schaltkreisbauelement mit Gatestruktur und zugehöriges Herstellungsverfahren
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
DE102015213498B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst
DE102015210492B4 (de) Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst, und Verfahren zu ihrer Herstellung
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102012100869B4 (de) Zusammendrückende polykristalline Siliziumschicht und Herstellungsverfahren dafür
DE102006012772A1 (de) Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben
DE102012222116B4 (de) Halbleiterstruktur mit Doppelschicht-Gate-Dielektrikum mit geringer äquivalenter Oxiddicke, Graphen-Halbleiterbauelemente und ein Verfahren
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE102019220521A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE102007045074B4 (de) Halbleiterbauelement mit Gatestapelstruktur
DE102012111822B4 (de) Vorrichtung und Verfahren für Multi-Gate-Transistoren
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE102018126132A1 (de) Ausführen eines Ausheilungsprozesses zum Verbessern der Finnenqualität eines Finfet-Halbleiters
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE112013004226B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013205068B4 (de) Verfahren zur Herstellung eines Gatedielektrikums einer Gateelektrode
DE102005051573A1 (de) MIM/MIS-Struktur mit Praseodymtitanat oder Praseodymoxid als Isolatormaterial
DE102012100006B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502