DE102006012772A1 - Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben - Google Patents
Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102006012772A1 DE102006012772A1 DE102006012772A DE102006012772A DE102006012772A1 DE 102006012772 A1 DE102006012772 A1 DE 102006012772A1 DE 102006012772 A DE102006012772 A DE 102006012772A DE 102006012772 A DE102006012772 A DE 102006012772A DE 102006012772 A1 DE102006012772 A1 DE 102006012772A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- dielectric
- forming
- layer
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 49
- 238000002425 crystallisation Methods 0.000 claims abstract description 32
- 230000008025 crystallization Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 67
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- JMGZEFIQIZZSBH-UHFFFAOYSA-N Bioquercetin Natural products CC1OC(OCC(O)C2OC(OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5)C(O)C2O)C(O)C(O)C1O JMGZEFIQIZZSBH-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- IVTMALDHFAHOGL-UHFFFAOYSA-N eriodictyol 7-O-rutinoside Natural products OC1C(O)C(O)C(C)OC1OCC1C(O)C(O)C(O)C(OC=2C=C3C(C(C(O)=C(O3)C=3C=C(O)C(O)=CC=3)=O)=C(O)C=2)O1 IVTMALDHFAHOGL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- FDRQPMVGJOQVTL-UHFFFAOYSA-N quercetin rutinoside Natural products OC1C(O)C(O)C(CO)OC1OCC1C(O)C(O)C(O)C(OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 FDRQPMVGJOQVTL-UHFFFAOYSA-N 0.000 claims description 8
- IKGXIBQEEMLURG-BKUODXTLSA-N rutin Chemical compound O[C@H]1[C@H](O)[C@@H](O)[C@H](C)O[C@@H]1OC[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 IKGXIBQEEMLURG-BKUODXTLSA-N 0.000 claims description 8
- ALABRVAAKCSLSC-UHFFFAOYSA-N rutin Natural products CC1OC(OCC2OC(O)C(O)C(O)C2O)C(O)C(O)C1OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5 ALABRVAAKCSLSC-UHFFFAOYSA-N 0.000 claims description 8
- 235000005493 rutin Nutrition 0.000 claims description 8
- 229960004555 rutoside Drugs 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- YRAJNWYBUCUFBD-UHFFFAOYSA-N 2,2,6,6-tetramethylheptane-3,5-dione Chemical compound CC(C)(C)C(=O)CC(=O)C(C)(C)C YRAJNWYBUCUFBD-UHFFFAOYSA-N 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 238000010926 purge Methods 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims 9
- 239000010410 layer Substances 0.000 description 261
- 239000003990 capacitor Substances 0.000 description 13
- 230000003746 surface roughness Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
Ein Halbleiterspeicherbauelement mit einer dielektrischen Struktur und ein Verfahren zur Herstellung desselben werden zur Verfügung gestellt. Die dielektrische Struktur weist auf: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht einschließlich eines Materials mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und über der ersten dielektrischen Schicht gebildet; und eine dritte dielektrische Schicht einschließlich eines Materials, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht, und gebildet über der zweiten dielektrischen Schicht.
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf ein Halbleiterspeicherbauelement und ein Verfahren zur Herstellung desselben; und weiter insbesondere auf ein Halbleiterspeicherbauelement, welches mit einer dielektrischen Schicht versehen ist, und auf ein Verfahren zur Herstellung desselben.
- Für ein Halbleiterspeicherbauelement, z.B. ein DRAM-Bauelement, ist die Größe einer Speicherzellenregion zum Speichern von 1 Bit kleiner geworden, da der Grad der Integration angestiegen ist. Hier ist 1 Bit die Basiseinheit für Speicherinformationen. Die Größe eines Kondensators kann jedoch im Verhältnis zu einer Reduzierung einer Speicherzellenregion nicht reduziert werden. Dieses Ergebnis ergibt sich, da eine dielektrische Kapazität oberhalb eines bestimmten Niveaus für jede der Einheitszellen notwendig ist, um Softfehler zu verhindern und stabile Operationen aufrechtzuerhalten. Somit wird nach Untersuchungen zum Aufrechterhalten der Kapazität des Kondensators innerhalb der begrenzten Zellenregion oberhalb eines bestimmten Niveaus verlangt. Derartige Untersuchungen sind auf drei verschiedenen Wegen vorangeschritten. Der erste ist ein Verfahren zum Reduzieren der Dicke einer dielektrischen Schicht, der zweite ist ein Verfahren zum Vergrößern einer aktiven Region eines Kondensators, und der dritte ist ein Verfahren zum Verwenden einer dielektrischen Schicht mit einer hohen relativen dielektrischen Konstanten.
- Unten wird das Verfahren zum Verwenden einer dielektrischen Schicht mit einer hohen relativen dielektrischen Konstanten im Detail beschrieben. Eine hauptsächlich verwendete dielektrische Schicht ist in einem herkömmlichen Kondensator umfasst eine dünne Siliziumdioxid-(SiO2)-Schicht und eine dünne Nitridoxid (NO)-Schicht und eine dünne Oxid-Nitrid-Oxid-(ONO)-Schicht, wobei beide Siliciumnitrid (Si3N4) mit einer dielektrischen Konstanten verwenden, die zweifach höher ist als diejenige der dünnen SiO2-Schicht.
- Jedoch weisen die dünnen SiO2-, NO- und ONO-Schichten niedrige dielektrische Konstanten auf. Sogar wenn die Dicke der dielektrischen Schicht reduziert ist oder die Oberflächenregion der dielektrischen Schicht vergrößert ist, existiert weiterhin eine Begrenzung für eine Erhöhung der dielektrischen Konstanten. Somit wird wesentlich eine Verwendung eines Materials mit einer hohen dielektrischen Konstanten notwendig.
- Als ein Ergebnis werden Materialien, wie etwa Hafniumoxid (HfO2), Siliziumoxynitrid (SiON), Aluminiumoxid (Al2O3) und Strontiumtitanat (SrTiO3) eingeführt, um die herkömmliche dielektrische Schicht in einem hochintegrierten DRAM zu ersetzen. Bei einer SiON- oder Al2O3-Schicht steigt ein Leckstrom schnell an, wenn die Dicke abnimmt. Daher ist es schwierig, eine dielektrische Schicht unter Verwendung von SiON oder Al2O3 in einer Dicke von etwa 40 Å oder darunter zu bilden.
- Auf der anderen Seite kann für eine SrTiO3-Schicht mit einer hohen dielektrischen Konstante (ε), wobei ε in einem Bereich von etwa 200 liegt, die hohe dielektrische Konstante und eine überlegene Leckstromeigenschaft sichergestellt werden, wenn sie in einer Dicke von etwa 200 Å oder darüber gebildet wird. Eine dielektrische Schicht eines Kondensators, der in einem Mikrobauelement unter 100 nm angewendet wird, muss im Allgemeinen mit einer Dicke von etwa 100 Å oder darunter gebildet werden. Wenn die SrTiO3-Schicht jedoch in einer Dicke von etwa 100 Å oder darunter gebildet wird, werden die dielektrische Konstante und die Leckstromeigenschaft schnell verschlechtert.
- Obwohl eine HfO2-Schicht eine hohe dielektrische Konstante von 25 aufweist, kann es schwierig sein, die HfO2-Schicht alleine anzuwenden, da die HfO2-Schicht eine Wärmestabilitätsbegrenzung aufgrund einer niedrigen Kristallisationstemperatur aufweist, was zu einem hohen Leckstrom führt. Um eine solche Begrenzung zu überwinden, wurde herkömmlich eine Struktur eingeführt, in der eine Al2O3-Schicht auf der HfO2-Schicht gebildet ist. Solch eine Struktur erzeugt jedoch einen dielektrischen Kapazitätsverlust aufgrund der niedrigen dielektrischen Konstanten (ε) von Al2O3 (d.h. ε = 9).
- Zusammenfassung der Erfindung
- Es ist daher ein Ziel der vorliegenden Erfindung, eine dielektrische Schicht zur Verfügung zu stellen, die in der Lage ist, eine dielektrische Kapazität sicherzustellen und eine Leckstromeigenschaft zu verbessern, und ein Verfahren zur Herstellung derselben.
- Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Halbleiterspeicherbauelement einschließlich einer dielektrischen Schicht zur Verfügung zur stellen, die in der Lage ist, eine dielektrische Konstante sicherzustellen und eine Leckstromeigenschaft zu verbessern, und ein Verfahren zur Herstellung derselben.
- In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird eine dielektrische Struktur zur Verfügung gestellt, aufweisend: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht einschließlich eines Materials mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und über der ersten dielektrischen Schicht gebildet; und eine dritte dielektrische Schicht einschließlich eines Materials im Wesentlichen identisch zu dem der ersten dielektrischen Schicht und über der zweiten dielektrischen Schicht gebildet.
- In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden einer dielektrischen Struktur zur Verfügung gestellt, aufweisend: Bilden einer ersten dielektrischen Schicht mit einer dielektrischen Konstante von etwa 25 oder darüber; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine Kristallisationsrate niedriger als die der ersten dielektrischen Schicht aufweist; und Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht, wobei die dritte dielektrische Schicht ein Material aufweist, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht.
- In Übereinstimmung mit noch einem weiteren Aspekt der vorliegenden Erfindung wird ein Halbleiterbauelement zur Verfügung gestellt, aufweisend: ein Substrat, auf welchem eine Bodenelektrode gebildet ist; eine dielektrische Struktur, gebildet über der Bodenelektrode, wobei die dielektrische Struktur aufweist: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht einschließlich eines Materials mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und über der ersten dielektrischen Schicht gebildet; und eine dritte dielektrische Schicht, einschließlich eines Materials im Wesentlichen identisch zu dem der ersten dielektrischen Schicht und über der zweiten dielektrischen Schicht gebildet; und eine obere Elektrode, gebildet über der dielektrischen Struktur.
- In Übereinstimmung mit noch einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden eines Halbleiterspeicherbauelements zur Verfügung gestellt, aufweisend: Präparieren eines Substrats, auf welchem eine Bodenelektrode gebildet wird; Bilden einer dielektrischen Struktur über der Bodenelektrode, wobei das Bilden der dielektrischen Struktur aufweist: Bilden einer ersten dielektrischen Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine Kristallisationsrate niedriger als die der ersten dielektrischen Schicht aufweist; und Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht, wobei die dritte dielektrische Schicht ein Material aufweist, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht; und Bilden einer oberen Elektrode über der dielektrischen Struktur.
- In Übereinstimmung mit noch einem weiteren Aspekt der vorliegenden Erfindung wird ein Halbleiterspeicherbauelement zur Verfügung gestellt, aufweisend: eine Gate-Isolationsschicht, gebildet über einem Substrat; ein Floating-Gate, gebildet über der Gate-Isolationsschicht; eine dielektrische Struktur, gebildet über dem Floating-Gate, wobei die dielektrische Struktur aufweist: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht mit einem Material mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und gebildet über der ersten dielektrischen Schicht; und eine dritte dielektrische Schicht, einschließlich eines Materi als, welches im Wesentlichen identisch zu dem der ersten dielektrischen Schicht ist und über der zweiten dielektrischen Schicht gebildet; und ein Steuer-Gate, gebildet über der dielektrischen Struktur.
- In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird zur Verfügung gestellt ein Verfahren zur Herstellung eines Halbleiterspeicherbauelements, aufweisend: Bilden einer Gate-Isolationsschicht über einem Substrat; Bilden eines Floating-Gates über der Gate-Isolationsschicht; Bilden einer dielektrischen Struktur über dem Floating-Gate, wobei das Bilden der dielektrischen Struktur aufweist: Bilden einer ersten dielektrischen Schicht mit einer dielektrischen Konstanten von 25 oder darüber; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht; und Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht, wobei die dritte dielektrische Schicht ein Material aufweist, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht; und Bilden eines Steuer-Gates über der dielektrischen Struktur.
- Kurze Beschreibung der Zeichnungen
- Das obige und andere Ziele und Eigenschaften der vorliegenden Erfindung werden besser verständlich mit Bezug auf die folgende Beschreibung der bestimmten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, in denen:
-
1 ein Querschnitt ist, der eine dielektrische Struktur in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung illustriert; -
2 ein Graph ist, der eine Oberflächenrauheitseigenschaft einer Zirkoniumdioxid-(ZrO2)-Schicht in Abhängigkeit verschiedener Dicken darstellt; -
3 eine Halbleiterelektronenmikroskop-(SEM)-Ansicht ist, die eine Leckstromeigenschaft einer kristallinen ZrO2-Schicht darstellt; -
4 eine mikrografische Ansicht ist, die eine Oberflächenrauheit einer einzelnen in einer Dicke von etwa 80 Å gebildeten ZrO2-Schicht darstellt; -
5 eine Mikrographansicht ist, die eine Oberflächenrauheit einer in einer Stapelstruktur aus ZrO2 (40 Å)/Aluminiumoxid (Al2O3) (5 Å)/ZrO2 (40 Å) gebildeten dielektrischen Struktur in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung darstellt; -
6 ein Flussdiagramm ist, welches ein Verfahren zum Bilden der dielektrischen Struktur darstellt, die in1 dargestellt ist; -
7 ein Querschnitt ist, der einen Kondensator in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung darstellt; und -
8 ein Querschnitt ist, der ein nicht volatiles Speicherbauelement in Übereinstimmung mit einer dritten Ausführungsform der vorliegenden Erfindung darstellt. - Detaillierte Beschreibung der Erfindung
- Ein Halbleiterspeicherbauelement mit einer dielektrischen Struktur und ein Verfahren zur Herstellung desselben in Übereinstimmung mit bestimmten Ausführungsformen der vorliegenden Erfindung wird im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben. In den Zeichnungen sind die dargestellte Dicke der Schichten und Regionen zur Verdeutlichung vergrößert dargestellt. Wenn eine erste Schicht als "auf' einer zweiten Schicht oder einem Substrat befindlich bezeichnet wird, kann dies bedeuten, dass die erste Schicht genau auf der zweiten Schicht oder dem Substrat gebildet ist, oder es kann auch bedeuten, dass eine dritte Schicht zwischen der ersten Schicht und dem Substrat existieren kann. Darüber hinaus repräsentieren identische Bezugszeichen in den bestimmten Ausführungsformen der vorliegenden Erfindung identische oder ähnliche Elemente.
- Im Folgenden wird eine erste Ausführungsform der vorliegenden Erfindung im Detail beschrieben.
-
1 ist ein Querschnitt, der eine dielektrische Struktur in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung darstellt. - Wie in
1 dargestellt ist, schließt eine dielektrische Struktur50 ein: eine erste dielektrische Schicht10 mit einer dielektrischen Konstanten von 25 oder darüber; eine zweite dielektrische Schicht20 einschließlich eines Materials, welches eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht10 ; und eine dritte dielektrische Schicht30 , einschließlich eines Materials, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht10 . Hier wird die zweite dielektrische Schicht20 auf der ersten dielektrischen Schicht10 gebildet, und die dritte dielektrische Schicht30 wird auf der zweiten dielektrischen Schicht20 gebildet. Hier bezieht sich die Kristallisationsrate auf die Wahrscheinlichkeit einer Schicht, durch verschiedene externe Faktoren, einschließlich Temperatur, kristallisiert zu werden. Vorzugsweise bezieht sich die in den bestimmten Ausführungsformen der vorliegenden Erfindung beschriebene Kristallisationsrate auf die Wahrscheinlichkeit einer Schicht, bei einer im Wesentlichen identischen Temperatur kristallisiert zu werden. - Wenn eine Schicht kristallisiert ist, dann steigt ein Leckstrom schnell durch eine Grenzschicht der Schicht an. Somit werden sowohl die erste dielektrische Schicht
10 als auch die dritte dielektrische Schicht30 in einer vorbestimmten Dicke gebildet, die eine Kristallisation der Schichten in der ersten Ausführungsform der vorliegenden Erfindung nicht erlaubt. Beispielsweise wird jede der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 in einer Dicke in einem Bereich von etwa 10 Å bis etwa 70 Å gebildet. - Derzeit liegt eine Gesamtdicke der ersten, zweiten und dritten dielektrischen Schicht
10 ,20 und30 in einem Bereich von etwa 70 Å bis etwa 100 Å. Jede der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 ist gebildet durch Verwenden eines Stoffes, der aus der Gruppe ausgewählt ist, die aus Zirkoniumdioxid (ZrO2), Hafniumoxid (HfO2), Lanthanoxid (La2O3) und Tantaloxid (Ta2O5) besteht. Vorzugsweise ist jede der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 durch Verwenden von ZrO2 in einer Dicke in einem Bereich von etwa 35 Å bis 45 Å gebildet. - Die zweite dielektrische Schicht
20 ist auch mit einem Material gebildet, welches eine niedrigere dielektrische Konstante aufweist als die der ersten dielektrischen Schicht10 , oder einem Material, kristallisiert bei einer Temperatur von etwa 900°C oder darüber. Beispielsweise wird die zweite dielektrische Schicht20 durch einen Stoff gebildet, bei der aus der Gruppe ausgewählt wird, die aus Aluminiumoxid (Al2O3), Siliziumdioxid (SiO2) und Ta2O5 besteht. Vorzugsweise wird die zweite dielektrische Schicht20 in einer Dicke in einem Bereich von etwa 3 Å bis 10 Å gebildet. - Demzufolge weist die dielektrische Struktur
50 eine gestapelte Struktur aus drei Schichten in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung auf. Die drei Schichten beziehen sich auf die erste dielektrische Schicht10 und die dritte dielektrische Schicht30 , beide das im Wesentlichen identische Material aufweisend, und die zweite dielektrische Schicht20 , die ein Material aufweist, welches sich von dem der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 unterscheidet, gebildet zwischen der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 . Beispielsweise weist die dielektrische Struktur50 eine Struktur auf von ZrO2/Al2O3/ZrO2 oder von HfO2/Al2O3/HfO2 auf. Höchst bevorzugt weist die dielektrische Struktur50 eine gestapelte Struktur aus ZrO2/Al2O3/ZrO2 auf. Dieses Ergebnis liegt vor, da eine Bandlückeneigenschaft von HfO2 der von ZrO2 unterlegen ist und somit eine Leckstromeigenschaft in HfO2 verschlechtert ist. Auf die Tabelle 1 unten Bezug nehmend, beträgt das Bandlückenenergieniveau von HfO2 5, 7, niedriger als das Bandlückenenergieniveau von ZrO2 mit 7, 8. - Hier wird ZrO2 in einer vorbestimmten Dicke gebildet, die keine Kristallisation von ZrO2 erlaubt, d.h. in einer Dicke von etwa 40 Å, und Al2O3 wird im Wesentlichen dünner als ZrO2 gebildet, d.h. in einer Dicke von etwa 5 Å.
- Eine als Referenz herangezogene dielektrische Schicht mit hohem k, wie etwa eine ZrO2-Schicht, kristallisiert bei einer bestimmten Temperatur. Wie in
2 dargestellt ist, steigt insbesondere eine Oberflächenrauheit von ZrO2 rapide an, wenn sie in einer Dicke von etwa 50 Å oder darüber gebildet ist. Solch ein Anstieg der Oberflächenrauheit wird verursacht durch Kristallisation von ZrO2. Dieses Ergebnis zeigt, dass ein Leckstrom ansteigt, wenn ZrO2 in einer Dicke von etwa 50 Å oder darüber gebildet wird. D.h., wie in3 dargestellt ist, dass der Leckstrom entlang einer partiell kristallisierten Korngrenze von ZrO2 fließt. - Daher wird in der ersten Ausführungsform der vorliegenden Erfindung jede der ersten dielektrischen Schicht
10 und der dritten dielektrischen Schicht30 mit einer vorbestimmten Dicke gebildet, die keine Kristallisation der Schichten erlaubt, d.h. in einer Dicke in einem Bereich von etwa 35 bis etwa 45 Å, und die zweite dielektrische Schicht20 , einschließlich eines Materials, welches sich von dem der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 unterscheidet, wird zwischen der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 gebildet. Hier befindet sich die zweite dielektrische Schicht20 in einem nicht kristallisierten Zustand. Durch diese Prozesse wird die dielektrische Struktur50 sogar auch während eines nachfolgenden thermischen Prozesses nicht kristallisiert. Daher kann eine Leckstromeigenschaft der dielektrischen Struktur50 verbessert werden. -
4 ist eine mikrografische Ansicht, die eine Oberflächenrauheit einer einzelnen ZrO2-Schicht darstellt, gebildet mit einer Dicke von etwa 80 Å.5 ist eine mikrografische Ansicht, eine Oberflächenrauheit einer dielektrischen Struktur mit einer gestapelten Struktur aus ZrOz/Al2O3/ZrO2, jeweils in einer Dicke von 40 Å, 5 Å bzw. 40 Å gebildet, in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung illustrierend. Somit kann der Leckstrom der dielektrischen Struktur50 insgesamt reduziert werden. - Im Folgenden wird kurz ein Verfahren zur Herstellung der dielektrischen Struktur
50 , die in1 dargestellt ist, beschrieben. Das Verfahren in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung weist auf: Bilden der ersten dielektrischen Schicht10 mit einer dielektrischen Konstanten von 25 oder darüber; Bilden der zweiten dielektrischen Schicht20 mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht10 bei einer im Wesentlichen identischen Temperatur; und Bilden der dritten dielektrischen Schicht30 einschließlich eines Materials, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht10 . Hier wird die zweite dielektrische Schicht20 auf der ersten dielektrischen Schicht10 gebildet, und die dritte dielektrische Schicht30 wird auf der zweiten dielektrischen Schicht20 gebildet. - Die erste dielektrische Schicht
10 und die dritte dielektrische Schicht30 werden jeweils in einer vorbestimmten Dicke gebildet, die keine Kristallisation dieser Schichten erlaubt. Vorzugsweise ist sowohl die erste dielektrische Schicht10 als auch die dritte dielektrische Schicht30 jeweils mit einer Dicke in einem Bereich von etwa 10 Å bis etwa 70 Å gebildet. - Darüber hinaus wird auch sowohl die erste dielektrische Schicht
10 als auch die dritte dielektrische Schicht30 gebildet durch Verwenden eines Stoffes, der aus gewählt ist aus der Gruppe, die besteht aus ZrO2, HfO2, La2O3 und Ta2O5. Vorzugsweise wird sowohl die erste dielektrische Schicht10 als auch die dritte dielektrische Schicht30 durch Verwenden von ZrO2 in einer Dicke in einem Bereich von etwa 35 Å bis etwa 45 Å gebildet. - Darüber hinaus wird sowohl die erste dielektrische Schicht
10 als auch die dritte dielektrische Schicht30 durch Verwenden eines atomaren Dampfabscheidungs-(ALD)-Verfahrens oder eines chemischen Dampfabscheidungs-(CVD)-Verfahrens gebildet. Wenn sowohl die erste dielektrische Schicht10 als auch die dritte dielektrische Schicht30 durch Verwenden des ALD-Verfahrens gebildet werden, wird hier Wasser (H2O), Ozon (O3) oder Sauerstoffplasma als ein Oxidationsreaktionsgas verwendet, und es wird Stickstoff (N2) oder Argon (Ar) als ein Ausblasgas zum Ausblasen nicht reagierten Gases verwendet. - Die zweite dielektrische Schicht
20 wird mit einem Material gebildet, welches eine dielektrische Konstante aufweist, die niedriger ist als die der ersten dielektrischen Schicht10 , oder einem Material, welches bei einer Temperatur von etwa 900°C oder darüber kristallisiert. Die zweite dielektrische Schicht20 wird durch Verwenden eines Stoffes gebildet, welcher ausgewählt wird aus der Gruppe, die besteht aus Al2O3, SiO2 und Ta2O5. Vorzugsweise wird die zweite dielektrische Schicht20 durch Verwenden von Al2O3 in einer Dicke in einem Bereich von etwa 3 Å bis etwa 10 Å gebildet. - Darüber hinaus wird die zweite dielektrische Schicht
20 durch Verwenden eines ALD-Verfahrens gebildet. Hier wird dann, wenn die zweite dielektrische Schicht20 durch Verwenden der ALD-Methode gebildet wird, H2O, O3 oder Sauerstoffplasma als ein Oxidationsreaktionsgas verwendet, und es wird N2 oder Ar als ein Ausblasgas zum Ausblasen nicht reagierten Gases verwendet. - Das obige Bilden der ersten dielektrischen Schicht
10 , der zweiten dielektrischen Schicht20 und der dritten dielektrischen Schicht30 kann entweder in der gleichen Kammer, d.h. in-situ, ausgeführt werden oder in zwei verschiedenen Kammern ausgeführt werden, eine Kammer zum Bilden der ersten dielektrischen Schicht10 und der dritten dielektrischen Schicht30 und die andere Kammer zum Bilden der zweiten dielektrischen Schicht20 . Wenn die erste dielektrische Schicht10 , die zweite dielektrische Schicht20 und die dritte dielektrische Schicht30 in der gleichen Kammer gebildet werden, dann wird der Prozess bei einer Temperatur in einem Bereich von etwa 200°C bis etwa 350°C durchgeführt. -
6 ist ein Flussdiagramm, welches ein Verfahren zur Herstellung einer dielektrischen Struktur in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung illustriert. Im Folgenden wird das Verfahren zur Herstellung der dielektrischen Struktur detaillierter beschrieben, basierend auf dem Flussdiagramm. Hier wird nur das Verfahren zum Bilden einer dielektrischen Struktur mit einer ideal gestapelten Struktur aus ZrO2/Al2O3/ZrO2 (siehe5 ) zur Vereinfachung der Beschreibung beschrieben. - Wie in
6 dargestellt ist, wird eine ZrO2-Schichtbildung durchgeführt, um eine erste dielektrische Schicht zu bilden. Die ZrO2-Schichtbildung geschieht wie folgt. Es wird ein Zirkonium-(Zr)-Quellengas, ausgewählt aus der Gruppe, die aus Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(TMHD)4, Zr(OiC3H7)3(TMHD), Zr(OtBu)4 und Zr(OtBu)(C2H5CH3)3 besteht, innerhalb einer Kammer einer ALD-Ausrüstung implantiert, um Zr auf einem (nicht dargestellten) Wafer bei Schritt S10 abzuscheiden. Hierbei wird eine Temperatur in einem Bereich von etwa 200°C bis etwa 350°C innerhalb der Kammer aufrechterhalten. Anschließend wird N2-(oder Ar)-Gas innerhalb der Kammer implantiert, um das verbleibende Zr-Quellengas aus der Kammer in Schritt S11 auszublasen, welches nicht abgelagert wurde. Als nächstes wird O3 (oder H2O oder Sauerstoffplasma) innerhalb der Kammer implantiert, um das abgeschiedene Zr zu oxidieren, wodurch eine ZrO2-Schicht als die erste dielektrische Schicht in Schritt S12 gebildet wird. Dann wird N2-Gas einmal mehr innerhalb der Kammer implantiert, um jegliches nicht reagiertes O3 in Schritt S13 auszublasen. - Die Schritte S10 bis S13 werden als ein Zyklus TZr durchgeführt, und der Zyklus TZr wird wiederholt durchgeführt, bis eine Dicke T1 der ZrO2-Schicht etwa 40 Å erreicht. Der Grund zum Begrenzen der Dicke T1 der ZrO2-Schicht auf etwa 40 Å liegt hier darin, eine Kristallisation der ZrO2-Schicht zu verhindern. Beispielsweise ist es für eine ZrO2-Schicht leicht, kristallisiert zu werden, wenn sie in einer Dicke von etwa 50 Å oder dicker gebildet wird. Während eines TZr Zyklus erreicht die Dicke T1 der ZrO2-Schicht etwa 1 Å. Daher kann die ZrO2-Schicht in einer Dicke in der Nähe von etwa 40 Å durch etwa 40-maliges Wiederholen des Zyklus TZr gebildet werden.
- Anschließend wird eine Al2O3-Schichtbildung durchgeführt, um eine zweite dielektrische Schicht zu bilden. Die Al2O3-Schichtbildung geschieht wie folgt. Ein Al(CH3)3-Quellengas wird innerhalb der Kammer implantiert, um Aluminium (Al) auf der ZrO2-Schicht in situ in Schritt S15 abzuscheiden. Hier kann der Schritt S15 durchgeführt werden, indem zwei verschiedene Kammern verwendet werden, eine zum Bilden der ZrO2-Schicht und die andere zum Bilden der Al2O3-Schicht. Anschließend wird N2-(oder Ar-)-Gas innerhalb der Kammer implantiert, um das verbleibende Al-Quellengas aus der Kammer im Schritt S16 auszublasen, welches nicht abgelagert wurde. Als nächstes wird O3 (oder H2O oder Sauerstoffplasma) innerhalb der Kammer implantiert, um das abgeschiedene Al zu oxidieren, wodurch eine Al2O3-Schicht als die zweite dielektrische Schicht im Schritt S17 gebildet wird. Dann wird N2-Gas innerhalb der Kammer implantiert, um im Schritt S18 jegliches nicht reagiertes O3 auszublasen.
- Die Schritte S15 bis S18 werden als ein Zyklus TAl durchgeführt, und der Zyklus TAl wird wiederholt durchgeführt, bis eine Dicke T2 der Al2O3-Schicht etwa 5 Å erreicht. Während eines Zyklus TAl erreicht die Dicke T2 der Al2O3-Schicht etwa 1 Å. Daher kann die Al2O3-Schicht mit einer Dicke in der Nähe von etwa 5 Å durch 5-maliges Wiederholen des Zyklus TAl gebildet werden.
- Darüber hinaus werden die Schritte S10 bis S14 einmal mehr durchgeführt, um eine weitere ZrO2-Schicht zu bilden, identisch zu der ersten dielektrischen Schicht, als eine dritte dielektrische Schicht im Schritt S20. Demzufolge wird die letztere ZrO2-Schicht mit einer Dicke von etwa 40 Å gebildet.
- Wenn darüber hinaus eine Gesamtdicke Tfinal der ZrO2/Al2O3/ZrO2-Struktur kleiner ist als eine Zieldicke TZiel dann wird der Zyklus TZr für die ZrO2-Schichtbildung für einen Zeitpunkt in Schritt S22 einmal wiederholt durchgeführt. Hier bezieht sich die Zieldicke TZiel auf eine vorbestimmte Dicke zum Sicherstellen einer dielektrischen Kapazität. Schritt S21 und Schritt S22 werden wiederholt durchgeführt, bis die gesamte Dicke Tfinal der ZrO2/Al2O3/ZrO2-Struktur im Wesentlichen identisch zu der Zieldicke TZiel wird. Hier liegt die Zieldicke TZiel bei etwa 80 Å und somit wird der Schritt S22 nicht wiederholt. In der ersten Ausführungsform der vorliegenden Erfindung wird die dielektrische Struktur mit einer Dicke von etwa 80 Å gebildet und somit kann die dielektrische Kapazität der dielektrischen Struktur sichergestellt werden.
- Im Folgenden wird eine zweite Ausführungsform der vorliegenden Erfindung im Detail beschrieben.
- Die dielektrische Struktur in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung kann im Allgemeinen auf einen Kondensator eines dynamischen Direktzugriffsspeichers (DRAM) angewendet werden.
7 ist ein Querschnitt, der einen Kondensator illustriert, der in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung gebildet worden ist, wobei die zweite Ausführungsform ein Beispiel ist, bei der die erste Ausführungsform der vorliegenden Erfindung angewendet wurde. Hier ist ein Kondensator vom Stapeltyp zur Erleichterung der Beschreibung dargestellt. Der Kondensator vom Stapeltyp ist jedoch eines von vielen Beispielen einer Anwendung. Die erste Ausführungsform der vorliegenden Erfindung kann auf einen konkaven Typ oder einen Zylindertypkondensator angewendet werden. - Gemäß
7 schließt der Kondensator in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung ein: ein Substrat100 , auf welchem vorbestimmte Prozesse, einschließlich Transistor- und Bitleitungsformation vervollständigt werden; ein Zwischenschichtdielektrikum (ILD)110 , gebildet über Bitleitungen auf dem Substrat100 ; eine Bodenelektrode120 , gebildet über dem ILD110 ; eine dielektrische Struktur160 , gebildet in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung; und eine obere Elektrode170 , gebildet über der dielektrischen Struktur160 . - Hier schließt die dielektrische Struktur
160 eine erste dielektrische Schicht130 und eine dritte dielektrische Schicht150 ein, jeweils gebildet mit einem im Wesentlichen identischen Material, und eine zweite dielektrische Schicht140 , gebildet mit einem Material, welches sich von dem der ersten dielektrischen Schicht130 und dem der dritten dielektrischen Schicht150 unterscheidet. Hier ist die zweite dielektrische Schicht140 zwischen der ersten dielektrischen Schicht130 und der dritten dielektrischen Schicht150 gebildet. Da die dielektrische Struktur160 eine Konfiguration aufweist, die im Wesentlichen identisch ist zu der in der ersten Ausführungsform der vorliegenden Erfindung beschriebenen, werden detaillierte Beschreibungen mit Bezug auf die Konfigurationsmaterialien der dielektrischen Struktur160 hier weggelassen. - Hier wird die Bodenelektrode
120 durch Verwenden eines Stoffes gebildet, der ausgewählt ist aus der Gruppe, die aus dotiertem Polysilizium, Titannitrid (TiN), Ruthenium (Ru), Rutheniumdioxid (RuO2), Platin (Pt), Iridium (Ir), Iridiumdioxid (IrO2), RuTiN, Hafniummononitrid (HfN) und Zirkoniummononitrid (ZrN) besteht. - Auch wird die obere Elektrode
170 durch Verwenden eines Stoffes gebildet, der ausgewählt ist aus der Gruppe, die aus dotiertem Polysilizium, TiN, Ru, RuO2, Pt, Ir, IrO2 und RuTiN besteht. - Im Folgenden wird ein Verfahren zum Bilden des in
7 dargestellten Kondensators im Detail beschrieben. - Das ILD
110 wird über dem Substrat100 , Transistoren und Bitleitungen gebildet. Derzeit wird das ILD110 durch Verwenden eines Oxid-basierten Materials gebildet. Beispielsweise wird das ILD110 durch Verwenden eines Stoffes gebildet, der ausgewählt ist aus der Gruppe, die aus einer hochdichten Plasma-(HDP)-Oxidschicht, einer Bor-Phosphorsilicatglas-(BPSG)-Schicht, einer Phosphorsilicatglas-(PSG)-Schicht, einer plasmaverstärkten Tetraethylorthosilicat-(PETEOS)-Schicht, einer plasmaverstärkten chemische-Dampfabscheidungs-(PECVD)-Schicht, einer undotierten Silicatglas-(USG)-Schicht, einer fluorinierten Silicatglas-(FSG)-Schicht, einer kohlenstoffdotierten Oxid-(CDO)-Schicht, einer organischen Silicatglas-(OSG)-Schicht und aus einer Kombination derselben besteht. - Anschließend wird ein (nicht dargestelltes) Kontaktloch durch Ätzen eines vorbestimmten Abschnittes des ILD
110 durch Ausführen eines Maskierungsprozesses und eines Ätzprozesses gebildet, einen Abschnitt des Substrats100 exponierend. Dann wird ein Pfropfenmaterial über der resultierenden obigen Substratstruktur gebildet, das Kontaktloch füllend. Als nächstes wird ein Zurückätzprozess oder ein chemisch-mechanischer Polier-(CMP)-Prozess ausgeführt, um einen (nicht dargestellten) Kontaktpfropfen zu bilden, der in dem Kontaktloch vergraben ist. - Darüber hinaus wird die Bodenelektrode
120 über dem Kontaktpfropfen und dem ILD110 gebildet. Hier wird die Bodenelektrode120 durch Verwenden eines Verfahrens gebildet, das ausgewählt ist aus der Gruppe, die aus einem Sputterverfahren, einem ALD-Verfahren und einem CVD-Verfahren besteht. Vorzugsweise wird die Bodenelektrode120 durch Verwenden eines Stoffes gebildet, der ausgewählt ist aus der Gruppe, die aus dotiertem Polysilizium, TiN, Ru, RuO2, Pt, Ir, IrO2, RuTiN, HfN und ZrN, besteht, unter Verwendung des ALD-Verfahrens. - Darüber hinaus wird die dielektrische Struktur
160 über der Bodenelektrode120 durch Bilden der ersten dielektrischen Schicht130 und der dritten dielektrischen Schicht150 gebildet, und Bilden der zweiten dielektrischen Schicht140 zwischen der ersten dielektrischen Schicht130 und der dritten dielektrischen Schicht150 . Hier ist sowohl die erste dielektrische Schicht130 als auch die dritte dielektrische Schicht150 mit einer vorbestimmten Dicke gebildet, die eine Kristallisation der Schichten nicht erlaubt, d.h.. mit einer Dicke in einem Bereich von etwa 10 Å bis etwa 70 Å. Vorzugsweise wird sowohl die erste dielektrische Schicht130 als auch die dritte dielektrische Schicht150 mit ZrO2 mit einer Dicke von etwa 40 Å gebildet. Auch wird die zweite dielektrische Schicht140 mit einer Dicke in einem Bereich von etwa 3 Å bis etwa 10 Å durch Verwenden einer nicht kristallisierten dielektrischen Schicht gebildet. Vorzugsweise wird die zweite dielektrische Schicht140 mit Al2O3 in einer Dicke von etwa 5 Å gebildet. - Als nächstes wird ein thermischer Prozess ausgeführt, um die dielektrische Struktur
160 zu verdichten. Hier wird die nicht kristallisierte dielektrische Struktur160 während des thermischen Prozesses nicht kristallisiert, wodurch eine Erzeugung eines Leckstroms reduziert werden kann. - Anschließend wird die obere Elektrode
170 über der dritten dielektrischen Schicht150 gebildet. Hier wird die obere Elektrode170 durch Verwenden eines Verfahrens gebildet, welches aus der Gruppe ausgewählt wird, welche aus einem Sputterverfahren, einem ALD-Verfahren und einem CVD-Verfahren besteht. Vorzugsweise wird die obere Elektrode170 mit einem Stoff gebildet, der ausge wählt ist aus der Gruppe, die aus dotiertem Polysilizium, TiN, Ru, RuO2, Pt, Ir, IrO2 und RuTiN besteht, unter Verwendung des ALD-Verfahrens. - Im Folgenden wird eine dritte Ausführungsform der vorliegenden Erfindung im Detail beschrieben.
- Eine dielektrische Schicht in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung kann auf eine dielektrische Inter-Poly-(IPD)-Struktur oder auf eine Inter-Poly-Oxid-(IPO)-Struktur in einem nicht volatilen Speicherbauelement angewendet werden.
8 ist ein Querschnitt, der ein nicht volatiles Speicherbauelement illustriert, welches in Übereinstimmung mit der dritten Ausführungsform der vorliegenden Erfindung gebildet ist, wobei die dritte Ausführungsform ein Beispiel ist, auf welche die erste Ausführungsform der vorliegenden Erfindung angewendet ist. - Das nicht volatile Speicherbauelement weist auf: ein Substrat
200 ; auf welchem eine Gate-Isolationsschicht210 gebildet ist; ein Floating-Gate220 , gebildet über einen vorbestimmten Abschnitt der Gate-Isolationsschicht210 ; eine dielektrische Struktur260 , gebildet in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung; und ein Steuer-Gate270 , gebildet über der dielektrischen Struktur260 . Hier weist die dielektrische Struktur260 eine Konfiguration auf, die im Wesentlichen identisch ist zu derjenigen, die in der ersten Ausführungsform der vorliegenden Erfindung beschrieben ist. D.h., dass die dielektrische Struktur260 eine erste dielektrische Schicht230 und eine dritte dielektrische Schicht250 aufweist, jeweils mit einem im Wesentlichen identischen Material gebildet, und eine zweite dielektrische Struktur240 , gebildet mit einem Material, welches sich von dem der ersten dielektrischen Schicht230 und der dritten dielektrischen Schicht250 unterscheidet. Hier ist die zweite dielektrische Schicht240 zwischen der ersten dielektrischen Schicht230 und der dritten dielektrischen Schicht250 gebildet. Da die dielektrische Struktur260 die Konfiguration aufweist, die im Wesentlichen identisch ist zu der, die in der ersten Ausführungsform der vorliegenden Erfindung beschrieben ist, werden detaillierte Beschreibungen mit Bezug auf Konfigurationsmaterialien der dielektrischen Struktur260 hier weggelassen. - Gemäß
8 weist ein Verfahren zur Herstellung des nicht volatilen Speicherbauelements auf: Bilden der Gate-Isolationsschicht210 über dem Substrat200 ; Bilden des Floating-Gate220 über dem vorbestimmten Abschnitt der Gate-Isolationsschicht210 ; Bilden der dielektrischen Struktur260 über dem Floating-Gate220 ; und Bilden des Steuer-Gates270 über der dielektrischen Struktur260 . - In Übereinstimmung mit den bestimmten Ausführungsformen der vorliegenden Erfindung kann eine Kristallisation einer dielektrischen Struktur verhindert werden durch: Bilden der ersten dielektrischen Schicht und der dritten dielektrischen Schicht, jeweils aus einem im Wesentlichen identischen Material; und Einschieben der zweiten dielektrischen Schicht mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und der dritten dielektrischen Schicht, zwischen die erste dielektrische Schicht und die dritte dielektrische Schicht. Hier wird die zweite dielektrische Schicht gebildet durch Verwenden eines Materials, welches sich von dem der ersten dielektrischen Schicht und der dritten dielektrischen Schicht unterscheidet. Somit kann die Leckstromeigenschaft einer dielektrischen Schicht mit hohem k mit einer hohen dielektrischen Konstanten verbessert werden.
- Darüber hinaus kann in Übereinstimmung mit den bestimmten Ausführungsformen der vorliegenden Erfindung die dielektrische Kapazität der dielektrischen Struktur gesichert werden durch Erfüllen der Zieldicke der finalen dielektrischen Struktur durch: Bilden der ersten dielektrischen Schicht und der dritten dielektrischen Schicht mit einer vorbestimmten Dicke, die keine Kristallisation der Schichten erlaubt; und Bilden der zweiten dielektrischen Schicht zwischen der ersten und der dritten dielektrischen Schicht mit einer viel kleineren Dicke als die der ersten dielektrischen Schicht und der dritten dielektrischen Schicht.
- Daher kann die dielektrische Kapazität sichergestellt werden und es kann die Leckstromeigenschaft in der dielektrischen Schicht mit hohem k verbessert werden. Darüber hinaus kann die dielektrische Kapazität sichergestellt werden und die Leckstromeigenschaft kann in dem Kondensator verbessert werden. Auch kann die Leckstromeigenschaft des nicht volatilen Speicherbauelements verbessert werden.
- Die vorliegende Anmeldung enthält Gegenstände, die sich auf die Koreanische Patentanmeldung Nr. KR 2005-0083692, angemeldet beim Koreanischen Patentamt am 8. September 2005, beziehen, wobei die gesamten Inhalte derselben hierdurch in Bezugnahme mitaufgenommen werden.
- Während die vorliegende Erfindung mit Bezug auf bestimmte spezifische Ausführungsformen beschrieben worden ist, ist für die Fachleute der Technik klar, dass verschiedene Veränderungen und Modifikationen vorgenommen werden können, ohne von dem Geist und dem Bereich der Erfindung abzuweichen, wie er in den folgenden Ansprüchen definiert ist.
Claims (41)
- Dielektrische Struktur, aufweisend: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht, einschließlich einem Material mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und gebildet über der ersten dielektrischen Schicht; und eine dritte dielektrische Schicht, einschließlich einem Material im Wesentlichen identisch zu dem der ersten dielektrischen Schicht und gebildet über der zweiten dielektrischen Schicht.
- Dielektrische Struktur nach Anspruch 1, wobei die erste dielektrische Schicht und die dritte dielektrische Schicht jeweils mit einer vorbestimmten Dicke gebildet werden, die eine Kristallisation der ersten dielektrischen Schicht und der dritten dielektrischen Schicht nicht erlaubt.
- Dielektrische Struktur nach Anspruch 2, wobei die vorbestimmte Dicke zwischen etwa 10 Å bis etwa 70 Å liegt.
- Dielektrische Struktur nach Anspruch 2, wobei sowohl die erste dielektrische Schicht als auch die dritte dielektrische Schicht jeweils einen Stoff aufweisen, der aus einer Gruppe ausgewählt ist, die aus Zirkoniumdioxid (ZrO2), Hafniumoxid (HfO2), Lanthanoxid (La2O3) und Tantaloxid (Ta2O5) besteht.
- Dielektrische Struktur nach Anspruch 4, wobei eine Gesamtdicke der ersten dielektrischen Schicht, der zweiten dielektrischen Schicht und der dritten dielektrischen Schicht zwischen etwa 70 Å und etwa 100 Å liegt.
- Dielektrische Struktur nach Anspruch 5, wobei die ZrO2-Schicht mit einer Dicke von etwa 35 Å bis etwa 45 Å gebildet ist.
- Dielektrische Struktur nach Anspruch 1, wobei die zweite dielektrische Schicht ein Material aufweist, welches eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht bei einer im Wesentlichen identischen Temperatur.
- Dielektrische Struktur nach Anspruch 1, wobei die zweite dielektrische Schicht eine dielektrische Konstante aufweist, die niedriger ist als die der ersten dielektrischen Schicht.
- Dielektrische Struktur nach Anspruch 8, wobei die zweite dielektrische Schicht ein Material aufweist, welches bei einer Temperatur von etwa 900°C oder darüber kristallisiert.
- Dielektrische Struktur nach Anspruch 1, wobei die zweite dielektrische Schicht einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus Aluminiumoxid (Al2O3), Siliziumdioxid (SiO2) und Ta2O5 besteht.
- Dielektrische Struktur nach Anspruch 1, wobei die zweite dielektrische Schicht mit einer Dicke von etwa 3 Å bis etwa 10 Å gebildet ist.
- Verfahren zum Bilden einer dielektrischen Struktur, aufweisend: Bilden einer ersten dielektrischen Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht; und Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht, wobei die dritte dielektrische Schicht ein Material aufweist, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht.
- Verfahren nach Anspruch 12, wobei die erste dielektrische Schicht und die dritte dielektrische Schicht jeweils mit einer vorbestimmten Dicke gebildet werden, die eine Kristallisation der ersten dielektrischen Schicht und der dritten dielektrischen Schicht nicht erlaubt.
- Verfahren nach Anspruch 13, wobei die vorbestimmte Dicke zwischen etwa 10 Å und etwa 70 Å liegt.
- Verfahren nach Anspruch 13, wobei sowohl die erste dielektrische Schicht als auch die dritte dielektrische Schicht einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus ZrO2, HfO2, La2O3 und Ta2O5 besteht.
- Verfahren nach Anspruch 15, wobei die ZrO2-Schicht mit einer Dicke zwischen etwa 35 Å bis etwa 45 Å gebildet ist.
- Verfahren nach Anspruch 13, wobei das Bilden der ersten dielektrischen Schicht und das Bilden der dritten dielektrischen Schicht ein Ausführen eines atomaren Schichtabscheidungs-(ALD)-Verfahrens oder eines chemischen Dampfabscheidungs-(CVD)-Verfahrens umfasst.
- Verfahren nach Anspruch 15, wobei das Bilden der ZrO2-Schicht ein Zirkonium-(Zr)-Quellengas verwendet, welches aus einer Gruppe ausgewählt ist, die aus Zr[N(CH3)2]4, Zr[N(C2H5)(CH3))4, Zr[N(C2H5)2]4, Zr(TMHD)4, Zr(OiC3H7)3(TMHD), Zr(OtBu)4 und Zr(OtBu)(C2H5CH3)3 besteht.
- Verfahren nach Anspruch 17, wobei das Bilden der ersten dielektrischen Schicht und das Bilden der dritten dielektrischen Schicht, jeweils das ALD-Verfahren verwendend, eine Verwendung eines Oxidationsreaktionsgases umfasst, welches aus einer Gruppe ausgewählt ist, die aus Wasser (H2O), Ozon (O3) und Sauerstoffplasma besteht.
- Verfahren nach Anspruch 17, wobei das Bilden der ersten dielektrischen Schicht und das Bilden der dritten dielektrischen Schicht, jeweils das ALD-Verfahren verwendend, ein Verwenden von Stickstoff (N2) oder Argon (Ar) als ein Ausblasgas zum Ausblasen von nicht reagiertem Gas umfasst.
- Verfahren nach Anspruch 12, wobei das Bilden der zweiten dielektrischen Schicht das Aufweisen eines Materials umfasst, welches eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht bei einer im Wesentlichen identischen Temperatur.
- Verfahren nach Anspruch 12, wobei die zweite dielektrische Schicht eine dielektrische Konstante aufweist, die niedriger ist als die der ersten dielektrischen Schicht.
- Verfahren nach Anspruch 22, wobei die zweite dielektrische Schicht ein Material aufweist, welches bei einer Temperatur von etwa 900°C oder darüber kristallisiert.
- Verfahren nach Anspruch 12, wobei die zweite dielektrische Schicht einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus Al2O3, SiO2 und Ta2O5 besteht.
- Verfahren nach Anspruch 12, wobei die zweite dielektrische Schicht mit einer Dicke zwischen etwa 3 Å und etwa 10 Å gebildet ist.
- Verfahren nach Anspruch 21, wobei das Bilden der zweiten dielektrischen Schicht ein Verwenden eines ALD-Verfahrens umfasst.
- Verfahren nach Anspruch 26, wobei das Bilden der zweiten dielektrischen Schicht, ein ALD-Verfahren verwendend, eine Verwendung eines Oxidationsreaktionsgases umfasst, ausgewählt aus einer Gruppe, die aus H2O, O3 und Sauerstoffplasma besteht.
- Verfahren nach Anspruch 26, wobei das Bilden der zweiten dielektrischen Schicht unter Verwendung des ALD-Verfahrens eine Verwendung von N2 oder Ar als ein Ausblasgas zum Ausblasen von nicht reagiertem Gas aufweist.
- Verfahren nach Anspruch 12, wobei sowohl das Bilden der ersten dielektrischen Schicht, das Bilden der zweiten dielektrischen Schicht als auch das Bilden der dritten dielektrischen Schicht in einer im Wesentlichen identischen Kammer durchgeführt wird.
- Verfahren nach Anspruch 29, wobei sowohl das Bilden der ersten dielektrischen Schicht, das Bilden der zweiten dielektrischen Schicht und das Bil den der dritten dielektrischen Schicht in einer im Wesentlichen identischen Kammer bei einer Temperatur in einem Bereich von etwa 200°C bis etwa 350°C durchgeführt wird.
- Verfahren nach Anspruch 12, wobei sowohl das Bilden der ersten dielektrischen Schicht, das Bilden der zweiten dielektrischen Schicht als auch das Bilden der dritten dielektrischen Schicht in verschiedenen Kammern durchgeführt wird, einschließlich einer ersten Kammer zum Bilden der ersten und dritten dielektrischen Schichten und einer zweiten Kammer zum Bilden der zweiten dielektrischen Schicht.
- Halbleiterspeicherbauelement, aufweisend: ein Substrat, auf welchem eine Bodenelektrode gebildet ist; eine über der Bodenelektrode gebildete dielektrische Struktur, wobei die dielektrische Struktur aufweist: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht einschließlich eines Materials mit einer Kristallisationsrate niedriger als die der ersten dielektrischen Schicht und über der ersten dielektrischen Schicht gebildet; und eine dritte dielektrische Schicht einschließlich eines Materials, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht und über der zweiten dielektrischen Schicht gebildet ist; und eine über der dielektrischen Struktur gebildete obere Elektrode.
- Halbleiterspeicherbauelement nach Anspruch 32, wobei die Bodenelektrode einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus dotiertem Polysilizium, Titannitrid (TiN), Ruthenium (Ru), Rutheniumdioxid (RuO2), Platin (Pt), Iridium (Ir), Iridiumdioxid (IrO2), RuTiN, Hafniummononitrid (HfN) und Zirkoniummononitrid (ZrN) besteht.
- Halbleiterspeicherbauelement nach Anspruch 32, wobei die obere Elektrode einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus dotiertem Polysilizium, TiN, Ru, RuO2, Pt, Ir, IrO2 und RuTiN besteht.
- Verfahren zur Herstellung eines Halbleiterspeicherbauelements, aufweisend: Präparieren eines Substrats, auf welchem eine Bodenelektrode gebildet ist; Bilden einer dielektrischen Struktur über der Bodenelektrode, wobei das Bilden der dielektrischen Struktur aufweist: Bilden einer ersten dielektrischen Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht; und Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht, wobei die dritte dielektrische Schicht ein Material aufweist, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht; und Bilden einer oberen Elektrode über der dielektrischen Struktur.
- Verfahren nach Anspruch 35, wobei die Bodenelektrode einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus dotiertem Polysilizium, TiN, Ru, RuO2, Pt, Ir, IrO2, RuTiN, HfN und ZrN besteht.
- Verfahren nach Anspruch 35, wobei das Bilden der Bodenelektrode ein Verwenden eines Verfahrens aufweist, welches aus einer Gruppe ausgewählt ist, die aus einem Sputterverfahren, einem ALD-Verfahren und einem CVD-Verfahren besteht.
- Verfahren nach Anspruch 35, wobei die obere Elektrode einen Stoff aufweist, der aus einer Gruppe ausgewählt ist, die aus dotiertem Polysilizium, TiN, Ru, RuO2, Pt, Ir, IrO2 und RuTiN besteht.
- Verfahren nach Anspruch 35, wobei das Bilden der oberen Elektrode ein Verwenden eines Verfahrens aufweist, welches aus einer Gruppe ausgewählt ist, die aus einem Sputterverfahren, einem ALD-Verfahren und einem CVD-Verfahren besteht.
- Halbleiterspeicherbauelement, aufweisend: eine über einem Substrat gebildete Gate-Isolationsschicht; ein über der Gate-Isolationsschicht gebildetes Floating-Gate; eine über dem Floating-Gate gebildete dielektrische Struktur, wobei die dielektrische Struktur aufweist: eine erste dielektrische Schicht mit einer dielektrischen Konstanten von etwa 25 oder darüber; eine zweite dielektrische Schicht, einschließlich eines Materials mit einer Kristallisationsrate, die niedriger ist als die der ersten dielektrischen Schicht und über der ersten dielektrischen Schicht gebildet ist; und eine dritte dielektrische Schicht, einschließlich eines Materials, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht, und gebildet über der zweiten dielektrischen Schicht; und ein über der dielektrischen Struktur gebildetes Steuer-Gate.
- Verfahren zur Herstellung eines Halbleiterspeicherbauelements, aufweisend: Bilden einer Gate-Isolationsschicht über einem Substrat; Bilden eines Floating-Gates über der Gate-Isolationsschicht; Bilden einer dielektrischen Struktur über dem Floating-Gate, wobei das Bilden der dielektrischen Struktur aufweist: Bilden einer ersten dielektrischen Schicht mit einer dielektrischen Konstanten von 25 oder darüber; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine Kristallisationsrate aufweist, die niedriger ist als die der ersten dielektrischen Schicht; und Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht, wobei die dritte dielektrische Schicht ein Material aufweist, welches im Wesentlichen identisch ist zu dem der ersten dielektrischen Schicht; und Bilden eines Steuer-Gates über der dielektrischen Struktur.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0083692 | 2005-09-08 | ||
KR1020050083692A KR100648860B1 (ko) | 2005-09-08 | 2005-09-08 | 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006012772A1 true DE102006012772A1 (de) | 2007-03-15 |
Family
ID=37713267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006012772A Ceased DE102006012772A1 (de) | 2005-09-08 | 2006-03-17 | Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070051998A1 (de) |
JP (1) | JP2007073926A (de) |
KR (1) | KR100648860B1 (de) |
DE (1) | DE102006012772A1 (de) |
TW (1) | TWI297947B (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101239962B1 (ko) * | 2006-05-04 | 2013-03-06 | 삼성전자주식회사 | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 |
KR101206036B1 (ko) * | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
KR100872876B1 (ko) | 2006-11-24 | 2008-12-10 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치 |
US20080150004A1 (en) * | 2006-12-20 | 2008-06-26 | Nanosys, Inc. | Electron Blocking Layers for Electronic Devices |
US20080150009A1 (en) * | 2006-12-20 | 2008-06-26 | Nanosys, Inc. | Electron Blocking Layers for Electronic Devices |
US20080150003A1 (en) * | 2006-12-20 | 2008-06-26 | Jian Chen | Electron blocking layers for electronic devices |
US8686490B2 (en) | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
KR100881730B1 (ko) | 2007-03-16 | 2009-02-06 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
US7723771B2 (en) * | 2007-03-30 | 2010-05-25 | Qimonda Ag | Zirconium oxide based capacitor and process to manufacture the same |
KR100881727B1 (ko) * | 2007-03-31 | 2009-02-06 | 주식회사 하이닉스반도체 | 다층 구조의 유전막 및 그의 제조 방법 |
US8173989B2 (en) * | 2007-05-30 | 2012-05-08 | Samsung Electronics Co., Ltd. | Resistive random access memory device and methods of manufacturing and operating the same |
US20090035946A1 (en) * | 2007-07-31 | 2009-02-05 | Asm International N.V. | In situ deposition of different metal-containing films using cyclopentadienyl metal precursors |
JP4594973B2 (ja) | 2007-09-26 | 2010-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8089114B2 (en) | 2007-11-08 | 2012-01-03 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including blocking and interface patterns between charge storage patterns and control electrodes and related methods |
JP5132330B2 (ja) * | 2008-01-17 | 2013-01-30 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
US8008707B2 (en) | 2007-12-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell |
KR100990615B1 (ko) * | 2008-06-03 | 2010-10-29 | 주식회사 동부하이텍 | 반도체 소자의 캐패시터 및 그 제조 방법 |
US9159551B2 (en) * | 2009-07-02 | 2015-10-13 | Micron Technology, Inc. | Methods of forming capacitors |
JP5150606B2 (ja) * | 2009-11-16 | 2013-02-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8901527B2 (en) | 2010-07-02 | 2014-12-02 | Nanya Technology Corp. | Resistive random access memory structure with tri-layer resistive stack |
CN102315223A (zh) * | 2010-07-07 | 2012-01-11 | 中国科学院微电子研究所 | 高性能平面浮栅闪存器件结构及其制作方法 |
US8420208B2 (en) * | 2010-08-11 | 2013-04-16 | Micron Technology, Inc. | High-k dielectric material and methods of forming the high-k dielectric material |
US20120057270A1 (en) * | 2010-09-06 | 2012-03-08 | Juergen Foerster | Capacitor and method for making same |
JP5587716B2 (ja) * | 2010-09-27 | 2014-09-10 | マイクロンメモリジャパン株式会社 | 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法 |
EP2806983B1 (de) | 2012-01-27 | 2020-04-01 | Koninklijke Philips N.V. | Mikromechanisch hergestellter kapazitiver wandler und entspreschendes herstellungsverfahren |
JP5957994B2 (ja) * | 2012-03-16 | 2016-07-27 | 富士通株式会社 | 半導体装置の製造方法 |
JP6334268B2 (ja) | 2014-05-30 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102422761B1 (ko) * | 2015-07-27 | 2022-07-20 | 주성엔지니어링(주) | 커패서터 증착 장치와 이를 이용한 유전막 증착 방법 |
WO2017018706A1 (ko) * | 2015-07-27 | 2017-02-02 | 주성엔지니어링(주) | 커패서터 증착 장치와 이를 이용한 유전막 증착 방법 |
CN109860200A (zh) * | 2019-03-27 | 2019-06-07 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
KR20220030010A (ko) * | 2020-09-02 | 2022-03-10 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 반도체 장치 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338951A (en) * | 1991-11-06 | 1994-08-16 | Ramtron International Corporation | Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices |
KR100363084B1 (ko) * | 1999-10-19 | 2002-11-30 | 삼성전자 주식회사 | 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법 |
US6407435B1 (en) * | 2000-02-11 | 2002-06-18 | Sharp Laboratories Of America, Inc. | Multilayer dielectric stack and method |
DE10034003A1 (de) * | 2000-07-07 | 2002-01-24 | Infineon Technologies Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
US6660660B2 (en) * | 2000-10-10 | 2003-12-09 | Asm International, Nv. | Methods for making a dielectric stack in an integrated circuit |
JP2002222934A (ja) * | 2001-01-29 | 2002-08-09 | Nec Corp | 半導体装置およびその製造方法 |
US6858865B2 (en) * | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP3863391B2 (ja) * | 2001-06-13 | 2006-12-27 | Necエレクトロニクス株式会社 | 半導体装置 |
US6641186B2 (en) * | 2002-01-28 | 2003-11-04 | Miao-Hsueh Tsai | Combination of mounting plate and rose for door locks |
US6797525B2 (en) * | 2002-05-22 | 2004-09-28 | Agere Systems Inc. | Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process |
US6835630B2 (en) * | 2002-06-19 | 2004-12-28 | Promos Technologies, Inc. | Capacitor dielectric structure of a DRAM cell and method for forming thereof |
US6897106B2 (en) * | 2002-08-16 | 2005-05-24 | Samsung Electronics Co., Ltd. | Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same |
KR100542736B1 (ko) * | 2002-08-17 | 2006-01-11 | 삼성전자주식회사 | 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법 |
JP2004111447A (ja) * | 2002-09-13 | 2004-04-08 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
US6940117B2 (en) * | 2002-12-03 | 2005-09-06 | International Business Machines Corporation | Prevention of Ta2O5 mim cap shorting in the beol anneal cycles |
JP4290421B2 (ja) * | 2002-12-27 | 2009-07-08 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100541179B1 (ko) * | 2003-02-03 | 2006-01-11 | 삼성전자주식회사 | 유전막 형성 장치 및 방법 |
US7135369B2 (en) * | 2003-03-31 | 2006-11-14 | Micron Technology, Inc. | Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9 |
TWI233689B (en) * | 2003-04-14 | 2005-06-01 | Samsung Electronics Co Ltd | Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same |
US7092234B2 (en) * | 2003-05-20 | 2006-08-15 | Micron Technology, Inc. | DRAM cells and electronic systems |
US6885056B1 (en) * | 2003-10-22 | 2005-04-26 | Newport Fab, Llc | High-k dielectric stack in a MIM capacitor and method for its fabrication |
US7102875B2 (en) * | 2003-12-29 | 2006-09-05 | Hynix Semiconductor Inc. | Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof |
JP2005294406A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体集積回路装置および半導体集積回路装置の配線方法 |
KR100539213B1 (ko) * | 2004-07-10 | 2005-12-27 | 삼성전자주식회사 | 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법 |
US7316962B2 (en) * | 2005-01-07 | 2008-01-08 | Infineon Technologies Ag | High dielectric constant materials |
US7508648B2 (en) * | 2005-02-08 | 2009-03-24 | Micron Technology, Inc. | Atomic layer deposition of Dy doped HfO2 films as gate dielectrics |
US7393736B2 (en) * | 2005-08-29 | 2008-07-01 | Micron Technology, Inc. | Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics |
-
2005
- 2005-09-08 KR KR1020050083692A patent/KR100648860B1/ko not_active IP Right Cessation
-
2006
- 2006-03-15 TW TW095108728A patent/TWI297947B/zh not_active IP Right Cessation
- 2006-03-17 DE DE102006012772A patent/DE102006012772A1/de not_active Ceased
- 2006-03-22 US US11/387,563 patent/US20070051998A1/en not_active Abandoned
- 2006-05-09 JP JP2006129808A patent/JP2007073926A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20070051998A1 (en) | 2007-03-08 |
TW200711108A (en) | 2007-03-16 |
TWI297947B (en) | 2008-06-11 |
KR100648860B1 (ko) | 2006-11-24 |
JP2007073926A (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006012772A1 (de) | Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben | |
DE102015213529B4 (de) | Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung | |
EP1145279B1 (de) | Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung | |
DE60224379T2 (de) | Methode, eine dielektrische Schicht abzuscheiden | |
DE60118817T2 (de) | Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren | |
DE10226381B4 (de) | Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator | |
DE60215571T2 (de) | MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren | |
DE4446983C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung | |
DE10064067B4 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
DE102015216902A1 (de) | Verfahren, das einen Austausch einer Dummy-Gate-Struktur durch eine Gate-Struktur, die ein ferroelektrisches Material enthält, umfasst | |
DE102005014619A1 (de) | Integriertes Schaltkreisbauelement mit Gatestruktur und zugehöriges Herstellungsverfahren | |
DE102019220521A1 (de) | Halbleiterbauelement und verfahren zum herstellen desselben | |
DE102005031678A1 (de) | Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür | |
EP1113493A1 (de) | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers | |
DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
DE102005062964A1 (de) | Kondensator mit dielektrischer Nanokompositstruktur und Verfahren zur Herstellung desselben | |
DE102007000677A1 (de) | Halbleiteranordnungen und Verfahren zur Herstellung derselben | |
DE102006026954A1 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
DE102008009476A1 (de) | Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements | |
DE10055431A1 (de) | Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements | |
DE102007006596A1 (de) | Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis | |
DE102015208657B4 (de) | Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung | |
DE102005049998B4 (de) | Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren | |
DE102021110431A1 (de) | Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung | |
DE102019219313A1 (de) | Vertikale halbleitervorrichtung und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |