KR100541179B1 - 유전막 형성 장치 및 방법 - Google Patents

유전막 형성 장치 및 방법 Download PDF

Info

Publication number
KR100541179B1
KR100541179B1 KR1020030006513A KR20030006513A KR100541179B1 KR 100541179 B1 KR100541179 B1 KR 100541179B1 KR 1020030006513 A KR1020030006513 A KR 1020030006513A KR 20030006513 A KR20030006513 A KR 20030006513A KR 100541179 B1 KR100541179 B1 KR 100541179B1
Authority
KR
South Korea
Prior art keywords
dielectric film
chamber
deposition
present
deposited
Prior art date
Application number
KR1020030006513A
Other languages
English (en)
Other versions
KR20040070481A (ko
Inventor
박인성
임기빈
박기연
여재현
이윤정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030006513A priority Critical patent/KR100541179B1/ko
Priority to US10/769,929 priority patent/US20040166628A1/en
Publication of KR20040070481A publication Critical patent/KR20040070481A/ko
Priority to US11/291,191 priority patent/US20060084225A1/en
Application granted granted Critical
Publication of KR100541179B1 publication Critical patent/KR100541179B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

CVD 방법과 ALD 방법 모두가 채용된 유전막 형성 장치 및 방법을 개시한다. 유전막 형성 장치는 웨이퍼 상에 제 1 유전막을 화학기상증착 방식으로 형성하는 제 1 챔버와, 제 1 유전막 상에 제 2 유전막을 원자층 증착 방식으로 형성하는 제 2 챔버를 포함한다. 반대로, 제 1 챔버에서 제 1 유전막을 원자층 증착 방식으로 형성하고, 제 2 챔버에서 제 2 유전막을 화학기상증착 방식으로 형성할 수도 있다. 따라서, 이중의 유전막을 화학기상증착법과 원자층 증착법으로 형성함으로써, 화학기상증착법으로 빠른 시간 내에 형성된 제 1 유전막 상에 제 2 유전막을 원자층 증착법을 이용해서 웨이퍼 상의 넓은 영역에 걸쳐서 균일한 두께로 빠르게 형성할 수가 있게 된다.

Description

유전막 형성 장치 및 방법{APPARATUS AND METHOD FOR FORMING DIELECTRIC LAYERS}
도 1은 종래의 유전막 형성 장치를 나타낸 평면도.
도 2는 본 발명의 실시예 1에 따른 유전막 형성 장치를 나타낸 평면도.
도 3은 본 발명의 실시예 2에 따른 유전막 형성 장치를 나타낸 평면도.
도 4는 종래 장치로 완성된 캐패시터와 본 발명의 장치로 완성된 캐패시터간의 전기적 특성을 비교해서 나타낸 그래프.
도 5는 종래 장치와 본 발명의 장치로 완성된 각 캐패시터에 대해 열처리 실시 후 각 캐패시터간의 전기적 특성을 비교해서 나타낸 그래프.
- 도면의 주요 부분에 대한 부호의 설명 -
110,210 : 제 1 챔버 120,220 : 제 2 챔버
150 : 로드락 챔버 160 : 냉각 챔버
170 : 반송 챔버 230 : 제 3 챔버
240 : 제 4 챔버
본 발명은 유전막 형성 장치 및 방법에 관한 것으로서, 보다 구체적으로는 인-시튜(in-situ) 방식으로 반도체 웨이퍼에 다층의 유전막을 형성하는 장치와, 이 장치를 이용해서 유전막을 적층형으로 형성하는 방법에 관한 것이다.
반도체 디램은 크게 하나의 트랜지스터와 하나의 캐패시터로 구성된다. 캐패시터는 하부 전극과 유전막 및 상부 전극으로 이루어진다. 상하부 전극 사이에 배치되는 유전막은 디램이 동작하는데 충분한 용량의 캐패시턴스를 가져야 한다. 캐패시턴스에 영향을 미치는 인자는 캐패시터의 유효면적, 유전막의 유전율, 및 유전막의 두께 등이다.
그런데, 디램의 집적도 증가에 따라서 셀의 크기가 작아짐과 더불어 셀들 사이의 거리도 짧아질 수밖에 없고, 이로 인해 캐패시터의 유효면적이 점차 감소되고 있다. 감소하는 유효면적을 보충하기 위해, 캐패시터를 복잡한 3차원 구조로 형성하고 있다. 또한, 유전율이 높으면서 얇은 두께를 갖는 유전막을 캐패시터에 사용해야 하는데, 이때 유전막의 두께 조절이 중요하다. 특히, 유전막을 하부 전극 상의 전체에 걸쳐서 균일한 두께로 증착하는 것이 매우 중요하다.
유전막을 증착하는 방법으로는 sputter, MBE(Molecular Beam Epitaxy), CVD(Chemical Vapor Deposition:화학기상 증착법), ALD(Atomic Layer Deposition:원자층 증착법) 등이 있다. 이러한 방법들 중에서, 디램 공정에서 유전막을 얇고 균일한 두께로 증착할 수 있는 방법으로는 CVD 방법과 ALD 방법이 있다.
CVD 방법은 금속 유기 반응물(metal organic reactant)인 제 1 반응물과 산화제(oxidant)인 제 2 반응물을 동시에 증착 챔버로 주입하여, 제 1 및 제 2 반응 물간의 표면 반응에 의하여 유전막을 증착하는 방법이다. 한편, ALD 방법은 제 1 반응물과 제 2 반응물을 순차적으로 증착 챔버로 주입하여, 제 1 및 제 2 반응물간의 반응에 의하여 유전막을 증착하는 방법이다. CVD 방법은 증착 속도가 빠르고, 기화기(vaporizer) 사용에 의해 금속 유기 반응물의 선정 범위가 비교적 넓다는 장점이 있으나, 스텝 커버리지가 나쁘고 또한 증착 온도가 비교적 높아야 한다는 단점이 있다. 한편, ALD 방법은 증착 속도가 느리고 높은 증기압의 금속 유기 반응물을 사용해야만 하는 관계로 금속 유기 반응물의 선정 범위가 매우 좁다는 단점이 있으나, 원자 단위의 증착 방식이기 때문에 박막 두께의 제어가 용이하고 또한 비교적 낮은 온도 하에서 넓은 면적에 걸쳐 박막의 증착이 가능하다는 장점이 있다.
상기와 같은 방법으로 캐패시터의 유전막으로 증착되는 물질로는 SiO2, Ta2O5, HfO2, ZrO2, TiO2, Y2O3 , Pr2O3, La2O3, Nb2O5, SrTiO 3(STO), BaSrTiO3(BST), PbZrTiO3(PZT) 등이 있다. 한편, 최근의 연구에 의하면, 상기 유전막들 중에서 선택된 하나의 단일막을 캐패시터의 유전막으로 사용하는 경우에 비해서, 상기 유전막들 중에서 선택된 2개 이상의 유전막들을 적층한 적층막 또는 소량의 금속이 주입된 유전막을 캐패시터의 유전막으로 사용하는 경우가, 캐패시터의 유전적 및 전기적 특성이 더 우수하다는 결과를 보여주고 있다. 적층막의 대표적인 예로는 SiO2/Si3N4/SiO2, Ta2O5/HfO2, Ta2O5/TiO2, Al2O3/TiO2, Al2O 3/HfO2 등이 있다. 금속이 주입된 유전막으로는 Ti가 도핑된 Ta2O5, Al이 도핑된 HfO2, Al이 도핑된 ZrO2 등이 있다.
유전막을 적층 형태로 형성하는 종래의 장치가 도 1에 도시되어 있다. 도 1에 도시된 증착 장치는 대한민국 공개특허공보 제2002-0052644호(발명의 명칭 : 멀티 챔버로 구성된 다층 박막 형성 장치)에 개시된 것이다. 상기 증착 장치는 반송 챔버(10) 주위에 반입부(20)와 반출부(30)와 제 1 챔버(40) 및 제 2 챔버(50)가 배치된 구조로 이루어진다. 제 1 챔버(40)에서는 ALD 방법으로 SiN을 증착하고, 제 2 챔버(50)에서는 역시 ALD 방법으로 SiO2를 증착한다.
그러나, 상기와 같은 구성을 갖는 종래의 증착 장치는 제 1 및 제 2 챔버(40,50)에서 모두 ALD 방법으로 유전막을 증착하는 방식이다. 따라서, 박막 증착 두께의 제어가 용이하고 비교적 낮은 온도 하에서 넓은 범위에 걸쳐 박막의 증착이 가능하다는 장점이 있지만, CVD 방법에 비해 증착 속도가 느리고 금속 유기 반응물의 선정 범위가 매우 좁다는 단점이 있다. 결과적으로, ALD 방법만을 채용한 종래의 장치는 반도체 제조 수율이 낮아지는 치명적인 단점을 안고 있다.
특히, 상기 증착 장치는 제 1 챔버(40)가 증착하는 유전막이 SiN이고, 제 2 챔버(50)가 증착하는 유전막이 SiO2로 한정되어 있어서, 최근 캐패시터의 유전막으로 많이 사용되고 있는 다른 유전막, 예를 들면 Ta2O5, HfO2, TiO2 와 같은 유전막을 증착하는 경우에는 채용될 수 없다.
본 발명의 제 1 목적은 CVD 방법과 ALD 방법의 장점만을 채용한 유전막 형성 장치를 제공하는데 있다.
본 발명의 제 2 목적은 Ta2O5, HfO2, TiO2와 같이 캐패시터용으로 많이 사용되고 있는 유전막을 최적의 조건 하에서 적층형으로 형성하는 장치를 제공하는데 있다.
본 발명의 제 3 목적은 본 발명에 따른 장치를 이용해서 유전막을 적층형으로 형성하는 방법을 제공하는데 있다.
상술한 본 발명의 제 1 및 제 2 목적을 달성하기 위하여, 본 발명에 따른 유전막 형성 장치는 웨이퍼 상에 제 1 유전막을 화학기상증착 방식으로 형성하는 제 1 챔버와, 제 1 유전막 상에 제 2 유전막을 원자층 증착 방식으로 형성하는 제 2 챔버를 포함한다. 반대로, 제 1 챔버에서 제 1 유전막을 원자층 증착 방식으로 형성하고, 제 2 챔버에서 제 2 유전막을 화학기상증착 방식으로 형성할 수도 있다.
본 발명의 제 3 목적을 달성하기 위하여, 본 발명에 따른 유전막 형성 방법은 다음과 같은 단계로 이루어진다. 먼저, 웨이퍼 상에 제 1 유전막을 화학기상증착법으로 형성한다. 그런 다음, 제 1 유전막 상에 제 2 유전막을 원자층 증착법으로 증착한다. 반대로, 제 1 유전막을 원자층 증착법으로 형성한 후, 제 2 유전막을 화학기상증착법으로 형성할 수도 있다.
상기된 본 발명의 구성에 의하면, 이중의 유전막을 화학기상증착법과 원자층 증착법으로 형성함으로써, 화학기상증착법으로 빠른 시간 내에 형성된 제 1 유전막 상에 제 2 유전막을 원자층 증착법을 이용해서 웨이퍼 상의 넓은 영역에 걸쳐서 균일한 두께로 형성할 수가 있게 된다. 본 발명은 유전막을 포함하는 캐패시터 및 게이트(gate) 구조 등의 유전막 형성 방법 및 장치로 실시될 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 유전막 형성 장치 및 방법을 도면들을 참조하여 상세하게 설명한다.
실시예 1
도 2는 본 발명의 실시예 1에 따른 유전막 형성 장치를 나타낸 평면도이다.
도 2를 참조로, 본 발명의 실시예 1에 따른 유전막 형성 장치(100)는 정사각형의 횡단면 형상을 갖는 반송 챔버(170)를 포함한다. 로드락 챔버(150)와 제 1 및 제 2 챔버(110,120) 및 냉각 챔버(160)가 반송 챔버(170)의 제 1 내지 제 4 측면에 시계방향을 따라 순차적으로 배치된다.
로드락 챔버(150)는 반송 챔버(170)에 진공을 형성함으로써, 제 1 챔버(110)와 제 2 챔버(120)에서 웨이퍼 상에 진공 단절이 없이 인-시튜 방식으로 유전막이 증착될 수 있도록 한다. 냉각 챔버(160)는 반송 챔버(170)의 온도를 제어하는 역할을 한다.
제 1 챔버(110)는 웨이퍼 상에 CVD 방법으로 제 1 유전막을 증착하는 공정 챔버이다. 제 2 챔버(120)는 제 1 유전막 상에 ALD 방법으로 제 2 유전막을 증착하는 공정 챔버이다. 제 1 및 제 2 챔버(110,120)에서는 상온에서 700℃ 정도까지 온도가 제어되고, 또한 1×10-6 torr에서 상압까지 압력이 제어된다.
즉, 본 발명의 실시예 1에 따른 유전막 형성 장치(100)는 증착 방식이 서로 다른 2개의 챔버(110,120)로 이루어진다. 따라서, 제 1 유전막을 CVD 방법으로 증착하므로, 제 1 유전막을 빠른 시간 내에 증착할 수 있다는 장점이 있다. 이어서, 제 2 유전막을 제 1 유전막 상에 ALD 방법으로 증착하므로, 제 2 유전막 증착 두께의 제어가 용이하고 또한 비교적 낮은 온도 하에서 넓은 면적에 걸쳐 균일한 두께로 증착할 수가 있게 된다.
한편, 제 1 챔버(110)에서 CVD 방법으로 증착되는 제 1 유전막으로는 SiO2, Si3N4, Ta2O5, HfO2, ZrO2, TiO2 , Y2O3, Pr2O3, La2O3, Nb2 O5, SrTiO3(STO), BaSrTiO3(BST), PbZrTiO3(PZT) 등이 있다. 제 2 챔버(120)에서 ALD 방법으로 증착되는 제 2 유전막으로는 SiO2, Si3N4, Al2O3, Ta2 O5, HfO2, ZrO2, TiO2, Y2O3, Pr2O3, La2O3, Nb2O5, SrTiO3(STO), BaSrTiO3(BST), PbZrTiO3(PZT) 등이 있다.
상기 예에서, 제 2 유전막의 재질에는 제 1 유전막의 재질을 모두 포함하면서 Al2O3가 추가된다. 즉, 제 1 유전막으로 증착되는 재질 전부는 CVD 방법이나 ALD 방법 중 어느 하나의 방법으로 형성하는 것이 가능하지만, Al2O3만은 반드시 ALD 방법으로 증착하는 것이 본 발명에서 요구된다. 종래에는, Al2O3를 CVD 방법으로 증착하였기 때문에, 비록 증착 시간은 빠르지만, 불순물이 많이 함유되고 특히 결합 상태가 불안정한 관계로 경화 공정(curing)과 같은 추가 공정이 요구되었다. 그러나, 본 발명에서는 Al2O3를 ALD 방법으로 증착하므로, 비록 증착 시간은 CVD 방법보다는 길어지지만, 불순물이 적게 함유되고 특히 결합 상태가 안정되어 추가 공정이 필요하지 않게 된다. 특히, Al2O3를 ALD 방법으로 증착하는 것에 의해 증착 시간이 늘어나는 것은, 전체 증착 시간 측면에서 보면 CVD 방법으로 충분히 보상이 된다.
또한, 웨이퍼 상에 Al2O3를 증착하는 종래의 CVD 방법은 매우 낮은 저기압에서 수행되며, 온도에 의한 웨이퍼 결정 특성(cristalline quality), 표면 형태(surface morphology), 균일성(unirformity) 및 유전성(dielectricity) 등이 민감하게 반응한다. 예를 들어, 약 1000℃의 고온에서 진행된 Al2O3 증착은 양호한 웨이퍼 결정 특성을 갖지만, 표면 형태, 균일성 및 유전성에서 열악한 특성을 갖는다. 하지만, 본 발명에 따라 Al2O3를 ALD 방법으로 증착하면, 표면 형태 및 유전성 등의 특성을 우수하게 개선할 수 있다. 이 경우 웨이퍼 결정 특성은 Al2O3막을 어닐링 처리함으로써 개선될 수 있다.
한편, 본 실시예 1에서는 제 1 챔버(110)가 CVD 방식의 증착 챔버이고, 제 2 챔버(120)는 ALD 방식의 증착 챔버로 구성하였으나, 반대가 될 수도 있다. 즉, 제 1 챔버(110)가 ALD 방식으로 제 1 유전막을 증착하고, 제 2 챔버(120)가 CVD 방법으로 제 2 유전막을 증착할 수도 있다. 다만, 상기와 같은 구성이 되면, Al2O3만은 제 1 챔버(110)에서 증착되어야 할 것이다.
실시예 2
도 3은 본 발명의 실시예 2에 따른 유전막 형성 장치를 나타낸 평면도이다.
도 3을 참조로, 본 발명의 실시예 2에 따른 유전막 형성 장치(200)는 정육각형의 횡단면 형상을 갖는 반송 챔버(270)를 포함한다. 2개의 로드락 겸 냉각 챔버(250, 260)와 제 1 내지 제 4 챔버(210,220,230,240)가 반송 챔버(270)의 네 측면에 시계방향을 따라 순차적으로 배치된다.
즉, 실시예 1에 따른 유전막 형성 장치(100)는 2개의 공정 챔버(110,120)를 갖는 반면에, 본 실시예 2에 따른 유전막 형성 장치(200)는 4개의 공정 챔버(210,220,230,240)를 갖는다.
제 1 챔버(210)는 Al2O3를 ALD 방법으로 증착하는 챔버이고, 제 2 챔버(220)는 Ta2O5를 CVD 방법으로 증착하는 챔버이다. 한편, 제 3 챔버(230)는 HfO2를 CVD 방법으로 증착하는 챔버이고, 제 4 챔버(240)는 TiO2를 ALD 방법으로 증착하는 챔버이다. 상기와 같이, 실시예 2에 따른 유전막 형성 장치(200)는 ALD 방식의 제 1 및 제 4 챔버(210,230) 2개와 CVD 방식의 제 2 및 제 3 챔버(220,230) 2개를 갖는다. 한편, 상기 설명에서는 각 챔버(210,220,230,240)에서 증착되는 유전막의 재질을 한정하였으나, 반드시 상기된 재질로만 국한되지 않음은 물론이다. 다만, 전술된 바와 같이, Al2O3는 반드시 ALD 방식으로 증착되어야 하는 것이 요구된다.
여기서, 실제로 유전막을 증착할 때, 4개의 챔버(210,220,230,240) 모두가 사용되는 것은 아니다. 유전막은 제 1 및 제 2 유전막 두 층으로 구성하게 되므로, 증착하려는 유전막의 종류에 따라, ALD 방식인 제 1 챔버(210)와 제 4 챔버(240) 중에서 어느 하나의 챔버와, CVD 방식인 제 2 챔버(220)와 제 3 챔버(230) 중에서 어느 하나의 챔버가 선택된다. 또한, 실시예 1에서 언급된 바와 같이, 선택된 2개의 챔버의 가동 순서는 제한되지 않는다.
물론, 반송 챔버(270)를 정팔각형 형상으로 구성하여, 공정 챔버를 3개의 ALD 챔버와 3개의 CVD 챔버로 구성할 수도 있을 것이다. 즉, 공정 챔버의 수는 본 발명에서는 제한되지 않고, 다만 적어도 ALD 챔버와 CVD 챔버 하나씩은 공정 챔버에 포함될 것이 본 발명에서 요구된다.
실험예
하기 표 1에 동일한 재질의 두 층의 유전막을 형성하기 위한 종래의 유전막 증착 장치와 본 발명에 따른 증착 장치의 구성을 비교하여 나타내었다.
구분 종래 기술 본 발명
챔버 ALD 방식의 제 1 챔버 ALD 방식의 제 2 챔버 CVD 방식의 제 1 챔버 ALD 방식의 제 2 챔버
유전막 Ta2O5 TiO2 Ta2O5 TiO2
상기 표 1과 같이, 종래 기술에 따라 제 1 및 제 2 챔버 모두를 ALD 방식의 챔버로 구성하였다. 반면에, 본 발명에 따라 제 1 챔버는 CVD 방식의 챔버로, 제 2 챔버는 ALD 방식의 챔버로 구성하였다. 상기와 같은 구성으로 이루어진 종래 기술의 증착 장치와 본 발명의 증착 장치로 Ta2O5/TiO2로 이루어진 두 층의 유전막을 각각 증착하였다.
1. 증착 실험예
(1) 종래 기술
먼저, 종래 장치를 이용한 유전막 증착 공정은 다음과 같은 순서로 이루어졌다. 웨이퍼 상에 실린더형 캐패시터 구조를 형성한 다음, 하부 전극인 폴리실리콘을 형성한 후 세정하였다. 그런 다음, 하부 전극인 폴리실리콘의 전기 전도성을 증가시키기 위해, 인을 750℃에서 60초 동안 폴리실리콘에 도핑하였다. 이어서, 폴리실리콘에 대해 RTN(Rapid Thermal Nitridation) 공정을 750℃에서 180초 동안 실시하였다. RTN은 하부 전극을 활성화시키고 자연산화막의 성장을 억제하며 또한 후속 열처리에 의한 산화방지막을 형성하는 역할을 한다.
그런 다음, 폴리실리콘 상에 Ta2O5를 증착율이 4Å/분인 ALD 방법으로 350℃에서 20Å의 두께로 증착하였다. 이때, Ta(C2H5O)5를 금속 소스로, O3 를 산화제로 이용하였고, Ar로 Ta(C2H5O)5와 O3를 각각 퍼지하였다. 즉, Ta(C 2H5O)5의 공급 및 Purge,O3의 공급 및 purge 의 네 단계를 한 cycle로 원하는 두께만큼 cycle를 반복 진행하였다. 이어서, Ta2O5에 대해 UV-O3 어닐링 공정을 700℃에서 120초 동안 실시하여, Ta2O5를 경화시켰다.
그런 다음, ALD 방법으로 증착된 Ta2O5 상에 TiO2를 ALD 방법으로 350℃에서 100Å의 두께로 증착하였다. 이때, TiO2의 증착은 Ti(C3H7O)4를 금속 소스로, O3를 산화제로 이용하였고, Ar로 Ti(C3H7O)4와 O3를 각각 퍼지하였다. Ti(C3H7O)4의 공급 및 Purge,O3의 공급 및 purge 의 네 단계를 한 cycle로 원하는 두께만큼 cycle를 반 복 진행하였다.
이어서, Ta2O5/TiO2에 대해 O2 열처리를 600℃에서 30분간 실시하여, Ta2O5/TiO2의 취약 부위를 경화시켰다.
마지막으로, 상부 전극인 Ru(루테늄)를 Ta2O5/TiO2 상에 CVD 방법으로 300Å 두께로 증착한 후, 계속해서 PVD 방법으로 300Å 두께로 증착하였다.
(2) 본 발명
한편, 본 발명에 따른 증착 장치로 유전막을 증착하는 공정은 다음과 같은 순서로 이루어졌다. 웨이퍼 상에 실린더형 캐패시터 구조를 형성한 다음, 하부 전극인 폴리실리콘을 형성한 후 세정하였다. 그런 다음, 하부 전극인 폴리실리콘의 전기 전도성을 증가시키기 위해, 인을 750℃에서 60초 동안 폴리실리콘에 도핑하였다. 이어서, 폴리실리콘에 대해 RTN(Rapid Thermal Nitridation) 공정을 750℃에서 180초 동안 실시하였다. RTN은 하부 전극을 활성화시키고 자연 산화막의 성장을 억제하며 또한 후속 열처리에 의한 산화 방지막을 형성하는 역할을 한다.
그런 다음, 폴리실리콘 상에 Ta2O5를 증착율이 43Å/분인 CVD 방법으로 460℃에서 20Å의 두께로 증착하였다. 이때, Ta(C2H5O)5를 금속 소스로, O3 를 산화제로 이용하였다. 여기서, CVD 방법의 증착율은 43Å/분인 반면에 ALD 방법의 증착율은 4Å/분이므로, CVD 방법에 의한 유전막 증착 속도는 ALD 방법에 비해서 10배 이상 빨랐다. 이어서, Ta2O5에 대해 UV-O3 어닐링 공정을 700℃에서 120초 동안 실시하 여, Ta2O5를 경화시켰다.
그런 다음, CVD 방법으로 증착된 Ta2O5 상에 TiO2를 ALD 방법으로 350℃에서 100Å의 두께로 증착하였다. 이때, TiO2의 증착은 Ti(C3H7O)4를 금속 소스로, O3를 산화제로 이용하였고, Ar로 Ti(C3H7O)4와 O3를 각각 퍼지하였다. Ti(C3H7O)4의 공급 및 Purge,O3의 공급 및 purge 의 네 단계를 한 cycle로 원하는 두께만큼 cycle를 반복 진행하였다.
이어서, Ta2O5/TiO2에 대해 O2 열처리를 600℃에서 30분간 실시하여, Ta2O5/TiO2의 취약 부위를 치유하였다.
마지막으로, 상부 전극인 Ru(루테늄)를 Ta2O5/TiO2 상에 CVD 방법으로 300Å 두께로 증착한 후, 계속해서 PVD 방법으로 300Å 두께로 증착하였다.
2. 측정 비교예
상기와 같은 공정을 통해서 각각 완성된 캐패시터들간의 전기적 특성을 측정하였다. 도 4는 종래 장치로 완성된 캐패시터와 본 발명의 장치로 완성된 캐패시터간의 전기적 특성을 비교해서 나타낸 그래프로서, 횡축은 전압이고 종축은 누설 전류이다. 이때, 각 캐패시터는 20.2fF/셀의 동일한 캐패시턴스를 갖도록 하였고, 도 4에서 곡선 ①이 종래 장치로 형성된 유전막의 누설 전류 추이이고, 곡선 ②가 본 발명의 장치로 형성된 유전막의 누설 전류 추이이다.
도 4에 나타난 바와 같이, 전압값이 양일 경우에는, 종래 장치로 완성된 캐 패시터와 본 발명의 장치로 완성된 캐패시터간에 누설전류 차이는 거의 없었다. 그러나, 전압값이 음일 경우에는, 곡선 ①이 나타내는 누설 전류값이 곡선 ②가 나타내는 누설 전류값보다 상당히 많았다. 즉, 종래 장치에 의한 캐패시터에서 발생하는 누설 전류가 본 발명에 의한 캐패시터에서 발생하는 누설 전류보다 상당히 크다는 것을 알 수 있었다.
이와 같이, 본 발명에 따라 형성된 유전막을 갖는 캐패시터가 종래 기술에 따라 형성된 유전막을 갖는 캐패시터보다 전기적 특성이 매우 우수하다는 것이 입증되었다. 특히, 본 발명에 의한 유전막 증착 시간이 종래 기술에 의한 유전막 증착 시간보다 10배 이상 빨랐다. 즉, 본 발명에 따른 유전막은 종래 기술에 따른 유전막보다 10배 이상 빠른 시간 내에 증착되면서 전기적 특성이 우수하였다.
한편, 각 캐패시터 조직의 결합 상태를 더욱 안정하게 한 후, 각 캐패시터의 누설 전류를 측정하였다. 각 캐패시터에 대해서 산소 분위기 하에서 400℃에서 열처리를 실시한 후, 각 캐패시터의 누설 전류를 측정한 결과가 도 5에 도시되어 있다.
도 5에서 횡축은 전압이고 종축은 누설 전류이며, 곡선 ③은 종래 장치로 형성된 유전막의 누설 전류 추이이고, 곡선 ④가 본 발명의 장치로 형성된 유전막의 누설 전류 추이이다. 도 5에 나타난 바와 같이, 전압이 양의 값 또는 음의 값이건 상관없이, 각 캐패시터에서의 누설 전류 차이는 거의 없었다. 즉, 본 발명에 따른 캐패시터와 종래 기술에 따른 캐패시터의 전기적 특성 차이는 거의 없었다.
그러나, 전술된 바와 같이, 본 발명에 따른 유전막 증착 속도가 종래보다 10 배 이상 빠르므로, 동일한 전기적 특성을 갖는 유전막을 종래보다 빠른 시간 내에 형성할 수가 있다는 것이 입증되었다.
전술한 바와 같이 본 발명에 따르면, 두 층의 유전막을 CVD 방법과 ALD 방법 각각을 이용해서 형성하게 되므로, CVD 방법의 장점과 ALD 방법의 장점을 본 발명에 따른 장치 및 방법이 모두 갖게 된다. 즉, CVD 방법으로 유전막을 빠른 속도로 형성할 수가 있고, ALD 방법으로 안정된 결합 상태를 갖는 우수한 막질의 유전막을 형성할 수가 있게 된다.
본 발명에 따른 유전막을 갖는 캐패시터의 전기적 특성은 종래 기술에 따른 캐패시터의 전기적 특성보다 우수하거나 적어도 동등하므로, 최소한 본 발명에 따른 장치 및 방법에 의해 유전막 증착 시간을 대폭 줄일 수가 있게 된다.
상기에서는 본 발명의 바람직한 실시예에 따른 유전막 증착 장치 및 방법을 설명 및 도시하였으나 본 발명은 전술한 실시예에 의해 한정되지 않고 하기의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양하게 변경 실시할 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 화학기상증착 방식으로 HfO2막을 형성하는 제 1 챔버;
    원자층 증착 방식으로 Al2O3막을 형성하는 제 2 챔버
    제 1 내지 제 4 측면을 갖고, 상기 제 1 및 제 2 측면에 상기 제 1 및 제 2 챔버가 연결된 반송 챔버;
    상기 반송 챔버의 제 3 측면에 연결된 로드락 챔버; 및
    상기 반송 챔버의 제 4 측면에 연결된 냉각 챔버를 포함하는 유전막 형성 장치.
  2. 제 1 항에 있어서, 화학기상증착 방식의 적어도 하나의 제 3 챔버; 및
    원자층 증착 방식의 적어도 하나의 제 4 챔버를 더 포함하는 것을 특징으로 하는 유전막 형성 장치.
  3. 삭제
  4. 삭제
  5. 웨이퍼 상에 HfO2막을 화학기상증착 방식으로 형성하는 단계; 및
    상기 HfO2막 상에 Al2O3막을 원자층 증착 방식으로 형성하는 단계를 포함하는 유전막 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020030006513A 2003-02-03 2003-02-03 유전막 형성 장치 및 방법 KR100541179B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030006513A KR100541179B1 (ko) 2003-02-03 2003-02-03 유전막 형성 장치 및 방법
US10/769,929 US20040166628A1 (en) 2003-02-03 2004-02-02 Methods and apparatus for forming dielectric structures in integrated circuits
US11/291,191 US20060084225A1 (en) 2003-02-03 2005-12-01 Apparatus for forming dielectric structures in integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030006513A KR100541179B1 (ko) 2003-02-03 2003-02-03 유전막 형성 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040070481A KR20040070481A (ko) 2004-08-11
KR100541179B1 true KR100541179B1 (ko) 2006-01-11

Family

ID=36181298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030006513A KR100541179B1 (ko) 2003-02-03 2003-02-03 유전막 형성 장치 및 방법

Country Status (2)

Country Link
US (2) US20040166628A1 (ko)
KR (1) KR100541179B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541179B1 (ko) * 2003-02-03 2006-01-11 삼성전자주식회사 유전막 형성 장치 및 방법
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
KR100667633B1 (ko) 2004-12-20 2007-01-12 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
US7622378B2 (en) 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US8956457B2 (en) * 2006-09-08 2015-02-17 Tokyo Electron Limited Thermal processing system for curing dielectric films
US20080119057A1 (en) * 2006-11-20 2008-05-22 Applied Materials,Inc. Method of clustering sequential processing for a gate stack structure
US20090075491A1 (en) * 2007-09-13 2009-03-19 Tokyo Electron Limited Method for curing a dielectric film
US20090226694A1 (en) * 2008-03-06 2009-09-10 Tokyo Electron Limited POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
US20090226695A1 (en) * 2008-03-06 2009-09-10 Tokyo Electron Limited Method for treating a dielectric film with infrared radiation
US7977256B2 (en) * 2008-03-06 2011-07-12 Tokyo Electron Limited Method for removing a pore-generating material from an uncured low-k dielectric film
US20100065758A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric material treatment system and method of operating
US8895942B2 (en) * 2008-09-16 2014-11-25 Tokyo Electron Limited Dielectric treatment module using scanning IR radiation source
US20100068897A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric treatment platform for dielectric film deposition and curing
US20100067886A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Ir laser optics system for dielectric treatment module
US9017933B2 (en) * 2010-03-29 2015-04-28 Tokyo Electron Limited Method for integrating low-k dielectrics
EP2538420A1 (de) * 2011-06-20 2012-12-26 Technische Universität Darmstadt Kondensator für passive Hochfrequenz-Komponenten
CN103377875A (zh) * 2012-04-23 2013-10-30 南亚科技股份有限公司 电容的制作方法
CN102851733B (zh) * 2012-09-04 2016-08-17 苏州晶湛半导体有限公司 氮化镓基材料及器件的制备系统和制备方法
KR20180096853A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 박막 증착 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462237B1 (ko) * 2000-02-28 2004-12-17 주성엔지니어링(주) 기판 냉각장치를 가지는 반도체 소자 제조용 클러스터 장비
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US6770536B2 (en) * 2002-10-03 2004-08-03 Agere Systems Inc. Process for semiconductor device fabrication in which a insulating layer is formed on a semiconductor substrate
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Ｎｅｃエレクトロニクス株式会社 キャパシタの製造方法
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR100541179B1 (ko) * 2003-02-03 2006-01-11 삼성전자주식회사 유전막 형성 장치 및 방법

Also Published As

Publication number Publication date
US20040166628A1 (en) 2004-08-26
US20060084225A1 (en) 2006-04-20
KR20040070481A (ko) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100541179B1 (ko) 유전막 형성 장치 및 방법
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
KR20010017820A (ko) 반도체 소자 및 그 제조방법
KR100400246B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20010057926A (ko) 반도체장치의 커패시터 제조방법
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
KR20070089638A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20090022332A (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR100431740B1 (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
KR100342873B1 (ko) 반도체장치의 커패시터 제조방법
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
US6316307B1 (en) Method of forming a capacitor for a semiconductor memory device
KR100594207B1 (ko) 원자층 증착법을 이용한 박막 형성방법
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100364793B1 (ko) 반도체 소자의 박막 결정화 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20050019304A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100716643B1 (ko) 유전막의 제조 방법 및 이를 포함하는 캐패시터의 제조방법
KR20020035080A (ko) 반도체 소자의 커패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee