KR100364793B1 - 반도체 소자의 박막 결정화 방법 - Google Patents
반도체 소자의 박막 결정화 방법 Download PDFInfo
- Publication number
- KR100364793B1 KR100364793B1 KR1019990052797A KR19990052797A KR100364793B1 KR 100364793 B1 KR100364793 B1 KR 100364793B1 KR 1019990052797 A KR1019990052797 A KR 1019990052797A KR 19990052797 A KR19990052797 A KR 19990052797A KR 100364793 B1 KR100364793 B1 KR 100364793B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- crystallization
- temperature
- heat treatment
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
본 발명은 박막 결정화를 위한 후속 열처리의 온도를 낮게 할 수 있도록하여 소자의 전기적 특성을 향상시킬 수 있도록한 반도체 소자의 박막 결정화 방법에 관한 것으로, 반도체 기판상에 페로브스카이트 구조의 박막을 형성하는 단계;상기 박막내에 불순물 이온을 강제로 박막내에 공급하여 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖도록 하는 단계;열처리 공정으로 비정질의 박막이 결정화되도록 하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 박막 결정화를 위한 후속 열처리의 온도를 낮게 할 수 있도록 하여 소자의 전기적 특성을 향상시킬 수 있도록한 반도체 소자의 박막 결정화 방법에 관한 것이다.
반도체 소자의 집적도가 증가하면서 SiO2막이나 산화/질화 이중막을 사용한 커패시터의 용량 증가는 한계가 있다.
이러한 문제를 해결하기 위하여 SiO2막보다 높은 유전 상수를 갖는 Ta2O5가 유전막으로 사용되는 것이 요구되고 있다.
최근에는 페로브스카이트 구조의 (Ba,Sr)TiO3,SrTiO3등이 주목 받고 있다.
특히 페로브스카이트 구조의 Pb(Zr,Ti)O3는 강유전성을 갖고 있어 FRAM의 유전 물질로 채택되고 있다.
그 밖에 (Sr,Ca)RuO3,SrRuO3등의 물질은 페로브스카이트 구조를 갖는 동시에 비저항이 낮아서 위에서 언급한 박막들의 전극 재료로서 연구가 진행되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 박막 결정화 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 박막 결정화 단계에서의 구조 단면도이다.
도 1a와 도 1b는 페로브스카이트 구조의 박막을 유전막으로 사용하는 구조를 나타낸 것으로, 셀 트랜지스터(도면에 도시되지 않음)가 형성된 반도체 기판(sub)상에 플러그가 형성될 콘택홀을 갖고 형성되는 ILD(Inter Layer Dielectric)(1)층과, 상기 콘택홀에 형성되어 셀 트랜지스터의 소오스/드레인에 연결되는 플러그층(2)과, 상기 플러그층(2)상에 형성되는 베리어층(3) 및 커패시터 하부 전극(4)과, 상기 하부 전극(4)을 포함하는 ILD(1)층상에 형성되는 페로브스카이트 구조의 박막으로 형성되는 유전막층(5)과, 상기 유전막층(5)상에 형성되는 커패시터 상부 전극(6)을 포함하여 구성된다.
이와 같은 구조로 소자를 형성하는 공정시에 고유전율을 갖는 페로브스카이트 구조의 유전 박막을 형성하기 위해서는 결정화온도 이상의 고온 증착이 요구되나, 고온 증착시에 야기되는 베리어층(3)의 산화 및 파괴를 막기 위하여 유전막층(5)을 낮은 온도에서 증착하고 상부 전극(6)을 형성하기 전이나 후에 후속 열처리 공정을 진행하여 결정성을 높이게 된다.
페로브스카이트 구조의 유전 박막을 형성하기 위해서는 700 ~ 800℃의 고온에서 N2나 N2O, O2가스 분위기에서 노출시키는 방법이 주로 사용된다.
도 1b는 베리어층(3)의 산화 및 파괴를 억제하기 위하여 베리어층(3)을 콘택홀의 상부 내측에 형성한 구조를 나타낸 것이다.
이와 같은 구조에서도 베리어층의 산화가 완전히 억제되지 않으므로 도 1a에서와 같이, 유전막층(5)을 낮은 온도에서 증착하고 상부 전극(6)을 형성하기 전이나 후에 후속 열처리 공정을 진행하여 결정성을 높이게 된다.
도 1c는 페로브스카이트 구조의 박막을 커패시터 전극으로 사용하는 소자를 나타낸 것으로, 플러그층(2) 형성후에 다시 절연층(7)을 형성하고 플러그층(2)이 노출되도록 트렌치를 형성하고 트렌치내에 베리어층(3),커패시터의 하부 전극(4) 을 형성하는 구조이다.
그후에 커패시터의 하부 전극(4)상에 유전막(5),커패시터의 상부 전극(6)을 형성한다.
이와 같이 페로브스카이트 구조의 박막을 커패시터의 전극으로 사용하는 경우에도 형성된 박막이 페로브스카이트 구조의 결정을 가질때 낮은 비저항값을 나타내므로 결정화 온도 이상의 후속 열처리가 필요하다.
따라서, 실제 소자 제조 공정에서는 전극 형성시에 베리어의 산화나 파괴가 없어야 하기 때문에 저온 증착과 후속열처리라는 공정을 채택하여야 한다.
여기서, 저온 증착후의 후속 열처리 공정은 유전막의 경우와 마찬가지로 700 ~ 800℃의 고온에서 N2나 N2O, O2가스 분위기에서 노출시키는 방법이 주로 사용된다.
이와 같이 페로브스카이트 구조의 박막은 결정화 온도가 높고 증착시 많은 양의 산소가 포함되기 때문에 베리어층의 산화 및 하부 전극과 플러그층의 반응을 억제하기 위하여, 박막의 증착 온도는 결정화 온도 이하로 낮추고 후속 열처리를 고온에서 진행한다.
이와 같은 종래 기술의 박막 결정화 방법은 다음과 같은 문제가 있다.
페로브스카이트의 결정 구조를 갖는 박막의 결정화 온도는 매우 높기 때문에 저온 증착에 이은 후속 열처리는 결정화 온도보다 더 높은 온도에서 진행되어야 안정된 페로브스카이트 구조의 박막을 얻을 수 있다.
따라서, 후속 열처리 공정의 온도가 높기 때문에 베리어층의 산화 또는 파괴를 완전히 억제하지 못한다.
또한, 페로브스카이트 구조의 산화막들은 고온의 후속 열처리 공정에도불구하고 환원 분위기(후속 공정에서 수소 분위기 진행되는 공정)에서 산소를 잃게되어 전기적 특성이 열화된다.
본 발명은 이와 같은 종래 기술의 박막 결정화 방법의 문제를 해결하기 위한 것으로, 박막 결정화를 위한 후속 열처리의 온도를 낮게 할 수 있도록하여 소자의 전기적 특성을 향상시킬 수 있도록한 반도체 소자의 박막 결정화 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술의 박막 결정화 단계에서의 구조 단면도
도 2a내지 도 2c는 본 발명에 따른 박막 결정화 단계에서의 구조 단면도
도 3은 본 발명에 따른 박막 결정화에 따른 후속 열처리 온도 변화를 나타낸 그래프
도면의 주요 부분에 대한 부호의 설명
21. ILD층 22. 플러그층
23. 베리어층 24. 하부 전극
25. 유전막층 26. 상부 전극
27. 층간 산화막
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 박막 결정화 방법은 반도체 기판상에 페로브스카이트 구조의 박막을 형성하는 단계;상기 박막내에 불순물 이온을 강제로 박막내에 공급하여 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖도록 하는 단계;열처리 공정으로 비정질의 박막이 결정화되도록 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 박막 결정화 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2c는 본 발명에 따른 박막 결정화 단계에서의 구조 단면도이고, 도 3은 본 발명에 따른 박막 결정화에 따른 후속 열처리 온도 변화를 나타낸 그래프이다.
본 발명은 메모리 소자에 적용될 페로브스카이트(perovskite) 박막의 결정화 온도를 감소시켜 하부 전극의 하측에 존재하는 베리어층의 산화를 방지하고, 적절한 양의 이온들을 박막내에 강제로 함유시켜 전기적 특성을 향상시킬 수 있도록한 것이다.
본 발명은 크게 이온 주입을 통한 저온 결정화와 이온 주입을 통한 환원 분위기의 열화 개선 두가지 측면으로 나눌 수 있다.
먼저, 이온 주입을 통한 저온 결정화는 다음과 같이 진행된다.
결정화 온도 이하의 저온에서 비정질의 막을 증착한후 이온들을 높은 에너지로 가속하여 비정질막에 강제로 주입한다.
이때, 비정질막은 높은 에너지를 갖는 이온들의 충돌에 의해 이온주입 데미지를 입게되고, 박막은 높은 에너지 상태의 불안정한 상태를 가지게 된다.
이와 같이 높은 에너지 상태의 불안정한 비정질 박막은 결정화 온도 이하의 저온 후속 열처리 공정만으로도 페로브스카이트 구조의 결정을 이루기 위해 필요한 활성화 에너지를 보다 쉽게 공급받게 된다.
그리고 이온 주입을 통한 환원 분위기의 열화 개선은 이온 주입에 의해 많은 양의 산소가 페로브스카이트 박막에 공급되므로 환원 분위기에서의 특성 열화를 막는다.
도 2a와 도 2b는 페로브스카이트 구조의 박막을 유전막으로 사용하는 구조를 나타낸 것으로, 셀 트랜지스터(도면에 도시되지 않음)가 형성된 반도체 기판(sub)상에 플러그가 형성될 콘택홀을 갖고 형성되는 ILD(Inter Layer Dielectric)층(21)과, 상기 콘택홀에 형성되어 셀 트랜지스터의 소오스/드레인에 연결되는 플러그층(22)과, 상기 플러그층(22)상에 형성되는 베리어층(23) 및 커패시터 하부전극(24)과, 상기 하부 전극(24)을 포함하는 ILD(21)층상에 형성되는 페로브스카이트 구조의 박막으로 형성되는 유전막층(25)과, 상기 유전막층(25)상에 형성되는 커패시터 상부 전극(26)을 포함하여 구성된다.
이와 같은 구조로 소자를 형성하는 공정시에 고유전율을 갖는 페로브스카이트 구조의 유전 박막을 형성한후에 N2, N2O, NO, O2등의 이온을 강제로 유전 박막내에 주입한후에 350 ~ 450℃의 낮은 온도에서 열처리 공정을 진행하여 박막의 결정화 공정을 진행한다.
여기서, 유전막 재료는 (Ba,Sr)TiO3, SrTiO3, BaTiO3, Pb(Zr,Ti)O3, PbTiO3의 어느 하나를 사용한다.
도 2b는 베리어층(23)의 산화 및 파괴를 억제하기 위하여 베리어층(23)을 콘택홀의 상부 내측에 형성한 구조를 나타낸 것이다.
이와 같은 구조에서도 유전막층(25)을 낮은 온도에서 증착하고 상부 전극(26)을 형성하기 전이나 후에 후속 열처리 공정을 진행하여 결정성을 높이게 된다.
후속 열처리 공정은 N2, N2O, NO, O2, NO2등의 이온을 강제로 유전 박막내에 주입한후에 350 ~ 450℃의 낮은 온도에서 열처리 공정을 진행하여 박막의 결정화 공정을 진행한다.
도 2c는 페로브스카이트 구조의 박막을 커패시터 전극으로 사용하는 소자를 나타낸 것으로, 플러그층(22) 형성후에 다시 절연층(27)을 형성하고 플러그층(22)이 노출되도록 트렌치를 형성하고 트렌치내에 베리어층(23),커패시터의 하부 전극(24) 을 형성하는 구조이다.
그후에 커패시터의 하부 전극(24)상에 유전막(25),커패시터의 상부 전극(26)을 형성한다.
여기서, 전극 재료는 (Sr,Ca)RuO3또는 SrRuO3등을 사용한다.
이와 같이 페로브스카이트 구조의 박막을 커패시터의 전극으로 사용하는 경우에도 형성된 박막이 페로브스카이트 구조의 결정을 가질때 낮은 비저항값을 나타내므로 후속 열처리가 필요하다.
마찬가지로 하부 전극(24)을 형성한후 또는 유전막(25)을 형성한후 또는 상부 전극(26)을 형성한후에 N2, N2O, NO, O2, NO2등의 이온을 강제로 박막내에 주입한후에 350 ~ 450℃의 낮은 온도에서 열처리 공정을 진행하여 박막의 결정화 공정을 진행한다.
이와 같은 본 발명은 페로브스카이트 구조의 유전막이나 전극을 증착한후에 이온 주입에 의해 저온 결정화가 가능하게 한다.
즉, 페로브스카이트 구조의 박막을 형성한 다음 이온 주입 공정을 진행하여 N2, N2O, NO, O2, NO2등의 이온을 강제로 박막내에 공급한다.
이때, 박막은 이온 주입된 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖게된다.
이와 같은 상태는 결정화되기 위해 비정질막이 극복해야할 장벽이 낮아지게되므로 후속열처리의 온도가 결정화 온도보다 낮음에도 불구하고 비정질막이 페로브스카이트 구조로 결정화된다.
이러한 저온 결정화는 베리어층의 산화 또는 하부 전극과 플러그의 반응을 억제한다.
그리고 이와 같은 공정은 이온 주입에 의해 강제적으로 산소 이온을 평형량보다 많이 박막내에 공급하므로 환원 분위기에서 커패시터가 노출되어도 특성 열화를 막는다.
이온 주입이 도팬트의 프로파일을 원하는데로 조정할 수 있는 장점을 가지고 있으므로 환원에 의한 손상이 심한 부분에 집중적으로 산소 이온을 더 공급할 수 있다.
이는 환원에 의한 특성 열화를 효과적으로 막을 수 있다는 것을 의미한다.
이와 같은 본 발명에 따른 반도체 소자의 박막 결정화 방법은 다음과 같은 효과가 있다.
이온 주입 공정으로 박막이 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖게하여 후속열처리의 온도를 낮게 하여 비정질막을 페로브스카이트 구조로 결정화시키므로 베리어의 산화 또는 파괴 그리고 환원에 의한 열화를 막아 소자의 특성을 향상시키는 효과가 있다.
Claims (6)
- 반도체 기판상에 페로브스카이트 구조의 박막을 형성하는 단계;상기 박막내에 불순물 이온을 강제로 박막내에 공급하여 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖도록 하는 단계;상기 박막의 결정화 온도보다 낮은 온도에서의 열처리 공정으로 비정질의 박막이 결정화되도록 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 박막 결정화 방법.
- 제 1 항에 있어서, 박막내에 N2, N2O, NO, O2, NO2등을 포함하는 어느 하나의 이온을 주입하는 것을 특징으로 하는 반도체 소자의 박막 결정화 방법.
- 제 1 항에 있어서, 박막은 커패시터의 유전막 또는 커패시터의 전극으로 사용되는 것을 특징으로 하는 반도체 소자의 박막 결정화 방법.
- 제 3 항에 있어서, 커패시터의 유전막으로 사용되는 박막을 (Ba,Sr)TiO3, SrTiO3, BaTiO3, Pb(Zr,Ti)O3, PbTiO3의 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 박막 결정화 방법.
- 제 3 항에 있어서, 커패시터의 전극으로 사용되는 박막을 (Sr,Ca)RuO3또는 SrRuO3를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 박막 결정화 방법.
- 제 1 항에 있어서, 박막 결정화를 위한 열처리 공정을 350 ~ 450℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 박막 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990052797A KR100364793B1 (ko) | 1999-11-25 | 1999-11-25 | 반도체 소자의 박막 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990052797A KR100364793B1 (ko) | 1999-11-25 | 1999-11-25 | 반도체 소자의 박막 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048208A KR20010048208A (ko) | 2001-06-15 |
| KR100364793B1 true KR100364793B1 (ko) | 2002-12-16 |
Family
ID=19621868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990052797A KR100364793B1 (ko) | 1999-11-25 | 1999-11-25 | 반도체 소자의 박막 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364793B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040063490A (ko) * | 2003-01-08 | 2004-07-14 | 주식회사 하이닉스반도체 | 탄탈륨 전해물 캐패시터 제조 방법 |
| KR101102332B1 (ko) * | 2009-04-15 | 2012-01-03 | 한국방진방음 주식회사 | 고효율 보온용 다겹 필름 |
| KR102340065B1 (ko) * | 2020-11-18 | 2021-12-17 | 경북대학교 산학협력단 | 비정질 상을 이용한 호이슬러계 열전재료 제조방법 및 이를 이용한 소자 |
-
1999
- 1999-11-25 KR KR1019990052797A patent/KR100364793B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010048208A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165834A (en) | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell | |
| US6218260B1 (en) | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby | |
| US6162744A (en) | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers | |
| KR19990012976A (ko) | 저온처리로 안정화되는 금속 산화막으로 구성된 완충막을구비하는 집적 회로 장치 및 그 제조방법 | |
| JPH11233723A (ja) | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 | |
| US20010023103A1 (en) | Method for manufacturing a semiconductor memory device incorporating a capacitor therein | |
| US7176079B2 (en) | Method of fabricating a semiconductor device with a wet oxidation with steam process | |
| US6503792B2 (en) | Method for fabricating a patterned metal-oxide-containing layer | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| KR100371143B1 (ko) | 반도체장치의 고용량 커패시터 형성방법 | |
| KR100364793B1 (ko) | 반도체 소자의 박막 결정화 방법 | |
| JP3416150B2 (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| KR100238249B1 (ko) | 고유전체 커패시터의 제조방법 | |
| KR100519514B1 (ko) | ＴａＯＮ박막을 갖는 커패시터 제조방법 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR100399075B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| KR100443362B1 (ko) | 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| JPH05343641A (ja) | 誘電体素子及びその製造方法 | |
| KR100291181B1 (ko) | 강유전체메모리소자제조방법 | |
| KR100326242B1 (ko) | 반도체장치의커패시터형성방법 | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| US20020119617A1 (en) | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same | |
| KR100436054B1 (ko) | 강유전체캐패시터제조방법 | |
| KR100248810B1 (ko) | 강유전체 캐패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |