DE102019219313A1 - Vertikale halbleitervorrichtung und verfahren zu deren herstellung - Google Patents

Vertikale halbleitervorrichtung und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102019219313A1
DE102019219313A1 DE102019219313.7A DE102019219313A DE102019219313A1 DE 102019219313 A1 DE102019219313 A1 DE 102019219313A1 DE 102019219313 A DE102019219313 A DE 102019219313A DE 102019219313 A1 DE102019219313 A1 DE 102019219313A1
Authority
DE
Germany
Prior art keywords
layer
scale inhibitor
opening
barrier layer
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019219313.7A
Other languages
English (en)
Inventor
Hye-Hyeon BYEON
Sang-Deok Kim
Il-Young Kwon
Tae-Hong GWON
Jin-Ho Bin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102019219313A1 publication Critical patent/DE102019219313A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine vertikale Halbleitervorrichtung und ein Verfahren zu deren Herstellung können die Bildung eines alternierenden Stapels aus dielektrischen Schichten und Opferschichten über einer unteren Struktur, die Bildung einer Öffnung durch Ätzen des alternierenden Stapels, die Bildung einer nicht-konformen Sperrschicht auf dem alternierenden Stapel, in dem die Öffnung gebildet ist, die Adsorption eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht, um die nicht-konforme Sperrschicht in eine konforme Sperrschicht umzuwandeln, auf der der Ablagerungsinhibitor adsorbiert wird, und die Bildung einer Ladungsspeicherschicht auf der konformen Sperrschicht umfassen.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Ausführungsformen beziehen sich auf eine Halbleitervorrichtung, insbesondere auf eine vertikale Halbleitervorrichtung und ein Verfahren zu deren Herstellung.
  • Beschreibung des verwandten Sachstandes
  • Eine Halbleitervorrichtung kann ein Speicherzellenfeld mit einer Vielzahl von Speicherzellen enthalten. Das Speicherzellenfeld kann Speicherzellen enthalten, die in verschiedenen Strukturen angeordnet sind. Um den Integrationsgrad der Halbleitervorrichtung zu verbessern, können Speicherzellen in drei Dimensionen auf einem Substrat angeordnet werden.
  • ZUSAMMENFASSUNG
  • Beispielhafte Ausführungsformen der vorliegenden Erfindung sind auf eine vertikale Halbleitervorrichtung, die eine verbesserte Zuverlässigkeit aufweist, und ein Verfahren zu deren Herstellung gerichtet.
  • In Übereinstimmung mit einer Ausführungsform kann ein Verfahren zur Herstellung einer vertikalen Halbleitervorrichtung umfassen: Bilden eines abwechselnden Stapels aus dielektrischen Schichten und Opferschichten über einer unteren Struktur; Bilden einer Öffnung durch Ätzen des abwechselnden Stapels; Bilden einer nicht-konformen Sperrschicht auf dem abwechselnden Stapel, in dem die Öffnung gebildet wird; Adsorbieren eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht, um die nicht-konforme Sperrschicht in eine konforme Sperrschicht umzuwandeln, auf der der Ablagerungsinhibitor adsorbiert wird; und Bilden einer Ladungsspeicherschicht auf der konformen Sperrschicht.
  • In Übereinstimmung mit einer Ausführungsform kann ein Verfahren zur Herstellung einer vertikalen Halbleitervorrichtung enthalten: Bilden eines abwechselnden Stapels aus dielektrischen Schichten und Opferschichten auf einer unteren Struktur; Bilden einer Öffnung durch Ätzen des abwechselnden Stapels; Bilden einer nicht-konformen Sperrschicht auf dem abwechselnden Stapel, in dem die Öffnung gebildet wird; Adsorbieren eines ersten Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht, um die nicht-konforme Sperrschicht in eine konforme Sperrschicht umzuwandeln; Bilden einer Ladungsspeicherschicht auf der konformen Sperrschicht, auf der der erste Ablagerungsinhibitor adsorbiert wird; und Adsorbieren eines zweiten Ablagerungsinhibitors auf einer Oberfläche der Ladungsspeicherschicht.
  • In Übereinstimmung mit einer Ausführungsform kann eine vertikale Halbleitervorrichtung umfassen: eine untere Struktur; einen abwechselnden Stapel aus dielektrischen Schichten und Gate-Elektroden, die über der unteren Struktur gebildet sind; eine Öffnung, die den abwechselnden Stapel durchdringt; eine Sperrschicht, die auf einer Seitenwand der Öffnung gebildet ist; eine Ladungsspeicherschicht, die auf einer Seitenwand der Sperrschicht gebildet ist; und eine Adsorptionsschicht, die an einer Grenzfläche d.h. einem Übergang zwischen der Sperrschicht und der Ladungsspeicherschicht gebildet ist.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eins Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform zeigt.
    • 2A bis 2G sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform veranschaulichen.
    • 3 ist eine Querschnittsansicht, die eine vertikale Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform zeigt.
    • 4A bis 4K sind Querschnittsansichten, die ein Verfahren zum Herstellen einer vertikalen Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform veranschaulichen.
    • 5A und 5B sind Querschnittsansichten, die ein Verfahren zum Herstellen eines vertikalen Halbleiterbauelements in Übereinstimmung mit einer Ausführungsform veranschaulichen.
    • 6 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen einer vertikalen Halbleitervorrichtung entsprechend einer Ausführungsform veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Verschiedene hier beschriebene Beispiele und Ausführungsformen werden mit Bezug auf Querschnittsansichten, Draufsichten und Blockdiagramme beschrieben, die schematische Ansichten der vorliegenden Lehren darstellen. Somit kann die Form der Abbildungen durch Fertigungstechniken und/oder Toleranzen verändert werden. Dementsprechend beschränken sich die Ausführungsformen der vorliegenden Lehren nicht auf die gezeigten spezifischen Ausbildungen, sondern umfassen auch Änderungen der Ausbildungen, die durch den Herstellungsprozess erzeugt werden. Die in den Figuren dargestellten Bereiche weisen schematische Attribute auf, und die Formen der in den Figuren dargestellten Bereiche sollen bestimmte Arten von Bereichen der Elemente veranschaulichen und sind nicht dazu gedacht, den Umfang der vorliegenden Lehren zu beschränken.
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung 100 gemäß einer Ausführungsform zeigt.
  • Unter Bezugnahme auf 1 kann die Halbleitervorrichtung 100 ein Substrat 101, eine Formschicht 102 auf dem Substrat 101, eine Öffnung 103, die in der Formschicht 102 ausgebildet ist, und eine Lückenfüllstruktur 108, die die Öffnung 103 ausfüllt, umfassen. Die Lückenfüllstruktur 108 kann eine erste Auskleidungsschicht 104, die auf der Seitenwand der Öffnung 103 ausgebildet ist, eine zweite Auskleidungsschicht 105, die auf der Seitenwand der ersten Auskleidungsschicht 104 ausgebildet ist, und einen Füllstoff 106, der die Öffnung 103 auf der zweiten Auskleidungsschicht 105 ausfüllt, umfassen. Die Lückenfüllstruktur 108 kann ferner eine Adsorptionsschicht 107 enthalten, die an einer Grenzfläche zwischen der ersten Auskleidungsschicht 104 und der zweiten Auskleidungsschicht 105 ausgebildet ist.
  • Die Adsorptionsschicht 107 kann sich an der oberen Seitenwand und der oberen Ecke der Öffnung 103 befinden. Die Adsorptionsschicht 107 kann ein Material enthalten, das eine konforme Ablagerung der ersten Auskleidungsschicht 104 und der zweiten Auskleidungsschicht 105 bewirkt. Die Adsorptionsschicht 107 kann einen Ablagerungsinhibitor enthalten. Der Ablagerungsinhibitor kann Fluor enthalten. Der Ablagerungsinhibitor kann Cl, N2 oder HF, außer Fluor, enthalten.
  • Die erste Auskleidungsschicht (auch als Liner-Schicht bezeichnet) 104 kann Oxid enthalten, und die zweite Auskleidungsschicht 105 kann Nitrid enthalten. Die erste Auskleidungsschicht 104 kann Siliziumoxid und die zweite Auskleidungsschicht 105 kann Siliziumnitrid enthalten. Die Adsorptionsschicht 107 kann fluoradsorbiertes Oxid oder fluoradsorbiertes Nitrid enthalten. Die Adsorptionsschicht 107 kann fluoradsorbiertes Siliziumoxid oder fluoradsorbiertes Siliziumnitrid enthalten.
  • In der vorliegenden Ausführung kann die Adsorptionsschicht 107, wenn die erste Auskleidungsschicht 104 und die zweite Auskleidungsschicht 105 Siliziumoxid bzw. Siliziumnitrid enthalten, fluoradsorbiertes Siliziumoxid enthalten. In diesem Fall kann die Adsorptionsschicht 107 die konforme Ablagerung von Siliziumnitrid induzieren d.h. hervorrufen, welches die zweite Auskleidungsschicht 105 ist.
  • In einigen Ausführungsformen kann die Adsorptionsschicht 107 fluoradsorbiertes Siliziumnitrid enthalten, wenn die erste Auskleidungsschicht 104 und die zweite Auskleidungsschicht 105 Siliziumnitrid bzw. Siliziumoxid enthalten. In diesem Fall kann die Adsorptionsschicht 107 die konforme Ablagerung von Siliziumoxid induzieren, das die zweite Auskleidungsschicht 105 ist.
  • Der Füllstoff 106 der Lückenfüllstruktur 108 kann aus Oxid, einer Siliziumschicht, einem High-k-Material oder Kombinationen davon bestehen. Der Füllstoff 106 kann Siliziumoxid, eine Polysiliziumschicht, Aluminiumoxid oder Kombinationen davon enthalten.
  • Die Formschicht 102 kann ein dielektrisches Material, ein leitfähiges Material oder eine Kombination daraus enthalten. Die Formschicht 102 kann ein Oxid, Nitrid, ein Metall, Metallnitrid, Metallsilizid, Metallkarbid, amorphes Silizium, Polysilizium, amorphen Kohlenstoff, Siliziumoxynitrid oder Kombinationen davon enthalten.
  • 2A bis 2G sind Querschnittsansichten, die ein Verfahren zum Herstellen eines Halbleiterbauelements in Übereinstimmung mit einer Ausführungsform veranschaulichen.
  • Wie in 2A dargestellt, kann eine Formschicht 102 auf einem Substrat 101 gebildet werden. Das Substrat 101 kann ein für die Halbleiterverarbeitung geeignetes Material sein. Das Substrat 101 kann ein Halbleitersubstrat enthalten. Zum Beispiel kann das Substrat 101 ein Siliziumsubstrat, ein monokristallines Siliziumsubstrat, ein Polysiliziumsubstrat, ein amorphes Siliziumsubstrat, ein Siliziumgermaniumsubstrat, ein monokristallines Siliziumgermaniumsubstrat, ein polykristallines Siliziumgermaniumsubstrat, ein kohlenstoffdotiertes Siliziumsubstrat, Kombinationen davon oder mehrere Schichten davon umfassen. Das Substrat 101 kann ein anderes Halbleitermaterial, wie z.B. Germanium, enthalten. Das Substrat 101 kann ein Halbleitersubstrat der III/V-Gruppe enthalten, z.B. ein Halbleitersubstrat aus einer chemischen Verbindung wie Galliumarsenid (GaAs). Das Substrat 101 kann ein Silizium-auf-Isolator (SOI)-Substrat enthalten.
  • Die Formschicht 102 kann ein dielektrisches Material, ein leitfähiges Material oder eine Kombination daraus enthalten. Die Formschicht 102 kann ein Oxid, Nitrid, ein Metall, Metallnitrid, Metallsilizid, Metallkarbid, amorphes Silizium, Polysilizium, amorphen Kohlenstoff, Siliziumoxynitrid oder Kombinationen davon enthalten.
  • Anschließend kann eine Öffnung 103 gebildet werden. Die Öffnung 103 kann in der Formschicht 102 gebildet werden. Ein Teil der Formschicht 102 kann mit Hilfe einer Maske (nicht abgebildet) geätzt werden, um die Öffnung 103 zu bilden. Der Boden der Öffnung 103 kann die Oberfläche des Substrats 101 freilegen. Die Öffnung 103 kann ein vertikales Loch enthalten. Eine Vielzahl von Öffnungen 103 kann in einem Array angeordnet werden. Die Vielzahl der Öffnungen 103 kann in einem Zickzackmuster angeordnet werden. Die Vielzahl der Öffnungen 103 können einheitliche Größen aufweisen. Jede der Öffnungen 103 kann als „Kontaktloch“, als „Durchgangsloch“ oder als „vertikales Loch“ bezeichnet werden.
  • Die Seitenwände der Öffnung 103 können vertikale Profile aufweisen. In einigen Ausführungsformen können die Seitenwände der Öffnung 103 schräge Profile aufweisen.
  • Wie in 2B dargestellt, kann eine erste Auskleidungsschicht 104A gebildet werden. Die erste Auskleidungsschicht 104A kann nicht-konform gebildet werden. Mit anderen Worten, die erste Schicht 104A kann aufgrund eines großen Seitenverhältnisses der Öffnung 103 eine schlechte Stufenabdeckung aufweisen.
  • Die erste Auskleidungsschicht 104A kann unterschiedliche Dicken aufweisen, d.h. eine erste Dicke T1, die an den Seitenwänden und dem Boden der Öffnung 103 gebildet wird, und eine zweite Dicke T2, die an den oberen Ecken der Öffnung 103 gebildet wird. Zum Beispiel kann die zweite Dicke T2 größer sein als die erste Dicke T1. Aufgrund des Dickenunterschieds kann an den oberen Ecken der Öffnung 103 eine Überhangform 104M gebildet werden.
  • Wie in 2C dargestellt, kann eine Oberflächenbehandlung 111 durchgeführt werden. Die Oberflächenbehandlung 111 kann eine Plasmabehandlung umfassen. Die Oberflächenbehandlung 111 kann das Oberflächenprofil der ersten Auskleidungsschicht 104A umwandeln. Zum Beispiel kann die Oberflächenbehandlung 111 die nicht konforme Oberfläche der ersten Auskleidungsschicht 104A in eine konforme Oberfläche umwandeln. Die konforme Oberfläche kann sich darauf beziehen, dass sie eine gleichmäßige Dicke entlang des unteren Profils aufweist.
  • Die Oberflächenbehandlung 111 kann Ätzspezies 111E enthalten. Die Ätzspezies 111E können ein Material enthalten, das in der Lage ist, die Oberfläche der ersten Auskleidungsschicht 104A teilweise zu ätzen. Die Ätzspezies 111E können Fluor (F) enthalten. Die Oberflächenbehandlung 111 kann eine NF3-Plasmabehandlung umfassen. Dementsprechend kann die Oberflächenbehandlung 111 eine Fluorplasmabehandlung umfassen.
  • Wie oben beschrieben, kann die erste Auskleidungsschicht 104A an den oberen Ecken der Öffnung 103 durch die Oberflächenbehandlung 111 mit Fluorplasma geätzt werden. Zusätzlich kann die erste Auskleidungsschicht 104A in der Mitte und am Boden der Öffnung 103 geätzt werden. Zu diesem Zeitpunkt kann die erste Auskleidungsschicht 104A hauptsächlich an den oberen Ecken der Öffnung 103 geätzt werden, und somit kann die Überhangform 104M entfernt werden.
  • Folglich kann durch die Oberflächenbehandlung 111 eine erste Auskleidungsschicht 104 mit gleichmäßiger Dicke gebildet werden.
  • Das Fluor des bei der Oberflächenbehandlung 111 verwendeten Fluorplasmas kann an der Oberfläche der ersten Auskleidungsschicht 104 adsorbiert werden. Eine Fluor-Adsorptionsschicht 107 kann teilweise auf der Oberfläche der ersten Auskleidungsschicht 104 gebildet werden. Die Fluor-Adsorptionsschicht 107 kann in einem nachfolgenden Prozess als Ablagerungsinhibitor dienen.
  • Wie in 2D und 2E dargestellt, kann auf der ersten Schicht 104 eine zweite Schicht 105A gebildet werden. 2D zeigt einen anfänglichen Ablagerungszustand der zweiten Schicht 105A, und 2E zeigt einen Zustand nach Abschluss der Ablagerung der zweiten Schicht 105A.
  • Bezugnehmend auf die 2D und 2E kann während eines anfänglichen Ablagerungsprozesses die zweite Schicht 105A auf die erste Schicht 104 in der Mitte und am Boden der Öffnung 103 aufgebracht d.h. abgelagert werden. Während der Ablagerungsprozess weitergeht, kann die zweite Auskleidungsschicht 105A auf der ersten Auskleidungsschicht 104 und der Fluor-Adsorptionsschicht 107 abgeschieden d.h. abgelagert werden, um die oberen Ecken der Öffnung 103 abzudecken.
  • Nachdem die Ablagerung der zweiten Auskleidungsschicht 105A abgeschlossen ist, kann die zweite Auskleidungsschicht 105A konform und ohne Überhangform abgelagert werden. Der konforme Ablagerungsprozess der zweiten Auskleidungsschicht 105A kann durchgeführt werden, da die Ablagerung durch die Fluor-Adsorptionsschicht 107 teilweise unterdrückt wird. Zum Beispiel kann die Ablagerungsrate der zweiten Auskleidungsschicht 105A an den oberen Ecken der Öffnung 103 kleiner sein als die der anderen Abschnitte. Mit anderen Worten, die Ablagerungsrate der zweiten Auskleidungsschicht 105A in der Mitte und am Boden der Öffnung 103 kann größer sein als die der oberen Ecken der Öffnung 103.
  • Da, wie oben beschrieben, die Ablagerung durch die Fluor-Adsorptionsschicht 107 während des Ablagerungsprozesses der zweiten Auskleidungsschicht 105A unterdrückt wird, kann die zweite Auskleidungsschicht 105A konform mit einer gleichmäßigen Dicke ohne Überhangform abgelagert, d.h. aufgebracht werden.
  • Wie in 2F dargestellt, kann die Unterseite der zweiten Auskleidungsschicht 105A geschnitten werden. Dadurch kann eine zweite Schicht 105 mit der Form eines Abstandhalters verbleiben.
  • Kontinuierlich kann die erste Auskleidungsschicht 104 geätzt werden. Dementsprechend kann die Oberfläche des Substrats 101 freigelegt werden, und die erste Auskleidungsschicht 104 kann an den Seitenwänden der Öffnung 103 verbleiben.
  • Die Fluor-Adsorptionsschicht 107 kann zwischen der ersten Auskleidungsschicht 104 und der zweiten Auskleidungsschicht 105 an der oberen Ecke oder der oberen Seitenwand der Öffnung 103 angeordnet werden. Die Fluor-Adsorptionsschicht 107 kann möglicherweise nicht an der mittleren und unteren Seitenwand der Öffnung 103 angeordnet werden.
  • Wie in 2G dargestellt, kann ein Füllstoff 106 gebildet werden, um die Öffnung 103 auszufüllen. Der Füllstoff 106 kann die Öffnung 103 auf der zweiten Auskleidungsschicht 105 vollständig ausfüllen.
  • Um den Füllstoff 106 zu bilden, kann ein Füllstoffmaterial abgeschieden d.h. abgelagert und planarisiert werden, um die Öffnung 103 auf der zweiten Auskleidungsschicht 105 zu füllen.
  • Der Füllstoff 106 kann aus Oxid, einer Siliziumschicht, einem High-k-Material oder Kombinationen davon bestehen. Der Füllstoff 106 kann Siliziumoxid, eine Polysiliziumschicht, Aluminiumoxid oder Kombinationen davon enthalten.
  • Nach der oben beschriebenen Ausführungsform kann die Stufenabdeckung der ersten Auskleidungsschicht 104 und der zweiten Auskleidungsschicht 105 durch die Oberflächenbehandlung 111 verbessert werden.
  • 3 ist eine Querschnittsansicht, die eine vertikale Halbleitervorrichtung 200 entsprechend einer Ausführungsform zeigt.
  • Unter Bezugnahme auf 3 kann die vertikale Halbleitervorrichtung 200 eine untere Struktur 201, einen alternierenden Stapel 201 M, in dem dielektrische Schichten 202 und Gate-Elektroden 203 abwechselnd gestapelt sind, und eine Säulenstruktur 211, die den alternierenden Stapel 201 M durchdringt, umfassen. Die Säulenstruktur 211 kann die Form einer Säule haben, die eine Öffnung 204 ausfüllt, die den alternierenden Stapel 201 M durchdringt. Jede der Gate-Elektroden 203 kann eine Form haben, die die Außenwand der Säulenstruktur 211 umgibt.
  • Die Säulenstruktur 211 kann eine Sperrschicht 205, eine Ladungsspeicherschicht 207, eine dielektrische Tunnelschicht 208, eine Kanalschicht 209 und eine dielektrische Kernschicht 210 enthalten. Die Säulenstruktur 211 kann ferner eine Adsorptionsschicht 206 enthalten, die an einer Schnittstelle d.h. einer Grenzfläche zwischen der Sperrschicht 205 und der Ladungsspeicherschicht 207 gebildet ist. Die Sperrschicht 205 kann Oxid und die Ladungsspeicherschicht 207 kann Nitrid enthalten. Die dielektrische Tunnelschicht 208 kann Oxid enthalten und die Kanalschicht 209 kann eine Siliziumschicht enthalten. Die dielektrische Kernschicht 210 kann Oxid enthalten.
  • Die Adsorptionsschicht 206 kann ein Material enthalten, das eine konforme Ablagerung der Sperrschicht 205 und der Ladungsspeicherschicht 207 induziert. Die Adsorptionsschicht 206 kann einen Ablagerungsinhibitor enthalten. Der Ablagerungsinhibitor kann Fluor enthalten. Die Adsorptionsschicht 206 kann ein fluoradsorbiertes Oxid oder fluoradsorbiertes Nitrid enthalten. Die Adsorptionsschicht 206 kann fluoradsorbiertes Siliziumoxid oder fluoradsorbiertes Siliziumnitrid enthalten.
  • Wenn in der vorliegenden Ausführungsform die Sperrschicht 205 und die Ladungsspeicherschicht 207 Siliziumoxid bzw. Siliziumnitrid enthalten, kann die Adsorptionsschicht 206 fluorabsorbiertes Siliziumoxid enthalten. In diesem Fall kann die Adsorptionsschicht 206 eine konforme Ablagerung von Siliziumnitrid, d.h. die Ladungsspeicherschicht 207, induzieren.
  • Die 4A bis 4K sind Querschnittsansichten, die ein Verfahren zum Herstellen einer vertikalen Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform veranschaulichen.
  • Wie in 4A dargestellt, kann ein alternierender Stapel 11M über einer unteren Struktur einschließlich eines Substrats 11 gebildet werden. Das Substrat 11 kann ein für die Halbleiterverarbeitung geeignetes Material sein. Das Substrat 11 kann ein Halbleitersubstrat enthalten. Zum Beispiel kann das Substrat 11 ein Siliziumsubstrat, ein monokristallines Siliziumsubstrat, ein Polysiliziumsubstrat, ein amorphes Siliziumsubstrat, ein Siliziumgermaniumsubstrat, ein monokristallines Siliziumgermaniumsubstrat, ein polykristallines Siliziumgermaniumsubstrat, ein kohlenstoffdotiertes Siliziumsubstrat, Kombinationen davon oder mehrere Schichten davon umfassen. Das Substrat 11 kann ein anderes Halbleitermaterial, wie z.B. Germanium, enthalten. Das Substrat 11 kann ein Halbleitersubstrat der III/V-Gruppe enthalten, z.B. ein Halbleitersubstrat aus einer chemischen Verbindung wie Galliumarsenid (GaAs). Das Substrat 11 kann ein Silizium-auf-Isolator (SOI)-Substrat enthalten.
  • Der alternierende Stapel 11M kann eine erste Materialschicht und eine zweite Materialschicht enthalten, die nacheinander gebildet werden. Die erste Materialschicht kann ein erstes Material und die zweite Materialschicht kann ein zweites Material enthalten. Das erste Material und das zweite Material können sich voneinander unterscheiden. Die erste Materialschicht und die zweite Materialschicht können eine dielektrische Schicht 12 bzw. eine Opferschicht 13 enthalten. Die dielektrische Schicht 12 kann ein dielektrisches Material und die Opferschicht 13 kann ein Opfermaterial enthalten. Dabei kann sich das „Opfermaterial“ auf ein Material beziehen, das in einem nachfolgenden Prozess entfernt werden soll. Die dielektrische Schicht 12 kann mindestens ein dielektrisches Material aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, ein Spin-on-Dielektrikum, dielektrisches Metalloxid, Silikat und dielektrisches Metalloxynitrid enthalten.
  • Die Opferschicht 13 kann ein Opfermaterial enthalten, das in Bezug auf die dielektrische Schicht 12 selektiv entfernt werden kann. Die Opferschicht 13 kann in Bezug auf die dielektrische Schicht 12 selektiv entfernt werden. Das Verhältnis der Entfernungsrate der Opferschicht 13 zur Entfernungsrate der dielektrischen Schicht 12 kann als Selektivität des Entfernungsprozesses der Opferschicht 13 in Bezug auf die dielektrische Schicht 12 bezeichnet werden.
  • Die Opferschicht 13 kann ein dielektrisches Material enthalten. Die Opferschicht 13 kann in einem nachfolgenden Prozess durch ein leitfähiges Material ersetzt werden. Die Opferschicht 13 kann zum Beispiel durch eine Gate-Elektrode oder eine Wortleitung eines vertikalen NAND-Bauteils ersetzt werden. Die Opferschicht 13 kann Siliziumnitrid, amorphes Silizium oder Polysilizium enthalten. In einigen Ausführungsformen kann die Opferschicht 13 Siliziumnitrid enthalten.
  • In der vorliegenden Ausführung kann die dielektrische Schicht 12 Siliziumoxid und die Opferschicht 13 Siliziumnitrid enthalten.
  • Die dielektrische Schicht 12 kann durch chemische Gasphasenablagerung (CVD) oder Atomlagenablagerung (ALD) abgeschieden d.h. aufgebracht werden. Die Opferschicht 13 kann durch CVD oder ALD abgeschieden werden.
  • Die unterste Schicht und die oberste Schicht des alternierenden Stapels 11M kann die dielektrische Schicht 12 sein. Die dielektrische Schicht 12 und die Opferschicht 13 können die gleiche Dicke aufweisen.
  • Anschließend kann eine Öffnung 14 in dem alternierenden Stapel 11M gebildet werden. Ein Teil des alternierenden Stapels 11M kann mit Hilfe einer Maske (nicht abgebildet) geätzt werden, um die Öffnung 14 zu bilden. Der Boden der Öffnung 14 kann die Oberfläche des Substrats 11 freilegen. Die Öffnung 14 kann ein vertikales Loch enthalten. Eine Vielzahl von Öffnungen 14 kann angeordnet werden. Eine Vielzahl von Öffnungen 14 kann im Zickzack angeordnet werden. Die Vielzahl der Öffnungen 14 kann gleichmäßige Größen haben.
  • Die Seitenwände der Öffnung 14 können vertikale Profile haben. In einigen Ausführungen können die Seitenwände der Öffnung 14 schräge Profile aufweisen.
  • Wie in 4B dargestellt, kann eine Sperrschicht 15A gebildet werden. Die Sperrschicht 15A kann nicht-konform ausgebildet werden. Mit anderen Worten, die Sperrschicht 15A kann aufgrund eines hohen Seitenverhältnisses der Öffnung 14 eine schlechte Stufenabdeckung aufweisen.
  • Die Sperrschicht 15A kann unterschiedliche Dicken haben, d.h. eine erste Dicke T1, die an den Seitenwänden und dem Boden der Öffnung 14 und eine zweite Dicke T2, die an den oberen Ecken der Öffnung 14 gebildet wird. Zum Beispiel kann die zweite Dicke T2 größer sein als die erste Dicke T1. Aufgrund des Dickenunterschieds kann an den oberen Ecken der Öffnung 14 eine Überhangform 15M gebildet werden.
  • Die Sperrschicht 15A kann Siliziumoxid enthalten. In einigen Ausführungsformen kann die Sperrschicht 15A Aluminiumoxid (Al2O3) enthalten.
  • Das Siliziumoxid als Sperrschicht 15A kann mit einem Silizium-Quellmaterial und einem sauerstoffhaltigen Gas abgeschieden werden. Als Silizium-Ausgangsmaterial können SiH4, HCDS(Si2Cl6), DCS(SiH2Cl2), Tris(dimethylamino)silan (TDMAS), Bis(diethylamino)silan (BDEAS), Bis(tertiärbutylamino)silan (BTBAS) und ähnliches verwendet werden. Als sauerstoffhaltiges Gas kann O2 verwendet werden.
  • Das Siliziumoxid als Sperrschicht 15A kann durch Ablagerung von Siliziumnitrid und anschließende Oxidation des Siliziumnitrids gebildet werden. Zum Beispiel kann Si3N4 unter Verwendung eines Silizium-Ausgangsmaterials und eines NH3-Gases gebildet werden, und dann kann ein Oxidationsprozess durchgeführt werden. Der Oxidationsprozess kann mit einem H2/O2-Mischgas durchgeführt werden.
  • In einigen Ausführungsformen kann das Siliziumoxid als Sperrschicht 15A durch ALD abgeschieden werden. Die ALD kann auf dem Siliziumoxid unter Verwendung eines Silizium-Quellmaterials und eines sauerstoffhaltigen Gases durchgeführt werden. Als sauerstoffhaltiges Gas kann ein H2/O2-Mischgas verwendet werden.
  • Wie in 4C dargestellt, kann die Oberflächenbehandlung 16 durchgeführt werden. Die Oberflächenbehandlung 16 kann eine Plasmabehandlung umfassen. Die Oberflächenbehandlung 16 kann das Oberflächenprofil der Sperrschicht 15A umwandeln. Zum Beispiel kann die Oberflächenbehandlung 16 die Oberfläche der Sperrschicht 15A konform umwandeln.
  • Die Oberflächenbehandlung 16 kann eine Ätzspezies 16E enthalten. Die Ätzspezies 16E kann ein Material enthalten, das in der Lage ist, die Oberfläche der Sperrschicht 15A teilweise zu ätzen. Die Ätzspezies 16E kann Fluor (F) enthalten. Die Oberflächenbehandlung 16 kann eine NF3-Plasmabehandlung umfassen. Dementsprechend kann die Oberflächenbehandlung 16 eine Fluorplasmabehandlung umfassen.
  • Wie oben beschrieben, kann die Sperrschicht 15A an den oberen Ecken oder den oberen Seitenwänden der Öffnung 14 durch die Oberflächenbehandlung 16 mit Fluorplasma geätzt werden. Zusätzlich kann die Sperrschicht 15A in der Mitte und am Boden der Öffnung 14 geätzt werden. Zu diesem Zeitpunkt kann die Sperrschicht 15A hauptsächlich an den oberen Ecken der Öffnung 14 geätzt werden, und so kann die Überhangform 15M entfernt werden.
  • Folglich kann durch die Oberflächenbehandlung 16 eine Sperrschicht 15 mit einer gleichmäßigen Dicke gebildet werden.
  • Das Fluor des bei der Oberflächenbehandlung 16 verwendeten Fluorplasmas kann an der Oberfläche der Sperrschicht 15 adsorbiert werden. Eine Fluor-Adsorptionsschicht 16D kann teilweise auf der Oberfläche der Sperrschicht 15 gebildet werden. Die Fluor-Adsorptionsschicht 16D kann in einem nachfolgenden Prozess als Ablagerungsinhibitor dienen. Der Ablagerungsinhibitor kann als „Oberflächenprotektor“ bezeichnet werden. Der Ablagerungsinhibitor kann Cl, N2 oder HF, außer Fluor, enthalten.
  • Wie in 4D und 4E dargestellt, kann auf der Sperrschicht 15 und der Adsorptionsschicht 16D eine Ladungsspeicherschicht 17A gebildet werden. Die Ladungsspeicherschicht 17A kann auf der Oberfläche der Sperrschicht 15 gebildet werden. Die Ablagerung der Ladungsspeicherschicht 17A kann durch die Fluor-Adsorptionsschicht 16D unterdrückt werden. Zum Beispiel kann die Ladungsspeicherschicht 17A nicht an den oberen Ecken der Öffnung 14, sondern in der Mitte und am Boden der Öffnung 14 abgeschieden werden.
  • Die Ladungsspeicherschicht 17A kann auch auf der Fluor-Adsorptionsschicht 16D durch kontinuierliche Ablagerung der Ladungsspeicherschicht 17A gebildet werden. So kann die Ladungsspeicherschicht 17A konform ohne Überhangform abgeschieden werden.
  • Da, wie oben beschrieben, die Ablagerung durch die Fluor-Adsorptionsschicht 16D während des Ablagerungsprozesses der Ladungsspeicherschicht 17A unterdrückt wird, kann die Ladungsspeicherschicht 17A konform mit einer gleichmäßigen Dicke ohne Überhangform abgeschieden werden.
  • Folglich kann bei der Durchführung der Oberflächenbehandlung 16 die Stufenabdeckung sowohl der Sperrschicht 15 als auch der Ladungsspeicherschicht 17A verbessert werden.
  • Wie in 4F dargestellt, kann die Unterseite der Ladungsspeicherschicht 17A geschnitten werden. Dementsprechend kann eine Ladungsspeicherschicht 17 mit einer Abstandshalterform gebildet werden.
  • Die Unterseite der Sperrschicht 15 kann durchgehend geschnitten werden. Die Sperrschicht 15 und die Ladungsspeicherschicht 17 können an den Seitenwänden der Öffnung 14 gebildet werden.
  • Wie in 4G dargestellt, kann auf der Ladungsspeicherschicht 17 eine dielektrische Tunnelschicht 18 gebildet werden. Die dielektrische Tunnelschicht 18 kann Siliziumoxid enthalten.
  • Auf der dielektrischen Tunnelschicht 18 kann eine Kanalschicht 19 gebildet werden und auf der Kanalschicht 19 kann eine dielektrische Kernschicht 20 gebildet werden.
  • Durch eine Reihe von oben beschriebenen Ablagerungsprozessen kann die Öffnung 14 mit der Sperrschicht 15, der Ladungsspeicherschicht 17, der dielektrischen Tunnelschicht 18, der Kanalschicht 19 und der dielektrische Kernschicht 20 gefüllt werden.
  • Die Kanalschicht 19 kann eine Siliziumschicht enthalten. Die Kanalschicht 19 kann eine dotierte Siliziumschicht enthalten. Die dielektrische Kernschicht 20 kann Siliziumoxid enthalten. Um die Kanalschicht 19 und die dielektrische Kernschicht 20 zu bilden, können die Siliziumschicht und das Siliziumoxid nacheinander gebildet und dann planarisiert werden. Die Kanalschicht 19 kann eine zylindrische Form aufweisen, und die dielektrische Kernschicht 20 kann eine Säulenform aufweisen, um den Zylinder der Kanalschicht 19 zu füllen.
  • Wie in 4H dargestellt, können die dielektrische Kernschicht 20, die Kanalschicht 19 und die dielektrische Tunnelschicht 18 planarisiert werden. Entsprechend kann in der Öffnung 14 eine Säulenstruktur 21 gebildet werden. Die Säulenstruktur 21 kann die Sperrschicht 15, die auf den Seitenwänden der Öffnung 14 gebildet wird, die Ladungsspeicherschicht 17, die auf der Seitenwand der Sperrschicht 15 gebildet wird, die dielektrische Tunnelschicht 18, die auf der Seitenwand der Ladungsspeicherschicht 17 gebildet wird, die Kanalschicht 19, die auf den Seitenwänden der dielektrische Tunnelschicht 18 gebildet wird, und die dielektrische Kernschicht 20, die auf den Seitenwänden der Kanalschicht 19 gebildet wird, umfassen.
  • Wie in 4I dargestellt, kann ein Schlitz 22 gebildet werden. Zur Bildung des Schlitzes 22 kann ein Teil des alternierenden Stapels 11M geätzt werden. In der Draufsicht kann der Schlitz 22 eine lineare Form haben, die sich in eine Richtung verlängert.
  • Wie in 4J dargestellt, kann die Opferschicht 13 selektiv entfernt werden. Dementsprechend kann zwischen den dielektrischen Schichten 12 eine horizontale Vertiefung 23 gebildet werden. Die horizontale Vertiefung 23 kann die Außenwand der Säulenstruktur 21 teilweise freilegen.
  • Wie in 4K dargestellt, kann eine Gate-Elektrode 24 gebildet werden, um die horizontale Vertiefung 23 auszufüllen. Die Gate-Elektrode 24 kann aus einem Material mit niedrigem Widerstand bestehen. Die Gate-Elektrode 24 kann aus einem Material auf Metallbasis bestehen. Die Gate-Elektrode 24 kann ein Metall, Metallsilizid, Metallnitrid oder eine Kombination davon enthalten. Das Metall kann zum Beispiel Nickel, Kobalt, Platin, Titan, Tantal oder Wolfram enthalten. Das Metallsilizid kann Nickelsilizid, Kobaltsilizid, Platinsilizid, Titansilizid, Tantalsilizid oder Wolframsilizid enthalten. Die Gate-Elektrode 24 kann außerdem ein Barrierematerial enthalten (nicht abgebildet). Das Barrierematerial kann Metallnitrid enthalten. Zum Beispiel kann das Barrierematerial Titannitrid (TiN) enthalten.
  • In einigen Ausführungsformen kann die Oberflächenbehandlung 16 nach der Ablagerung der Ladungsspeicherschicht 17A durchgeführt werden.
  • In einigen Ausführungen kann die Oberflächenbehandlung 16 nach mindestens einem Prozess der Ablagerung der Sperrschicht 15A, der Ablagerung der Ladungsspeicherschicht 17A, der Ablagerung der dielektrischen Tunnelschicht 18 und der Ablagerung der Kanalschicht 19 erfolgen.
  • In einigen Ausführungsformen kann die Oberflächenbehandlung 16 selektiv auf der Oberfläche der Ladungsspeicherschicht 17A durchgeführt werden, nachdem die Sperrschicht 15A und die Ladungsspeicherschicht 17A nacheinander abgelagert wurden. In diesem Fall kann die Oberflächenbehandlung 16 nach der Ablagerung der Sperrschicht 15A nicht durchgeführt werden.
  • 5A und 5B sind Querschnittsansichten, die ein Verfahren zur Herstellung einer vertikalen Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform veranschaulichen.
  • Eine Ladungsspeicherschicht 17A kann konform mit dem in den 4A bis 4E dargestellten Verfahren gebildet werden. Eine Fluor-Adsorptionsschicht 16D kann zwischen der Ladungsspeicherschicht 17A und einer Sperrschicht 15 gebildet werden.
  • Anschließend kann, wie in 5A dargestellt, die Oberflächenbehandlung 16 erneut durchgeführt werden. Die Oberflächenbehandlung 16 kann eine Plasmabehandlung umfassen. Die Oberflächenbehandlung 16 kann das Oberflächenprofil der Ladungsspeicherschicht 17A umwandeln. Zum Beispiel kann die Oberflächenbehandlung 16 die Oberfläche der Ladungsspeicherschicht 17A konform umwandeln.
  • Die Oberflächenbehandlung 16 kann eine Ätzspezies 16E enthalten. Die Ätzspezies 16E kann ein Material enthalten, das die Oberfläche der Ladungsspeicherschicht 17A teilweise ätzen kann. Die Ätzspezies 16E kann Fluor (F) enthalten. Die Oberflächenbehandlung 16 kann eine NF3-Plasmabehandlung umfassen. Somit kann die Oberflächenbehandlung 16 eine Fluorplasmabehandlung umfassen.
  • Wie oben beschrieben, kann die Ladungsspeicherschicht 17A an den oberen Ecken oder den oberen Seitenwänden einer Öffnung 14 durch die Oberflächenbehandlung 16 mit Fluorplasma geätzt werden. Zusätzlich kann die Ladungsspeicherschicht 17A in der Mitte und am Boden der Öffnung 14 geätzt werden. Zu diesem Zeitpunkt kann die Ladungsspeicherschicht 17A hauptsächlich an den oberen Ecken der Öffnung 14 geätzt werden.
  • Folglich kann die Ladungsspeicherschicht 17A mit einer gleichmäßigen Dicke durch die Oberflächenbehandlung 16 gebildet werden.
  • Das Fluor des bei der Oberflächenbehandlung 16 verwendeten Fluorplasmas kann an der Oberfläche der Ladungsspeicherschicht 17A adsorbiert werden. Eine Fluor-Adsorptionsschicht 16D' kann teilweise auf der Oberfläche der Ladungsspeicherschicht 17A gebildet werden. Die Fluor-Adsorptionsschicht 16D' kann in einem nachfolgenden Prozess als Ablagerungsinhibitor reserviert werden. Der Ablagerungsinhibitor kann als „Oberflächenprotektor“ bezeichnet werden. Die Ablagerungsinhibitoren können Cl, N2 oder HF außer Fluor enthalten.
  • Die Fluor-Adsorptionsschicht 16D' kann aus fluoradsorbiertem Siliziumnitrid bestehen. Die Fluor-Adsorptionsschicht 16D' kann aus fluoradsorbiertem Siliziumoxid bestehen.
  • Anschließend kann eine Reihe von Prozessen, die in den 4G bis 4J dargestellt sind, durchgeführt werden. Zum Beispiel kann nach dem Schneiden der Ladungsspeicherschicht 17A, auf der die Fluor-Adsorptionsschicht 16D' gebildet wurde, die Sperrschicht 15 geschnitten werden. Kontinuierlich können nacheinander eine dielektrische Tunnelschicht 18, eine Kanalschicht 19 und eine dielektrische Kernschicht 20 abgelagert d.h. abgeschieden werden.
  • Dementsprechend kann, wie in 5B dargestellt, eine Säulenstruktur 21' gebildet werden, um die Öffnung 14 zu füllen. Die Säulenstruktur 21' kann die Sperrschicht 15, die auf den Seitenwänden der Öffnung 14 gebildet wird, eine Ladungsspeicherschicht 17, die auf der Seitenwand der Sperrschicht 15 gebildet wird, die dielektrische Tunnelschicht 18, die auf der Seitenwand der Ladungsspeicherschicht 17 gebildet wird, die Kanalschicht 19, die auf den Seitenwänden der dielektrischen Tunnelschicht 18 gebildet wird, und die dielektrische Kernschicht 20, die auf den Seitenwänden der Kanalschicht 19 gebildet wird, umfassen. Die Säulenstruktur 21' kann ferner die Fluor-Adsorptionsschichten 16D und 16D' enthalten. Die Fluor-Adsorptionsschicht 16D kann zwischen der Sperrschicht 15 und der Ladungsspeicherschicht 17 angeordnet sein. Die Fluor-Adsorptionsschicht 16D' kann zwischen der Ladungsspeicherschicht 17 und der dielektrischen Tunnelschicht 18 angeordnet sein.
  • Die dielektrische Tunnelschicht 18 kann durch die Fluor-Adsorptionsschicht 16D' konform und mit gleichmäßiger Dicke ohne Überhangform abgeschieden werden. Da die Oberflächenbehandlung 16 zweimal durchgeführt wird, kann die Stufenbedeckung der gesamten Sperrschicht 15, der Ladungsspeicherschicht 17 und der dielektrische Tunnelschicht 18 verbessert werden.
  • Anschließend kann eine in 4K dargestellte Gate-Elektrode gebildet werden.
  • 6 ist eine Querschnittsansicht, die eine Methode zur Herstellung einer vertikalen Halbleiteranordnung entsprechend einer Ausführungsform veranschaulicht. 6 zeigt eine Öffnung 14 mit schrägen Seitenwänden und ein weiteres Beispiel für die Oberflächenbehandlung 16 für die Sperrschicht 15A von 4B.
  • Unter Bezugnahme auf 6 kann die Oberflächenbehandlung 16 durchgeführt werden. Die Oberflächenbehandlung 16 kann eine Plasmabehandlung umfassen. Die Oberflächenbehandlung 16 kann das Oberflächenprofil einer Sperrschicht 15A umwandeln. Zum Beispiel kann die Oberflächenbehandlung 16 die Oberfläche der Sperrschicht 15A konform umwandeln.
  • Die Oberflächenbehandlung 16 kann eine Ätzspezies 16E enthalten. Die Ätzspezies 16E kann ein Material enthalten, das in der Lage ist, die Oberfläche der Sperrschicht 15A teilweise zu ätzen. Die Ätzspezies 16E kann Fluor (F) enthalten. Die Oberflächenbehandlung 16 kann eine NF3-Plasmabehandlung umfassen. Die Oberflächenbehandlung 16 kann also eine Fluorplasmabehandlung umfassen.
  • Wie oben beschrieben, kann die Sperrschicht 15A an den oberen Ecken oder den Seitenwänden der Öffnung 14 durch die Oberflächenbehandlung 16 mit Fluorplasma geätzt werden. Zusätzlich kann die Sperrschicht 15A in der Mitte und am Boden der Öffnung 14 geätzt werden. Zu diesem Zeitpunkt kann die Sperrschicht 15A hauptsächlich an den oberen Ecken der Öffnung 14 geätzt werden, und so kann eine Überhangform 15M entfernt werden.
  • Folglich kann durch die Oberflächenbehandlung 16 eine Sperrschicht 15 mit einer gleichmäßigen Dicke gebildet werden.
  • Das Fluor des bei der Oberflächenbehandlung 16 verwendeten Fluorplasmas kann an der Oberfläche der Sperrschicht 15 adsorbiert werden. Eine Fluor-Adsorptionsschicht 16D kann teilweise auf der Oberfläche der Sperrschicht 15 gebildet werden. Die Fluor-Adsorptionsschicht 16D kann in einem nachfolgenden Prozess als Ablagerungsinhibitor dienen. Der Ablagerungsinhibitor kann als „Oberflächenprotektor“ bezeichnet werden. Der Ablagerungsinhibitor kann Cl, N2 oder HF außer Fluor enthalten.
  • Nach den oben beschriebenen Ausführungsformen kann der Prozess der Bildung des Stapels der Sperrschicht 15, der Ladungsspeicherschicht 17 und der dielektrischen Tunnelschicht 18 als „ONO-Prozess“ bezeichnet werden.
  • Als Vergleichsbeispiel: Wenn der ONO-Prozess zur Ablagerung der Schichten nach der Art der thermischen Atomlagenablagerung (ALD) durchgeführt wird, kann er einer hohen Temperatur von 630°C oder höher ausgesetzt sein. Eine winzige chemische Gasphasenablagerung (CVD), die auf einen solchen Hochtemperaturprozess zurückzuführen ist, verursacht eine Verschlechterung der Stufenabdeckung, bei der eine nicht konforme Ablagerung durchgeführt wird. Mit anderen Worten, da die Oberseite der Öffnung 14 so abgeschieden wird, dass sie relativ dicker ist als die Unterseite der Öffnung 14, kann sich die Stufenbedeckung verschlechtern.
  • Nach den vorliegenden Ausführungen kann zur Verbesserung der Stufenabdeckung des ONO-Prozesses die Oberflächenbehandlung 16 durchgeführt werden, um gleichzeitig einen Ätzeffekt als auch einen Ablagerungsunterdrückungseffekt zu realisieren, bevor die Ladungsspeicherschicht 17A abgeschieden d.h. aufgebracht wird. Bei der Oberflächenbehandlung 16 kann NF3-Plasma verwendet werden, und wenn das NF3-Plasma zur Oberseite der Öffnung 14 fließt und dann die Ladungsspeicherschicht 17A abgeschieden wird, kann die Stufenbedeckung der Sperrschicht 15 verbessert werden, während der obere Teil der Sperrschicht 15 geätzt wird.
  • Da außerdem die Oberseite der Ladungsspeicherschicht 17 aufgrund der Fluor-Adsorptionsschicht 16D in der Anfangsphase der Ablagerung nicht abgeschieden wird, kann die Stufenabdeckung sowohl der Sperrschicht als auch der Ladungsspeicherschicht verbessert werden.
  • Nach einigen Ausführungsformen wird eine Oberflächenbehandlung mit einer Ätzspezies und einem Ablagerungsinhibitor durchgeführt, wodurch eine Öffnung mit einem hohen Seitenverhältnis gefüllt wird.
  • Nach einigen Ausführungsformen wird bei der Bildung eines Oxid-Nitrid-Oxid (ONO)-Stapels eine Oberflächenbehandlung mit einer Ätzspezies und einem Ablagerungsinhibitor durchgeführt, wodurch die Stufenabdeckung des ONO-Stapels verbessert wird.
  • Während die vorliegenden Lehren in Bezug auf eine begrenzte Anzahl möglicher Ausführungsformen beschrieben wurden, sei darauf hingeweisen, dass die angegebenen Ausführungsformen der Beschreibung und nicht der Begrenzung der vorliegenden Lehren dienen. Ferner se darauf hingewiesen, dass die vorliegenden Lehren auf verschiedene Weise durch Ersetzung, Änderung und Modifikation durch Durchschnittsfachleute in dem technischen Gebiet erreicht werden können, ohne vom Umfang der vorliegenden Lehren abzuweichen, wie sie durch die folgenden Ansprüche definiert werden.

Claims (25)

  1. Verfahren zum Herstellen einer vertikalen Halbleitervorrichtung, umfassend: Bilden eines alternierenden Stapels von dielektrischen Schichten und Opferschichten über einer unteren Struktur; Bilden einer Öffnung durch Ätzen des alternierenden Stapels; Bilden einer nicht-konformen Sperrschicht auf dem alternierenden Stapel, in dem die Öffnung gebildet ist; Adsorbieren eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht, um die nicht-konforme Sperrschicht in eine konforme Sperrschicht umzuwandeln, auf der der Ablagerungsinhibitor adsorbiert wird; und Bilden einer Ladungsspeicherschicht auf der konformen Sperrschicht.
  2. Verfahren nach Anspruch 1, wobei Adsorbieren eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht ein Ausführen einer Plasmabehandlung umfasst.
  3. Verfahren nach Anspruch 1, wobei Adsorbieren eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht auf eine obere Ecke der Öffnung konzentriert wird.
  4. Verfahren nach Anspruch 1, wobei Adsorbieren eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht ein teilweises Ätzen der nicht-konformen Sperrschicht an einer oberen Ecke der Öffnung umfasst.
  5. Verfahren nach Anspruch 1, wobei Adsorbieren eines Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht durch eine Plasmabehandlung durchgeführt wird, die ein Plasma mit einer Ätzspezies umfasst.
  6. Verfahren nach Anspruch 1, wobei der Ablagerungsinhibitor ein Plasma umfasst, das Fluor enthält.
  7. Verfahren nach Anspruch 1, wobei der Ablagerungsinhibitor ein Plasma mit Stickstofftrifluorid NF3 umfasst.
  8. Verfahren nach Anspruch 1, wobei der Ablagerungsinhibitor Fluor F, Chlor Cl, Stickstoff N2 oder Fluorwasserstoff HF umfasst.
  9. Verfahren zum Herstellen einer vertikalen Halbleitervorrichtung, umfassend: Bilden eines alternierenden Stapels von dielektrischen Schichten und Opferschichten über einer unteren Struktur; Bilden einer Öffnung durch Ätzen des alternierenden Stapels; Bilden einer nicht-konformen Sperrschicht auf dem alternierenden Stapel, in dem die Öffnung gebildet wird; Adsorbieren eines ersten Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht, um die nicht-konforme Sperrschicht in eine konforme Sperrschicht umzuwandeln; Bilden einer Ladungsspeicherschicht auf der konformen Sperrschicht, auf der der erste Ablagerungsinhibitor adsorbiert wird; und Adsorbieren eines zweiten Ablagerungsinhibitors auf einer Oberfläche der Ladungsspeicherschicht.
  10. Verfahren nach Anspruch 9, wobei das Adsorbieren eines ersten Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht die Durchführung einer Plasmabehandlung umfasst.
  11. Verfahren nach Anspruch 9, wobei die Adsorption eines ersten Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht auf eine obere Ecke der Öffnung konzentriert wird.
  12. Verfahren nach Anspruch 9, wobei das Adsorbieren eines ersten Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht ein teilweises Ätzen der Sperrschicht an einer oberen Ecke der Öffnung umfasst.
  13. Verfahren nach Anspruch 9, wobei die Adsorption eines ersten Ablagerungsinhibitors auf einer Oberfläche der Sperrschicht durch eine Plasmabehandlung durchgeführt wird, die ein Plasma mit einer Ätzspezies umfasst.
  14. Verfahren nach Anspruch 9, wobei der erste Ablagerungsinhibitor ein Plasma mit Fluor enthält.
  15. Verfahren nach Anspruch 9, wobei der erste Ablagerungsinhibitor ein Plasma mit Stickstofftrifluorid NF3 umfasst.
  16. Verfahren nach Anspruch 9, wobei der erste Ablagerungsinhibitor Fluor F, Chlor Cl, Stickstoff N2 oder Fluorwasserstoff HF umfasst.
  17. Verfahren nach Anspruch 9, wobei die Sperrschicht aus Siliziumoxid oder Aluminiumoxid besteht.
  18. Verfahren nach Anspruch 9, wobei der erste Ablagerungsinhibitor und der zweite Ablagerungsinhibitor das gleiche Material eines Plasmas umfassen.
  19. Verfahren nach Anspruch 9, wobei der erste Ablagerungsinhibitor und der zweite Ablagerungsinhibitor Fluor F, Chlor Cl, Stickstoff N2 oder Fluorwasserstoff HF umfassen.
  20. Verfahren nach Anspruch 9, ferner umfassend: Bilden einer dielektrischen Tunnelschicht auf der Ladungsspeicherschicht, auf der der zweite Ablagerungsinhibitor adsorbiert wird; und Bilden einer Kanalschicht auf der dielektrischen Tunnelschicht bildet.
  21. Vertikale Halbleitervorrichtung, umfassend: eine untere Struktur; ein alternierender Stapel aus dielektrischen Schichten und Gate-Elektroden, der über der unteren Struktur gebildet wird; eine Öffnung, die den alternierenden Stapel durchdringt; eine auf einer Seitenwand der Öffnung gebildete Sperrschicht; eine Ladungsspeicherschicht, die auf einer Seitenwand der Sperrschicht ausgebildet ist; und eine Adsorptionsschicht, die an einer Grenzfläche zwischen der Sperrschicht und der Ladungsspeicherschicht gebildet ist.
  22. Vertikale Halbleitervorrichtung nach Anspruch 21, wobei die Adsorptionsschicht auf einer oberen Seitenwand der Öffnung angeordnet ist.
  23. Vertikale Halbleitervorrichtung nach Anspruch 21, wobei die Adsorptionsschicht fluorhaltiges Siliziumoxid oder fluorhaltiges Siliziumnitrid umfasst.
  24. Vertikale Halbleitervorrichtung nach Anspruch 21, wobei die Adsorptionsschicht einen Ablagerungsinhibitor umfasst.
  25. Vertikale Halbleitervorrichtung nach Anspruch 21, wobei der Ablagerungsinhibitor Fluor F, Chlor Cl, Stickstoff N2 oder Fluorwasserstoff HF umfasst.
DE102019219313.7A 2019-07-26 2019-12-11 Vertikale halbleitervorrichtung und verfahren zu deren herstellung Pending DE102019219313A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0091116 2019-07-26
KR1020190091116A KR20210012786A (ko) 2019-07-26 2019-07-26 수직형 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102019219313A1 true DE102019219313A1 (de) 2021-01-28

Family

ID=74098988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019219313.7A Pending DE102019219313A1 (de) 2019-07-26 2019-12-11 Vertikale halbleitervorrichtung und verfahren zu deren herstellung

Country Status (4)

Country Link
US (3) US11404432B2 (de)
KR (1) KR20210012786A (de)
CN (1) CN112310103A (de)
DE (1) DE102019219313A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365895B2 (ja) * 2019-12-25 2023-10-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11087843B1 (en) * 2020-02-10 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with FRAM and SRAM of IC and method for accessing memory
WO2023114737A1 (en) * 2021-12-13 2023-06-22 Lam Research Corporation Tungsten wordline fill in high aspect ratio 3d nand architecture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US7592254B2 (en) * 2005-11-01 2009-09-22 The Board Of Trustees Of The University Of Illinois Methods for coating and filling high aspect ratio recessed features
US7780865B2 (en) 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US8492878B2 (en) * 2010-07-21 2013-07-23 International Business Machines Corporation Metal-contamination-free through-substrate via structure
KR20120068392A (ko) 2010-12-17 2012-06-27 삼성전자주식회사 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법
US20140073128A1 (en) * 2012-07-04 2014-03-13 National Applied Research Laboratories Manufacturing method for metal line
CN105226066B (zh) * 2015-08-20 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
US9478495B1 (en) * 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US9853123B2 (en) * 2015-10-28 2017-12-26 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
JP6956592B2 (ja) * 2017-10-31 2021-11-02 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
US10847413B2 (en) * 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device
CN109524414B (zh) * 2018-11-22 2020-11-03 中国科学院微电子研究所 一种三维存储器及其制作方法
US20220069218A1 (en) * 2019-01-25 2022-03-03 Lam Research Corporation Resistive random access memory with preformed filaments

Also Published As

Publication number Publication date
US20240155839A1 (en) 2024-05-09
US20210028187A1 (en) 2021-01-28
US11903209B2 (en) 2024-02-13
US11404432B2 (en) 2022-08-02
CN112310103A (zh) 2021-02-02
US20220336491A1 (en) 2022-10-20
KR20210012786A (ko) 2021-02-03

Similar Documents

Publication Publication Date Title
DE102017110441B3 (de) Verfahren zur Herstellung eines Kontaktsteckers mit niedrigem Widerstand
DE102017123353B4 (de) Verfahren zur herstellung eines umwickelten kontaktstifts
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE102019219313A1 (de) Vertikale halbleitervorrichtung und verfahren zu deren herstellung
DE102018116791A1 (de) Dielektrikumspaltenfüllung
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE102018113799B4 (de) Gate-Strukturen für Transistorvorrichtungen und deren Bildung
DE102006012772A1 (de) Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE112013005442T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102019121152A1 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102020113839B4 (de) Integrierte Schaltungsvorrichtung und Verfahren zur Herstellung derselben
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102020125066A1 (de) Halbleitervorrichtungen mit einem Luftabstandshalter
DE102019119716B4 (de) Isolation von source/drain-regionen zweier multi-gate-transistoren in dichter anordnung
DE102020109267A1 (de) Integrierte Schaltungseinrichtung und Verfahren zu dessen Herstellung
DE102018124675A1 (de) Glühen von Film bei unterschiedlichen Temperaturen und dadurch ausgebildete Strukturen
DE102022101735A1 (de) Finnenbiegungsverringerung durch strukturdesign
DE102018126937B4 (de) Finnenschnitt-Isolationsbereiche und Verfahren zu ihrem Bilden
DE102020135028A1 (de) Asymmetrische epitaxiebereiche für absetzkontaktanschluss
DE102021114139B4 (de) Verfahren zum bilden von mehrschichtigen photoätzmasken mit organischen undanorganischen materialien

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115630

Ipc: H10B0043000000