DE10226381B4 - Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator - Google Patents

Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator Download PDF

Info

Publication number
DE10226381B4
DE10226381B4 DE10226381.7A DE10226381A DE10226381B4 DE 10226381 B4 DE10226381 B4 DE 10226381B4 DE 10226381 A DE10226381 A DE 10226381A DE 10226381 B4 DE10226381 B4 DE 10226381B4
Authority
DE
Germany
Prior art keywords
capacitor
film
electrode
bottom electrode
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10226381.7A
Other languages
English (en)
Other versions
DE10226381A1 (de
Inventor
Toshihiro Iizuka
Tomoe Yamamoto
Mami Toda
Shintaro Yamamichi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE10226381A1 publication Critical patent/DE10226381A1/de
Application granted granted Critical
Publication of DE10226381B4 publication Critical patent/DE10226381B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiter-Vorrichtung, welches die folgenden Schritte aufweist: – Ausbildung von Source- und Drain-Bereichen (24) sowie einer Gate-Elektrode (23) eines Transistors; – Ausbildung einer Metall-Silizid-Schicht (25) oberhalb der Source- und Drain-Bereiche (24); – Ausbildung eines metallischen Anschlusses (31) aus Wolfram, so dass er in Kontakt mit einem der Source- und Drain-Bereiche (24) des Transistors steht; – Ausbildung einer metallischen Bodenelektrode (34) eines Kondensators (37), welche in Kontakt mit dem metallischen Anschluss (31) steht; – Ausbildung eines dielektrischen Kondensatorfilms (35) auf der metallischen Bodenelektrode (34) durch Atom-Schichtenablagerung (ASA); – Ausbildung einer metallischen Deckenelektrode (36a) auf dem dielektrischen Kondensatorfilm (35), – wobei nach der Ausbildung des dielektrischen Kondensatorfilms (35) eine Wärmebehandlung bei einer Temperatur, die nicht niedriger als eine bei der Atom-Schichtenablagerung verwendeten Ablagerungstemperatur ist, durchgeführt wird, wobei eine bei Ausbildung des dielektrischen Kondensatorfilm auf der metallischen Bodenelektrode (34) entstehende amorphe Grenzschicht mit einer niedrigeren Dielektrizitätskonstante entfernt wird, und– wobei der dielektrische Kondensatorfilm (35) aus einem dielektrischen Material gebildet ist, welches aus der Gruppe, bestehend aus ZrO2, HfO2, (Zrx, Hf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1) und (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1), selektiert ist.

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiter-Vorrichtung mit einem Dünnfilm-Kondensator.
  • Hierzu wurde in einem herkömmlichen DRAM Ta2O5 mit einer hohen Dielektrizitätskonstante als ein dielektrischer Kondensatorfilm in einer Speicherzelle angesehen. In diesem Fall ist es gewöhnliche Handhabung, dass eine Bodenelektrode eines Kondensators aus einer Polysiliziumschicht hergestellt wird, die so ausgebildet sein kann, dass sie eine konkav-konvexe Oberfläche (beispielsweise eine sogenannte HSK(hemisphärisches Korn-)Struktur) aufweist, um die Kapazität pro Einheitenfläche zu erhöhen. Zur Bildung dieser Polysiliziumschicht ist ein Hochtemperatur-Prozess in der Größenordnung von 700 bis 900°C erforderlich.
  • Andererseits müssen in einem logischen Misch-DRAM, in dem ein Logikabschnitt und ein Speicherabschnitt auf dem gleichen Chip ausgebildet sind, Gate-Elektroden und Source-/Drain-Diffusionszonen in dem Logikabschnitt ein Kobalt(Co)-Silizid für die Beschleunigung der Transistoren vorsehen.
  • Die Kobalt-Silizid-Schicht kann einen geringen Widerstand bewirken, bei einem Anstieg der Temperatur tritt jedoch eine Aggregation in der Kobalt-Silizid-Schicht auf, so dass der Widerstandswert der Gate-Elektroden und der Diffusionsschichten ansteigt. Aus diesem Grund kann in einem Prozess nach der Ausbildung der Kobalt-Silizid-Schicht die Prozesstemperatur nicht erhöht werden. Beispielsweise liegt bei der Erzeugung der Gatelänge von 0,15 µm die Obergrenze bei ungefähr 600°C.
  • Dementsprechend ist zur Ausbildung der Polysiliziumschicht ein Hochtemperaturprozess erforderlich, wenn Ta2O5 eingesetzt wird, um einen dielektrischen Kondensatorfilm in dem Speicherabschnitt des logischen Misch-DRAMS auszubilden, und wenn eine Polysiliziumschicht dazu verwendet wird, eine untere Kondensator-Elektrode zu schaffen, mit dem Ergebnis, dass die Transistoren in dem Logikabschnitt aufgrund des Hochtemperaturprozesses negativ beeinträchtigt werden. Daher ist eine Verwendung des Polysiliziums für die untere Kondensatorelektrode bei der Ausbildung der Gatelänge von 0,15 µm und bei nachfolgenden Ausbildungen nicht möglich. Unter diesen Umständen ist es erforderlich, die Elektrode des Kondensators aus einem Metall oder einem Metallnitrid, beispielsweise TiN (Titannitrid), W (Wolfram) oder Ru (Ruthenium) auszubilden, da diese bei einer niedrigen Temperatur nicht höher als 500°C gebildet werden kann, bei der keine Aggregation in dem Kobalt-Silizid auftritt.
  • Als Nächstes wird nun ein herkömmliches Verfahren zur Ausbildung eines Dünnfilm-Kondensators erklärt, welches ein Metall oder ein Metallnitrid für die untere Kondensatorelektrode verwendet und zudem Ta2O5 für den dielektrischen Kondensatorfilm verwendet.
  • Eine Bodenelektrode aus TiN, W oder Ru wird durch ein CVD-Verfahren (chemical vapour deposition = Gasphasenabscheidung nach chemischem Verfahren) oder PVD-Verfahren (physical vapour deposition) gebildet, und anschließend wird ein dielektrischer Kondensatorfilm aus Ta2O5 durch ein thermisches CVD-Verfahren ausgebildet. Dananch erfolgt zur Reduzierung eines Leckstroms in dem Ta2O5-Kondensator ein Nach-Ausglühen mit einer RTO (rapiden thermischen Oxidation) oder eine UV-O3-Oxidation bei einer Temperatur, die nicht niedriger als 500°C ist. Darüber hinaus wird eine Deckenelektrode aus TiN oder eine andere Elektrode durch das CVD-Verfahren oder das PVD-Verfahren ausgebildet, und anschließend wird eine Bemusterung zur Schaffung einer gewünschten Form durchgeführt. Auf diese Weise wird der Dünnfilm-Kondensator mit einem MIM-Aufbau erzielt, der den aus Ta2O5 gebildeten dielektrischen Kondensatorfilm aufweist.
  • 13A ist eine graphisch dargestellte Abschnittsansicht eines Kondensators, der aus einem dielektrischen Kondensatorfilm aus Ta2O5 sowie Decken- und Bodenelektroden aus TiN gebildet ist. 13B ist ein Schaubild, das die Beziehung zwischen einer Elektrode-zu-Elektrode-Spannung-(Vp) und einem Leckstrom in dem in 13A gezeigten Aufbau darstellt. 13B zeigt den Leckstrom bei Temperaturen von 25°C, 85°C und 125°C. Aus dieser Figur ist ersichtlich, dass der Leckstrom erheblich ansteigt, wenn die Temperatur nicht unter 85°C liegt, wobei es sich bei 85°C um eine Vorrichtungs-Betriebsgarantie-Temperatur handelt.
  • Die DE 100 22 425 A1 offenbart ein Halbleiterbauelement, welches eine untere Elektrode eines Kondensators, eine dielektrische Schicht und eine obere Elektrode des Kondensators, die als zweite Elektrode verwendet wird, aufweist. Die dielektrische Schicht wird unter Verwendung eines atomaren Schichtdepositionsverfahrens gebildet und ist unter anderem aus einem Werkstoff gebildet, der aus der Gruppe bestehend aus ZrO2, HfO2 selektiert wird.
  • Die US 62 07 487 B1 offenbart ein Verfahren zum Ausbilden einer dielektrischen Schicht auf einer Bodenelektrode eines Kondensators, welche auf einem Halbleitersubstrat ausgebildet ist. Die dielektrische Schicht ist mit Hilfe eines Atom-Schichtenablagerungsprozesses ausgebildet. Die dielektrische Schicht ist aus einem Werkstoff gebildet, welcher aus der Gruppe bestehend ZrO2, HfO2 selektiert wird.
  • Die DE 198 38 741 A1 offenbart ein Verfahren zur Herstellung eines Kondensators, insbesondere eines Metall-Isolator-Metall (MIM) Kondensators, welcher für nichtflüchtige ferroelektrische Speicher (FeRAM) und dynamische Speicher mit wahlfreiem Zugriff (DRAM) mit hoher Integration verwendet wird. Bei diesem Verfahren wird die vorzugsweise aus Ti hergestellte Metallschicht verwendet, um den Source/Drain-Bereich in dem Verfahren des selbstausrichtenden Silicids (Salicid) zu kontaktieren, so dass um die Kontaktstelle automatisch eine SiNx-Schicht gebildet wird und dadurch der ohmsche Kontakt verbessert und der Widerstand verringert wird.
  • Die US 6 207 561 B1 offenbart ein Verfahren zur Herstellung eines MIM-Kondensators, bei welchem ein Halbleiterkörper durch die Bildung der unteren Metallelektrode verarbeitet wird. In typischen DRAM-Anwendungen steht die Metallelektrode in elektrischen Kontakt, über mindestens eine Diffusionsbarriere, mit dem Halbleiterkörper und erstreckt sich teilweise über das Dielektrikum, welches typischerweise Siliziumdioxid enthält.
  • Kurzzusammenfassung der Erfindung
  • Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem Dünnfilm-Kondensator zu schaffen und insbesondere ein Verfahren zu ihrer Herstellung anzugeben, welches die oben erwähnten Probleme beim Stand der Technik löst.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Kondensator, der eine hohe Kapazität und einen niedrigen Leck Strom realisieren kann, als einen Kondensator für eine DRAM-Zelle in einem Speicherabschnitt einer Halbleiter-Vorrichtung zu schaffen, bei welcher der Speicherabschnitt und ein Logikabschnitt auf dem gleichen Chip ausgebildet sind, ohne dass eine Verschlechterung der Transistoreigenschaften, die der Verschlechterung einer Silizidschicht zugeschrieben wird die in den Gate-Elektroden und auf den Source-/Drain-Diffusionsschichtenzonen in der Halbleiter-Vorrichtung ausgebildet sind, auftritt.
  • Die obigen und andere Aufgaben der vorliegenden Erfindung werden erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 erzielt. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung mit Bezug auf die anliegenden Zeichnungen.
  • Kurzbeschreibung der Zeichnungen
  • Es zeigen:
  • 1 eine graphische Ansicht zur Darstellung des Gefüges des unter anderem herzustellenden Dünnfilm-Kondensators;
  • 2 ein Ablaufdiagramm, das einen Prozess zur Ausbildung eines ZrO2-Dünnfilms unter Verwendung eines ASA-Geräts (ASA = Atomschichtenablagerung) darstellt;
  • 3 ein Schaubild, das die Beziehung zwischen einer Elektrode-zu-Elektrode-Spannung (Vp) eines Dünnfilm-Kondensators und einem Leckstrom zeigt;
  • 4 ein Schaubild, das die Beziehung zwischen teq (in SiO2 umgewandelte Filmstärke) und einer tatsächlichen Filmstärke zeigt;
  • 5 ein Schaubild, das die Beziehung zwischen teq (in SiO2 umgewandelte Filmstärke) und einer tatsächlichen Filmstärke zeigt;
  • 6 ein Schaubild, das die Beziehung zwischen einem Leck-Strom und teq (in SiO2 umgewandelte Filmstärke) zeigt;
  • Die 7 und 8 schematische Teilansichten zur Darstellung eines herkömmlichen Verfahrens zur Bildung eines geschichteten MIM-Kondensators;
  • Die 9A bis 9N schematische Teilansichten zur Darstellung eines Verfahrens gemäß einer Ausführungsform der Erfindung mit Bildung eines geschichteten MIM-Kondensators;
  • 10 ein Ablaufdiagramm, das einen Prozess zur Bildung eines Dünnfilms aus TiN unter Verwendung eines ASA-Geräts darstellt;
  • 11 eine schematische Teilansicht eines flachen Kondensators;
  • 12 eine schematische Teilansicht eines kastenförmigen Kondensators;
  • 13A eine schematische Teilansicht eines herkömmlichen Kondensators, der aus einem aus Ta2O5 gebildeten dielektrischen Kondensatorfilm sowie aus Decken- und Bodenelektroden aus TiN gebildet ist;
  • 13B ein Schaubild, das eine Beziehung zwischen einer Elektroden-zu-Elektroden-Spannung (Vp) und einem Leckstrom in dem in 14A gezeigten herkömmlichen Kondensator zeigt;
  • Ausführliche Beschreibung der Erfindung
  • Nun werden die Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • Mit Bezug auf 1 ist eine schematische Ansicht zur Darstellung des Aufbaus eines Dünnfilm-Kondensators gezeigt.
  • In der herzustellenden Halbleitervorrichtung ist ein Dünnfilm-Kondensator mit einem MIM-(Metall-Isolator-Metall)-Aufbau vorgesehen. Dieser Dünnfilm-Kondensator schließt eine Bodenelektrode 1, einen dielektrischen Kondensatorfilm 2 und eine Deckenelektrode 3 ein, die in der genannten Reihenfolge gestapelt sind. Jede Deckenelektrode 3 und jede Bodenelektrode 1 ist aus mindestens einem Werkstoff gebildet, der aus der Gruppe bestehend aus einem Metall oder einem Metallnitrid, dargestellt durch TiN, Ti, W, WN, Pt, Ir, Ru, selektiert wird. Der dielektrische Kondensatorfilm 2 ist mindestens aus einem aus der Gruppe bestehend aus ZrO2, HfO2, (ZrxHf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1), (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) selektierten Werkstoff gebildet, und wird erfindungsgemäß mit Hilfe einer Atom-Schichtenablagerung (abgekürzt ”ASA”) ausgebildet.
  • Hierbei ist (ZrxHf1-x)O2 (0 < x < 1) ein Oxid einer festen Lösung aus Zr und Hf. (Zry, Ti1-y)O2 (0 < y < 1) ist ein Oxid aus einer festen Lösung aus Zr und Ti. Bei (Hfz, Ti1-z)O2 (0 < z < 1) handelt es sich um ein Oxid aus einer festen Lösung aus Hf und Ti. (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) ist ein Oxid einer festen Lösung aus Zr, Ti und Hf.
  • Hier wird nun ein Verfahren zur Ausbildung des Dünnfilm-Kondensators in dem Fall beschrieben, dass dieser aus ZrO2 gebildet ist. Zunächst wird ein Bodenelektroden-Dünnfilm mit einer Filmstärke von 5 bis 50 nm aus mindestens einem aus der Gruppe bestehend aus TiN, Ti, W, WN, Pt, Ir, Ru selektierten Werkstoff mit Hilfe eines PVD-Prozesses, eines CVD-Prozesses oder eines ASA-Prozesses gebildet und wird anschließend durch Bemusterung in die gewünschte Form gebracht, so dass eine Bodenelektrode 1 ausgebildet wird.
  • Anschließend wird ein dielektrischer Kondensatorfilm mit Hilfe des ASA-Prozesses aus ZrO2 gebildet. 2 zeigt ein Ablaufdiagramm, das einen Prozess zur Ausbildung eines Dünnfilms aus ZrO2 unter Verwendung eines ASA-Geräts darstellt.
  • Der Dünnfilm aus ZrO2 wird aufgebracht, indem ZrCl4 als Ausgangswerkstoff für Zr und H2O als Sauerstoffwerkstoff bei einer Aufbringungstemperatur von 200 bis 400°C verwendet wird.
  • Zunächst wird ZrCl4 als Ausgangswerkstoff in eine Kammer des ASA-Geräts eingebracht, so dass lediglich eine Ein-Atom-Schicht auf einer Oberfläche des Bodenelektrodenn-Dünnfilms aufgebracht wird, indem eine Reaktion ausgelöst wird. Als Nächstes wird die Zufuhr von ZrCl4 unterbrochen, und ein Edelgas in Form von Ar oder N2 wird in die Kammer als Reinigungsgas eingeführt, so dass überschüssiges, noch nicht reagiertes ZrCl4 beseitigt wird.
  • Anschließend wird H2O zugeführt, um eine Cl-Gruppe zu ersetzen, wodurch durch eine OH Gruppe des H2O die Ablagerung von Zr auf der Oberfläche des Bodenelektroden-Dünnfilms gestoppt wird. Bei diesem Prozess wird HCl als ein Nebenprodukt der Reaktion erzeugt. Anschließend wird die Zufuhr von H2O unterbrochen, und das Edelgas in Form von Ar oder N2 wird in die Kammer als Reinigungsgas eingeführt, so dass das noch nicht reagierte H2O sowie das Nebenprodukt HCl der Reaktion entfernt werden.
  • Dann wird ZrC14 erneut zugeführt, so das lediglich eine weitere Ein-Atom-Schicht aufgebracht wird. Die Zufuhr von ZrCl4 wird unterbrochen und das Reinigungsgas wird erzeugt, so dass noch nicht reagiertes ZrCl4 und das Nebenprodukt der Reaktion, HCl, entfernt werden.
  • Auf diese Weise wird ein Kreislauf der ZrCl4-Zufuhr, der Reinigung, der H2O-Zufuhr und der Reinigung nacheinander in der genannten Reihenfolge erforderliche Male wiederholt, bis der dielektrische Kondensatorfilm 2 aus ZrO2 mit der Filmstärke von 5 bis 15 nm erhalten wird.
  • Nach der Bildung des ZrO2-Dünnfilms wird ein Deckenelektroden-Dünnfilm mit einer Filmstärke von 5 bis 50 nm aus mindestens einem aus der Gruppe bestehend aus TiN, Ti, W, WN, Pt, Ir, Ru selektierten Werkstoff mit Hilfe eines PVD-Prozesses, eines CVD-Prozesses oder eines ASA-Prozesses gebildet, und anschließend durch Bemusterung in die gewünschte Form gebracht, so dass eine Deckenelektrode 3 ausgebildet wird. Auf diese Weise wird der Dünnfilm-Kondensator erhalten.
  • Der wie oben erwähnt gebildete Dünnfilm-Kondensator weist einen geringen Leckstrom und eine hohe Kapazität auf, da der dielektrische Kondensatorfilm aus ZrO2 gebildet ist, das eine hohe elektrische Isoliereigenschaft und eine hohe Dielektrizitätskonstante aufweist, und da ein Leckstrom-Anstieg auch dann gering ist, wenn die Filmstärke des ZrO2 verringert wird.
  • Darüber hinaus ist es möglich, eine Filmausbildung bei einer niedrigen Temperatur durchzuführen und das in einer Oxidationsatmosphäre ausgeführte Nach-Ausglühen wegzulassen, wenn der Dünnfilm aus ZrO2 durch den ASA-Prozess gebildet wird. Aus diesem Grund ist es möglich, den Abfall der Kapazität, den Anstieg des Leckstroms und den Abfall der Produktionsleistung aufgrund der Oxidation der Bodenelektrode zu vermeiden.
  • Mit Bezug auf 3 ist ein Schaubild gezeigt, das eine Beziehung zwischen einer Elektroden-zu-Elektroden-Spannung (Vp) eines Dünnfilm-Kondensators und eines Leckstroms in dem Fall darstellt, dass der dielektrische Kondensatorfilm aus ZrO2 gebildet ist und die Decken- und Bodenelektroden aus TiN gebildet sind. Aus dem Vergleich von 3 mit 13B geht hervor, dass der Leckstrom sichtbar im Vergleich zu dem Dünnfilm-Kondensator, dessen dielektrischer Kondensatorfilm aus Ta2O5 gebildet wird, klein wird, wie es in 13A dargestellt ist.
  • Bei der oben erwähnten Ausführungsform wird der dielektrische Kondensatorfilm aus ZrO2 gebildet, das durch den ASA-Prozess aufgebracht wird. Andererseits kann ein ähnlicher Vorteil bei dem Fall erzielt werden, dass der dielektrische Kondensatorfilm aus mindestens einem aus der Gruppe bestehend aus HfO2, (Zrx, Hf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1), (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) selektierten Werkstoff gebildet ist.
  • In dem Fall, dass der dielektrische Kondensatorfilm aus HfO2 gebildet ist, wird HfCl4 als Ausgangswerkstoff für Hf verwendet, und H2O wird als Sauerstoffwerkstoff verwendet.
  • In dem Fall, dass der dielektrische Kondensatorfilm aus (Zrx, Hf1-x)O2 gebildet ist, wird ZrCl4 als Ausgangswerkstoff für Zr verwendet, HfC14 wird als Ausgangswerkstoff für Hf verwendet, und H2O wird als Sauerstoffwerkstoff verwendet.
  • In dem Fall, dass der dielektrische Kondensatorfilm aus (Zry, Ti1-y)O2 gebildet ist, wird ZrCl4 als Ausgangswerkstoff für Zr verwendet, TiCl4 wird als Ausgangswerkstoff für Ti verwendet, und H2O wird als Sauerstoffwerkstoff verwendet.
  • In dem Fall, dass der dielektrische Kondensatorfilm aus (Hfz, Ti1-z)O2 gebildet ist, wird HfCl4 als Ausgangswerkstoff für Hf verwendet, TiCl4 wird als Ausgangswerkstoff für Ti verwendet, und H2O wird als Sauerstoffwerkstoff eingesetzt.
  • In dem Fall, dass der dielektrische Kondensatorfilm aus (Zrk, Til, Hfm)O2 gebildet ist, wird ZrCl4 als Ausgangswerkstoff für Zr verwendet, TiCl4 wird als Ausgangswerkstoff für Ti verwendet, und H2O wird als Sauerstoffwerkstoff eingesetzt.
  • Weiterhin wird entsprechend den erfindungsgemäßen Ausführungsformen bei der Halbleitervorrichtung mit dem Dünnfilm-Kondensator mit einem MIM-Aufbau, der einen dielektrischen Kondensatorfilm aus mindestens einem aus der Gruppe bestehend aus ZrO2, HfO2, (Zrx, Hf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1), (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) selektierten Werkstoff aufweist, welcher mit Hilfe des ASA-Prozesse aufgebracht wurde, ein Ausglühen nach der Bildung des dielektrischen Kondensatorfilms durchgeführt.
  • Der Dünnfilm-Kondensator mit dem MIM-Aufbau, dessen dielektrischer Kondensatorfilm aus mindestens einem aus der Gruppe bestehend aus ZrO2, HfO2, (Zrx, Hf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1), (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) selektierten Werkstoff gebildet ist, weist ohne das gannnte Ausglühen im Vergleich zu dem Dünnfilm-Kondensator mit einem aus Ta2O5 gebildeten dielektrischen Kondensatorfilm einen kleinen Leckstrom und eine hohe Kapazität auf, und kann daher zufriedenstellend als ein Speicherkondensator in einer DRAM-Zelle eingesetzt werden. Andererseits ist der Anstieg der Kapazität gering (d. h. die Abnahme von teq ist gering), wenn die Filmstärke des dielektrischen Kondensatorfilms reduziert wird, und andererseits steigt der Leckstrom an.
  • Mit Bezug auf 4 ist ein Schaubild dargestellt, das eine Beziehung zwischen teq (in SiO2 umgewandelte Filmstärke) und einer tatsächlichen Filmstärke darstellt, wenn der dielektrische Kondensatorfilm aus ZrO2 gebildet ist sowie die Decken- und Bodenelektroden aus TiN gebildet sind. Ein durch das Hinzufügen einer Schicht mit einer niedrigen Dielektrizätskonstante verursachter Kapazitätsabfall ist aus 4 ersichtlich.
  • Man glaubt, dass der Grund hierfür folgender ist: genau nach der Aufbringung des Dünnfilms aus ZrO2 ist eine ZrO2-Grenzschicht mit einer schlechten Kristallinität vorhanden, welche als eine Schicht mit einer niedrigen Dielektrizitätskonstante wirkt. Aus diesem Grund ist sogar dann, wenn die Filmstärke verringert wird, die Erzeugung einer Schicht mit einer niedrigen Dielektrizätskonstante hoch, mit dem Ergebnis, dass die Kapazität des Kondensators als Ganzes nicht entsprechend erhöht werden kann. Auf der anderen Seite nimmt der Leckstrom mit der Abnahme der Filmstärke zu.
  • In dieser Ausführungsform erfolgt andererseits in dem Dünnfilm-Kondensator mit dem MIM-Aufbau, dessen dielekrischer Kondensatorfilm den durch den ASA-Prozess gebildeten Dünnfilm aus ZrO2 aufweist, das Ausglühen bei einer Temperatur von 300 bis 700°C nach der Aufbringung des Dünnfilms aus ZrO2. Folglich werden eine weitere hohe Kapazität und ein kleiner Leckstrom in dem Dünnfilm-Kondensator realisiert.
  • Wie bereits oben erwähnt kann der Dünnfilm-Kondensator, der den mit Hilfe des ASA-Prozesses auf eine Metallelektrode aufgebrachten Dünnfilm aus ZrO2 aufweist, als Speicherkondensator in der DRAM-Zelle verwendet werden. Andererseits wird zur Erfüllung der Forderung nach einer weiteren Mikrominiaturisierung und einer weiteren Hochintegration bevorzugt, eine weitere hohe Kapazität und einen kleinen Leckstrom zu erzielen.
  • Die Erfinder der vorliegenden Erfindung fanden heraus, dass im Falle einer Aufbringung eines Dünnfilms aus ZrO2 lediglich auf eine Metallelektrode durch den ASA-Prozess eine amorphe ZrO2-Zonenschicht an dem Übergang zwischen der Bodenelektrode und der ZrO2-Schicht auftritt, und es nicht möglich ist, eine Eigenschaft zu erzielen, die für Dünnfilm-Kondensator mit dem MIM-Aufbau, der den dielektrischen Kondensatorfilm aus ZrO2 aufweist, wesentlich ist. Genauer gesagt fällt die erhaltene Kapazität ab, da die amorphe Schicht als eine Schicht mit einer niedrigen Dielektrizitätskonstanten in dem MIM-Aufbau des Dünnfilm-Kondensators wirkt.
  • Darüber hinaus fanden die Erfinder der vorliegenden Erfindung heraus und bestätigten, dass die amorphe ZrO2-Schicht durch die Ausführung des Ausglühens nach der Aufbringung der ZrO2-Schicht kristallisiert wird. Durch diese Kristallisierung wird die ZrO2-Schicht homogenisiert, so dass die oben erwähnte Grenzschicht mit einer niedrigen Dielektrizitätskonstanten entfernt wird. Folglich wurde bestätigt, dass eine weitere hohe Kapazität und ein kleiner Leckstrom im Vergleich zu dem Fall erhalten werden, bei dem kein Ausglühen durchgeführt wurde.
  • Beispielsweise wird der dielektrische Kondensatorfilm aus ZrO2 auf der Bodenelektrode aus TiN mit Hilfe des ASA-Prozesses bei einer Temperatur von 200 bis 400°C aufgebracht, und anschliessend wird z. B. die Deckenelektrode aus TiN gebildet und dann durch Bemusterung in eine gewünschte Form gebracht, so dass der Dünnfilm-Kondensator mit MIM-Aufbau erhalten wird. Danach erfolgt ein Ausglühen des so erhaltenen Dünnfilm-Kondensators mit MIM-Aufbau bei einer Temperatur, die nicht niedriger als eine ZrO2-Schichtenablagerungstemperatur ist und die im Bereich von 300 bis 700°C liegt.
  • Übrigens wird die oben erwähnte amorphe Schicht gebildet, wenn der dielektrische Kondensatorfilm aufgebracht wird, und das Ausglühen kann zu jedem Zeitpunkt nach der Aufbringung des dielektrischen Kondensatorfilms erfolgen. Beispielsweise kann ein ähnlicher Vorteil auch dann erzielt werden, wenn das Ausglühen unmittelbar nach der Aufbringung des dielektrischen Kondensatorfilms durchgeführt wird, oder sogar dann, wenn das Ausglühen nach der Bildung der Deckenelektrode durchgeführt wird.
  • Darüber hinaus ist es nicht wichtig, in welcher Atmosphäre das Ausglühen erfolgt, jedoch wird bevorzugt, eine Nicht-Oxidationsatmosphäre zu verwenden, da diese keine Verschlechterung der Eigenschaften verursacht, die der Oxidation des Werkstoffs der Bodenelektrode, genauer gesagt N2, Ar, He, oder eines Bildungsgases (H2 + N2) zugeschrieben werden.
  • Mit Bezug auf 5 ist ein Schaubild gezeigt, das eine Beziehung zwischen teq (in SiO2 umgewandelte Filmstärke) und der tatsächlichen Filmstärke in dem Fall darstellt, dass der dielektrische Kondensatorfilm aus ZrO2 gebildet sowie die Decken- und Bodenelektroden aus TiN gebildet sind. Aus 5 ist ersichtlich, dass im Falle einer Ausführung des Ausglühens die Schaffung einer Schicht mit einer niedrigen Dielektrizitätskonstanten Null ist. In 5 zeigt ein schwarzer durchgezogener Kreis den Dünnfilm-Kondensator an, der ohne Ausglühen gebildet wurde, wobei der Dünnfilm-Kondensator identisch mit dem in 4 gezeigten Kondensator ist. Ein weißer Kreis zeigt den Dünnfilm-Kondensator an, der durch Durchführung des Ausglühens unter einer Mischgasatmosphäre aus Wasserstoff und Stickstoff gebildet wurde, und ein Dreieck stellt den Dünnfilm-Kondensator dar, der durch Durchführung des Ausglühens in einer Atmosphäre aus lediglich Stickstoff ausgebildet wurde.
  • Mit Bezug auf 6 ist ein Schaubild gezeigt, das eine Beziehung zwischen einem Leckstrom und teq (in SiO2 umgewandelte Filmstärke) in dem Fall darstellt, dass der dielektrische Kondensatorfilm aus ZrO2 gebildet ist und die Decken- und Bodenelektroden aus TiN gebildet sind. In 6 zeigt ein weißer Kreis den Dünnfilm-Kondensator, der ohne Ausglühen gebildet worden ist. Ein Rechteck zeigt den Dünnfilm-Kondensator, der durch Durchführung des Ausglühens unter einem Mischgas aus Wasserstoff und Stickstoff gebildet wird, und ein Dreieck zeigt den Dünnfilm-Kondensator, der durch Durchführen des Ausglühens lediglich unter Stickstoff gebildet wird. Aus 6 ist ersichtlich, dass der Fall der Durchführung des Ausglühens bei einem Mischgas aus Wasserstoff und Stickstoff und der Fall der Durchführung des Ausglühens bei lediglich Stickstoff im Wesentlichen den gleichen Leckstromwert zeigen. Daher ist es offensichtlich, dass nur die Wärmebehandlung wirksam ist, und die Atmosphäre, unter der das Ausglühen erfolgt, keine Rolle spielt.
  • Wie oben ersichtlich wurde, ist in dem gemäß einer Ausführungsform hergestellten Dünnfilm-Kondensator die Schicht mit der niedrigen Dielektrizitätskonstante (die ZrO2-Grenzschicht weist eine geringe Kristallinität auf), welche nur unmittelbar nach der Aufbringung des Dünnfilms aus ZrO2 existiert, hinsichtlich Kristallinität durch das Ausglühen verbessert, so dass sie nicht länger als die Schicht mit der niedrigen Dielektrizitätskonstanten wirkt. Folglich wird die Kapazität verbessert (d. h. teq wird erhöht). Darüber hinaus wird der Leckstrom verringert, da die Kristallinität im gesamten ZrO2-Film verbessert wird.
  • In der oben Ausführungsform wird der dielektrische Kondensatorfilm aus ZrO2 gebildet. Es kann jedoch ein ähnlicher Vorteil in dem Fall erzielt werden, dass der dielektrische Kondensatorfilm aus mindestens einem aus der Gruppe bestehend aus HfO2, (ZrxHf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1), und (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) selektierten Werkstoff gebildet ist.
  • Da der Dünnfilm-Kondensator in einer Halbleitervorrichtung gebildet wird, die einen Transistor aufweist, in dem Metall-Silizid (vorzugsweise ein Feuerfest-Metall-Silizid) in den Source-/Drain-Diffusionschichtenzonen vorgesehen ist und ggf. auch in einer Gate-Elektrode, ist es vorgesehen, dass die Ausglüh-Voraussetzung eine Temperatur ist, die nicht niedriger als die ZrO2-Ablagerungstemperatur in dem ASA-Prozess ist, jedoch sollte sie sinnvollerweise aber auch nicht höher als eine Temperatur sein, bei der keine Aggregation des Feuerfest-Metall-Silizids in der Gate-Elektrode und den Source-/Drain-Diffusionsschichtenzonen erfolgt. Die Aggregation des Silizids ist in einer Zone mit einer kleinen Fläche erheblich, genauer gesagt eher in der Gate-Elektrode als den Source-/Drain-Diffusionsschichtenzonen. Beispielsweise beträgt in der Vorrichtung bei der Erzeugung der Gatelänge von 0,15 µm die Aggregationstemperatur ungefähr 600°C. In diesem Fall ist die Ausglühtemperatur nicht niedriger als die Temperatur zur Aufbringung des ZrO2 in dem ASA-Prozess, andererseits aber auch nicht höher als 600°C.
  • Nun wird eine weitere Ausgestaltung der vorliegenden Erfindung beschrieben.
  • Gemäß dieser Ausführungsform wird für den gestapelten MIM(Metall-Isolator-Metall)-Kondensator in einem DRAM oder einem logischen Misch-DRAM mit einem Lokigabschnitt und einem auf dem selben Chip ausgebildeten Speicherabschnitt eine Bodenelektrode, ein dielektrischer Kondensatorfilm und eine Deckenelektrode nacheinander in dem ASA-Prozess ausgebildet, indem ein ASA-Gerät verwendet wird.
  • Als erstes wird ein herkömmliches Verfahren zur Ausbildung des geschichteten MIM-Kondensators in einem DRAM oder einem logischen Misch-DRAM beschrieben. Wie es in 7 gezeigt ist, wird ein Transistor gebildet, und nach der Ausbildung eines Kondensatorkontakts 11 wird ein Zwischenschicht-Isolierfilm 12 aufgebracht. Anschließend wird eine Öffnung in dem Zwischenschicht-Isolierfilm 12 mit Hilfe von Lithographie gebildet, und eine Bodenelektrode (Metall) 13 wird aufgebracht. Danach wird eine Schutzschicht 14 zum Schutz der Öffnung in die Öffnung gefüllt, und nur ein Oberabschnitt des Zwischenschicht-Isolierfilms wird mit Hilfe eines Ätzprozesses oder eines CMP-(chemischer mechanischer Polier-)Vorgang entfernt, so dass Kondensatoren voneinander getrennt werden. Anschließend werden, wie in 8 dargestellt, ein dielektrischer Kondensatorfilm 15 und eine Deckenelektrode 16 aufgebracht, und es erfolgt eine Bemusterung zur Ausbildung eines herkömmlichen Elektrodenleiters (Kondensatorplatte).
  • Bei diesem herkömmlichen Verfahren zur Bildung des gestapelten MIM-Kondensators ist es, wenn die Bodenelektrode selektiv entfernt wird, notwendig, die Schutzschicht 14 in die Öffnung einzubringen, so dass verhindert wird, dass ein Abschnitt, der zu der Bodenelektrode des Kondensators wird, weggeätzt wird. Zum Zwecke des Enfernens des Schutzlacks ist es möglich, die Schutzschicht in einem MIS-(Metall-Isolator-Silizium)-Kondensator, dessen Bodenelektrode aus Polysilizium gebildet ist, durch Verwendung einer Säure zu enfernen. Andererseits ist es in dem MIM-Kondensator, dessen Bodenelektrode aus einem Metall, wie z. B. TiN gebildet ist, unmöglich, die Schutzschicht durch Verwendung einer Säure (SPM (Schwefelsäure-Peroxid-Mischung) zu entfernen. Aus diesem Grund wird die Schutzschicht durch eine Plasma-Beseitigungsbearbeitung und eine organische Beseitigungsbearbeitung entfernt. Bei diesem Beseitigungsverfahren ist jedoch schwierig, alle während des Ätzens erzeugten Ablagerungen vollständig zu enfernen sowie die verbleibende Schutzschicht zu beseitigen.
  • Darüber hinaus ist es in dem herkömmlichen Verfahren zur Ausbildung des gestapelten MIM-Kondensators schwierig, einen Plasmaschaden an der Oberfläche des Bodenelektrode zu vermeiden, wenn die Bodenelektrode selektiv entfernt wird und wenn die Schutzschicht entfernt wird. Des Weiteren ist es zudem schwierig, einen Übergang von der Bodenelektrode zu dem dielektrischen Kondensatorfilm in einem guten Zustand zu halten, da sich Verunreinigungen wie z. B. Kohlenstoff in der Luft eines sauberen Raums auf der Oberfläche der Bodenelektrode ablagern, mit dem Ergebnis, dass sich die Eigenschaften des dielektrischen Kondensatorfilms verschlechtern.
  • In der weiteren Ausführungsform der vorliegenden Erfindung werden andererseits in einem Dünnfilm-Kondensator mit einem MIMAufbau, in dem jede Deckenelektrode und Bodenelektrode aus mindestens einem aus der Gruppe bestehend aus einem Metall und einem Metallnitrid, die durch TiN, Ti, W, WN, Pt, Ir, Ru dargestellt sind, selektierten Werkstoff gebildet sind, und ein dielektrischer Kondensatorfilm aus mindestens einem aus der Gruppe bestehend aus ZrO2, HfO2, (Zrx, Hf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1), (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1) selektierten Werkstoff gebildet ist, die Bodenelektrode, der dielektrische Kondensatorfilm und die Deckenelektrode nacheinander in der gleichen Maschinenvorrichtung während des ASA-Prozesses gebildet, indem ein ASA-Gerät verwendet wird. Mit dieser Anordnung kann der Übergang zwischen der Bodenelektrode und dem dielektrischen Kondensatorfilm in einem guten Zustand gehalten werden.
  • Nun wird ein Verfahren gemäß der weiteren Ausführungsform der vorliegenden Erfindung zur Ausbildung des gestapelten MIM-Kondensators in dem DRAM oder dem logischen Misch-DRAM mit Bezug auf die schematischen Teilansichten der 9A bis 9N beschrieben. Hier wird ein Kondensator vom Typ eines Zylinders beschrieben, wobei es sich hier um eine Art des gestapelten Kondensators handelt, und der einen dielektrischen Kondensatorfilm aus ZrO2 und Decken- und Bodenelektroden aus TiN einschließt.
  • Zunächst wird wie in 9A gezeigt, ein Vorrichtungs-Isolierbereich 22 auf einer Hauptfläche des Halbleitersubstrats (Siliziumsubstrat) 21 gebildet, um einen Vorrichtungs-Bildungsbereich zu definieren. In dem Vorrichtungs-Bildungsbereich wird eine Gate-Elektrode 23 auf einem nicht gezeigten Gate-Isolierfilm ausgebildet, und eine Source-/Drain-Diffusionszone 24 wird in einem Oberflächenbereich des Substrats auf beiden Seiten der Gate-Elektrode ausgebildet. Diese Gate-Elektrode 23 bildet eine Wortzeile in dem DRAM. Dann wird eine Seitenwand 25 auf beiden Seiten der Gate-Elektrode 23 gebildet, und Co (Kobalt) oder Ni (Nickel) wird auf die Gate-Elektroden 23 und die Source-/Drain-Diffusionszonen 24 zur Bildung einen Kobalt-Silizids oder eines Nickel-Silizids aufgebracht. Auf diese Weise werden MOS-Transistoren gebildet.
  • Anschließend wird, wie in 9B gezeigt, ein Zwischenschicht-Isolierfilm 26 zur Abdeckung des Transistors gebildet, und eine Oberfläche des Zwischenschicht-Isolierfilms 26 wird geebnet.
  • Wie es in 9C gezeigt ist, wird ein Loch für einen Zellenkontakt (Kondensatorkontakt) 27 und ein Loch für einen Zellenkontakt (Bitkontakt) 28 in dem Zwischenschicht-Isolierfilm 26 gebildet, um die Source-/Drain-Diffusionszonen 24 durch Lithographie zu erreichen, und W (Wolfram) wird in die so gebildeten Löcher eingebracht, um einen Wolfram(W)-Anschluss zu schaffen.
  • Wie es in 9D gezeigt ist, wird eine Bitzeilen-Leiterschicht auf dem Zwischenschicht-Isolierfilm 26 und den Zellenkontakten 27 und 28 gebildet, und so bemustert, dass sie eine Bitzeile 29 bildet, die mit dem W-Anschluss des Zellenkontakts 28 elektrisch verbunden ist.
  • Wie in 9E gezeigt wird ein Zwischenschicht-Isolierfilm 30 zur Abdeckung der Bitzeile 29 aufgebracht, und anschließend wird eine Oberfläche des Zwischenschicht-Isolierfilms 30 geebnet.
  • Wie in 9F gezeigt wird ein Loch für einen Kondensatorkontakt 31 in dem Zwischenschicht-Isolierfilm 30 gebildet, um den Zellenkontakt 27 durch Lithographie zu erreichen, und W (Wolfram) wird in das so gebildete Loch zur Ausbildung eines W-Anschlusses eingebracht.
  • Wie es in 9G dargestellt ist, wird ein Zwischenschicht-Isolatorfilm 32 zur Abdeckung des Zwischenschicht-Isolierfilms 30 und des Kondensatorkontakts 31 ausgebildet.
  • Wie in 9H gezeigt, wird ein Zylinder 33 in dem Zwischenschicht-Isolierfilm 32 ausgebildet, um den Kondensatorkontakt 31 mit Hilfe eines Lithographie-Prozesses zu erreichen.
  • Wie in 9I gezeigt, werden durch Verwendung des ASA-Geräts kontinuierlich ein Bodenelektrodenmetall 34 aus TiN, ein dielektrischer Kondensatorfilm 35 aus ZrO2 und ein Deckenelektrodenmetall 36a aus TiN in der genannten Reihenfolge von der gleichen Vorrichtung ausgebildet, ohne dass sie Luft ausgesetzt werden.
  • Hier ist mit Bezug auf 10 ein Ablaufdiagramm gezeigt, das einen Prozess zur Ausbildung eines TiN-Films darstellt, der das Bodenelektrodenmetall 34 sowie das Deckenelektrodenmetall 36a durch Verwendung des ASA-Geräts bildet.
  • Zur Ausbildung des TiN-Films werden TiCl4 und NH3 als ein Ausgangswerkstoff-Gas verwendet. Die Temperatur für die Aufbringung des Films liegt in der Größenordnung von 300 bis 500°C.
  • Zunächst wird TiCl4 in eine Kammer des ASA-Geräts eingeleitet. Auf diese Weise wird lediglich eine Ein-Atom-Schicht aufgebracht, indem eine Reaktion auf einer Oberfläche des Zwischenschicht-Isolierfilms 32 einschließlich der Oberfläche des in dem Zwischenschicht-Isolierfilm 32 ausgebildeten Zylinders erfolgt. Als Nächstes wird die Zufuhr des TiCl4 unterbrochen, und ein Reinigungsgas wird in die Kammer eingebracht, so dass überschüssiges, noch nicht reagiertes TiCl4 beseitigt wird.
  • Anschließend wird NH3 eingeführt, um eine Cl-Gruppe, welche die Ablagerung des Ti auf der Oberfläche des Zwischenschicht-Isolierfilms beendet, durch eine NH2-Gruppe zu ersetzen. In diesem Prozess wird HCl als Nebenprodukt der Reaktion erzeugt. Dann wird die Zufuhr des NH3 gestoppt, und Edelgas in Form von Ar oder N2 wird in die Kammer als das Reinigungsgas eingebracht, so dass noch nicht reagierte NH3 und das Nebenprodukt HCl der Reaktion entfernt werden.
  • Dann wird TiCl4 erneut zugeführt, so dass nur eine weitere Ein-Atom-Schicht abgelagert wird. Die Zufuhr des TiCl4 wird unterbrochen, und das Reinigungsgas wird eingebracht, so dass noch nicht reagiertes TiCl4 und das Nebenprodukt HCl der Reaktion entfernt werden. Die Zufuhr des Reinigungsgases wird gestoppt, und es wird NH3 eingeleitet.
  • Auf diese Weise wird ein Kreislauf der TiCl4-Zufuhr, der Reinigung, der NH3-Zufuhr, und der Reinigung nacheinander in der genannten Reihenfolge erforderliche Male wiederholt, bis der Bodenelektrodenfilm 34 aus TiN mit der Filmstärke 5 bis 50 nm erhalten wird.
  • Anschließend wird ähnlich der Vorgehensweise bei der Ausbildung des Dünnfilms aus ZrO2 gemäß 2 der dielektrische Kondensatorfilm 35 aus ZrO2 mit der Filmstärke von 5 bis 15 nm auf dem Bodenelektroden-Metallfilm 34 durch abwechselndes Zuführen von ZrCl4 und H2O ausgebildet.
  • Weiter wird der Deckenelektroden-Metallfilm 36a aus TiN mit der Filmstärke von 5 bis 50 nm auf dem dielektrischen Kondensatorfilm 35 durch abwechselndes Zuführen von TiCl4 und NH3 ausgebildet, ähnlich der Vorgehensweise bei der Ausbildung des Bodenelektroden-Metallfilms 34, wie es in 10 gezeigt ist.
  • In dem in 9I gezeigten Beispiel wird ein aus W (Wolfram) gebildetes Deckenelektroden-Metall 36b so auf den Deckenelektroden-Metallfilm 36a aufgebracht, dass die Deckenelektrode aus einer doppelten Schicht bestehend aus einer TiN-Schicht und einer W-Schicht gebildet wird. In diesem Fall muss die W-Schicht nicht unbedingt mit Hilfe des ASA-Prozesses ausgebildet werden, sondern kann auch gebildet werden, indem ein herkömmlicher CVD-Prozess oder ein Bedampfen eingesetzt wird. Der ASA-Prozess ist zeitaufwendig, da es erforderlich ist, die unterschiedlichen Gase abwechselnd zuzuführen. Der Einsatz des CVD-Prozesses oder des Bedampfens ist für eine Massenherstellung der Vorrichtung effektiv.
  • Dies kann auch auf die Bodenelektrode 34 angewandt werden. Genauer gesagt ist es nicht erforderlich, die gesamte Bodenelektrode 34 durch Einsatz des ASA-Prozesses herzustellen. Die Bodenelektrode 34 kann beispielsweise zuerst durch Bedampfen gebildet werden, und anschließend wird nur ein Abschnitt der Bodenelektrode 34, der der Grenzschicht entspricht, mit Hilfe des ASA-Prozesses gebildet, und anschließend werden der dielektrische Kondensatorfilm 35 und die Deckenelektrode 36a nacheinander durch den ASA-Prozess gebildet.
  • Mit anderen Worten reicht es bei der Bodenelektrode 34 und der Deckenelektrode 36a aus, wenn nur ein Übergangsabschnitt zum dielektrischen Kondensatorfilm 35 durch den ASA-Prozess ausgebildet wird. Daher reicht es aus, wenn die Filmstärke sowohl der Bodenelektrode 34 als auch der Deckenelektrode 36a, die mit Hilfe des ASA-Prozesses gebildet werden sollen, zumindest Ein-Atom-Schichtstärke aufweist. Dementsprechend wird nur ein Übergangsabschnitt zu dem dielektrischen Kondensatorfilm 35 sowohl der Bodenelektrode 34 als auch der Deckenelektrode 36a durch den ASA-Prozess ausgebildet, damit zumindest eine Ein-Atom-Schichtstärke geschaffen wird, und der andere Abschnitt einer jeden Bodenelektrode 34 und Deckenelektrode 36a kann gebildet werden, indem der CVD-Prozess oder das Bedampfen eingesetzt werden, so dass die gesamte Filmstärke einer jeden Bodenelektrode 34 und Deckenelektrode 36a 5 bis 50 nm erhält.
  • Danach wird, wie es in 9J gezeigt ist, mit Hilfe einer Bemusterung durch Einsatz des CMP-Vorgangs, des Wegätzens oder der Lithographie der auf diese Weise gebildete gestapelte Aufbau in eine Vielzahl von individuellen zylinderartigen Kondensatoren 37 geteilt, die jeweils aus der Bodenelektrode 34, dem dielektrischen Kondensatorfilm 35 und der Deckenelektrode 36 gebildet sind.
  • Nachfolgend wird, wie es in 9K dargestellt ist, ein Isolierfilm 38 auf der gesamten Oberfläche aufgebracht, um die Bodenelektrode 34 und die Deckenelektrode 36 voneinander zu isolieren.
  • Wie es in 9L gezeigt ist, wird eine Öffnung 39 durch den Isolierfilm 38 nur an einer Stelle oberhalb der Deckenelektrode 36 gebildet, damit dieser in Kontakt mit der Deckenelektrode 36 ist. Zu diesem Zeitpunkt erstreckt sich die Öffnung 39 nirgens zur Bodenelektrode 34.
  • Wie es in 9M gezeigt ist, wird eine gemeinsame Anschluss-Schicht 40 zur Bedeckung der Oberfläche und zur Einbringung in die Öffnung 39 gebildet, so dass die Deckenelektroden 36 an die gemeinsame Anschluss-Schicht 40 angeschlossen sind.
  • Darüber hinaus wird, wie es in 9N gezeigt ist, ein Zwischenschicht-Isolierfilm 41 zur Bedeckung der Oberfläche und der gemeinsamen Anschluss-Schicht 40 ausgebildet, und eine erste Metallschicht 42 wird auf dem Zwischenschicht-Isolierfilm 41 ausgebildet, so dass er einen Anschluss auf einem ersten Pegel darstellt.
  • Bei dieser weiteren Ausführungsform ist es möglich, da die Bodenelektrode, der dielektrische Kondensatorfilm und die Deckenelektrode kontinuierlich in der gleichen Vorrichtung (der gleichen Kammer) unter Einsatz des ASA-Geräts gebildet werden, das die Zusammensetzung des Films mit einem Atom-Schichten-Pegel steuern kann, vollständig die chemischen und physikalischen Schäden an der Oberfläche der Bodenelektrode zu verhindern, die ansonsten auftreten würden, wenn die Bodenelektrode bemustert und die Schutzschicht entfernt wird. Zudem ist es auch möglich, die Aufbringung von in der Luft enthaltenen Kohlenstoffen in einem sauberen Raum auf die Oberfläche der Bodenelektrode und die Oberfläche des dielektrischen Kondensatorfilms auf ein Minimum zu reduzieren. Aus diesen Gründen ist es möglich, den Übergang zwischen der Bodenelektrode und dem dielektrischen Kondensatorfilm und einen Übergang zwischen dem dielektrischen Kondensatorfilm und der Deckenelektrode in einem gutem Zustand zu halten. Darüber hinaus ist es möglich, den Kapazitätsabfall und die Zunahme des Leckstroms des dielektrischen Kondensatorfilms auf ein Minimum zu reduzieren, da der Übergang zwischen der Bodenelektrode und dem dielektrischen Kondensatorfilm in dem guten Zustand gehalten wird.
  • Des Weiteren ist es möglich, nachdem der Kondensator mit dem MIM-Aufbau ausgebildet wird, da erfindungsgemäß das o. g. Ausglühen ausgeführt wird, einen Kondensator zu realisieren, der eine weitere hohe Kapazität und einen geringen Leckstrom aufweist. In diesem Fall erfolgt das Ausglühen bei einer Temperatur, die nicht niedriger als die ZrO2-Bildungstemperatur in dem ASA-Prozess ist, die aber andererseits nicht höher als eine Temperatur ist, bei der keine Aggregation eines feuerfesten Metall-Silizids in einer Gate-Elektrode und Source-/Drain-Diffusionsschichtenzonen in dem Fall erfolgt, dass das feuerfeste Metall-Silizid in der Gate-Elektrode und den Source-/Drain-Diffusionsschichtenzonen vorgesehen ist.
  • Die vorliegende Erfindung ist keinesfalls auf den Kondensator vom Typ eines Zylinders beschränkt, sondern kann auch auf einen planaren Kondensator oder einen kastenförmigen Kondensator angewandt werden.
  • Mit Bezug auf 11 ist eine schematische Schnittansicht eines planaren Kondensators gezeigt, auf welchen die vorliegende Erfindung angewandt werden kann. Ein Vorrichtungs-Isolierbereich 52 wird auf einer Hauptfläche eines Halbleitersubstrats (Siliziumsubstrats) 51 zur Bestimmung eines Vorrichtungs-Bildungsbereichs ausgebildet. In dem Vorrichtungs-Bildungsbereich wird eine Gate-Elektrode 53 auf einem nicht gezeigten Gate-Isolierfilm ausgebildet, und eine Source-/Drain-Diffusionszone 54 mit einem Kobalt-Silizid wird in einem Oberflächenbereich des Substrats auf beiden Seiten der Gate-Elektrode gebildet. Ein Zwischenschicht-Isolierfilm 55 wird zur Bedeckung der Gate-Elektrode 53 und der Hauptfläche des Substrats ausgebildet.
  • Ein Bitkontakt 56 wird in dem Zwischenschicht-Isolierfilm 55 ausgebildet, um eine der beiden Source-/Drain-Diffusionsschichtenzonen 54 zu erreichen. Eine Bitzeile 57 wird auf dem Zwischenschicht-Isolierfilm 55 für den elektrischen Anschluss an den Bitkontakt 56 ausgebildet. Darüber hinaus wird ein Zwischenschicht-Isolierfilm 58 zur Abdeckung der Bitzeile 57 und des Zwischenschicht-Isolierfilms 55 aufgebracht.
  • Auf dem Zwischenschicht-Isolierfilm 58 werden kontinuierlich eine Bodenelektrode 59 aus einem Metall oder Metallnitrid, ein aus ZrO2 gebildeter dielektrischer Kondensatorfilm 60 sowie eine aus einem Metall oder Metallnitrid gebildete Deckenelektrode (61) nacheinander in der genannten Reihenfolge mit Hilfe des ASA-Geräts ausgebildet. Die Bodenelektrode 59 ist mit einem Kondensatorkontakt 62 elektrisch verbunden, der durch die Zwischenschicht-Isolierfilme 58 und 55 gebildet ist, um die jeweils andere der beiden Source-/Drain-Diffusionsschichten 54 zu erreichen. Eine Seitenwand 66 ist auf einer Seitenfläche eines jeden auf diese Weise hergestellten planaren Kondensators gebildet, der sich aus der Bodenelektrode 59, dem dielektrischen Kondensatorfilm 60 und der Deckenelektrode 61 zusammensetzt.
  • Eine herkömmliche Anschluss-Schicht 63 wird auf der Deckenelektrode 61 eines jeden planaren Kondensators ausgebildet, um die Deckenelektrode 61 der planaren Kondensatoren aneinander anzuschliessen. Ein Zwischenschicht-Isolierfilm 64 wird zur Abdeckung der gemeinsamten Anschluss-Schicht 63 ausgebildet, und eine erste Metallschicht 65 wird auf dem Zwischenschicht-Isolierfilm 64 ausgebildet, um einen Metallanschluss mit einem ersten Pegel herzustellen.
  • Mit Bezug auf 12 ist eine schematische Teilansicht eines kastenförmigen Kondensators gezeigt, auf welchen die vorliegende Erfindung angewandt werden kann. Ein Vorrichtungs-Isolierbereich 72 wird auf einer Hauptfläche eines Halbleitersubstrats (Siliziumsubstrats) 71 zur Bestimmung eines Vorrichtungs-Bildungsbereichs ausgebildet. In dem Vorrichtungs-Bildungsbereich wird eine Gate-Elektrode 73 auf einem nicht gezeigten Gate-Isolierfilm ausgebildet, und eine Source-/Drain-Diffusionszone 74 mit einem Kobalt-Silizid wird in einem Oberflächenbereich des Substrats auf beiden Seiten der Gate-Elektrode ausgebildet. Ein Zwischenschicht-Isolierfilm 75 wird zur Bedeckung der Gate-Elektrode 73 und der Hauptfläche des Substrats ausgebildet.
  • Ein Bitkontakt 76 wird in dem Zwischenschicht-Isolierfilm 75 ausgebildet, um eine der beiden Source-/Drain-Diffusionsschichtenzonen 74 zu erreichen. Eine Bitzeile 77 wird auf dem Zwischenschicht-Isolierfilm 75 für den elektrischen Anschluss an den Bitkontakt 76 ausgebildet. Darüber hinaus wird ein Zwischenschicht-Isolierfilm 78 zur Abdeckung der Bitzeile 77 und des Zwischenschicht-Isolierfilms 75 aufgebracht. Ein Kondensatorkontakt 82 wird durch die Zwischenschicht-Isolierfilme 78 und 75 gebildet, um zu der jeweils anderen der beiden Source-/Drain-Diffusionszonen 74 zu gelangen.
  • Auf dem Kondensatorkontakt 82 wird eine Bodenelektrode 79A aus W (Wolfram) gebildet. Zur Abdeckung der Bodenelektrode 79a und des Zwischenschicht-Isolierfilms 78 werden kontinuierlich eine aus einem Metall oder einem Metallnitrid gebildete Bodenelektrode 79b, ein aus ZrO2 gebildeter dielektrischer Kondensatorfilm 80 sowie eine aus einem Metall oder Metallnitrid gebildete Deckenelektrode 81 nacheinander in der genannten Reihenfolge mit Hilfe des ASA-Geräts ausgebildet. Auf diese Weise setzt sich der kastenförmige Kondensator aus den Bodenelektroden 79a und 79b, dem dielektrischen Kondensatorfilm 80 und der Deckenelektrode 81 zusammen.
  • Auf der Deckenelektrode 81 wird ein Isolierfilm 86 zur Isolierung der Deckenelektrode 81 und der Bodenelektrode 79 voneinander ausgebildet. Auf einem Isolierfilm 86 wird eine gemeinsame Anschluss-Schicht 83 ausgebildet, um die Deckenelektroden 81 der planaren Kondensatoren aneinander anzuschließen. Ein Zwischenschicht-Isolierfilm 84 wird zur Abdeckung der gemeinsamen Anschluss-Schicht 83 ausgebildet, und eine erste Metallschicht 85 wird auf dem Zwischenschicht-Isolierfilm 84 zur Bildung eines Metallanschlusses auf einem ersten Pegel ausgebildet.
  • In der erfindungsgemäß hergestellten Halbleitervorrichtung mit gestapeltem MIM-Dünnfilm-Kondensator, die als ein DRAM oder ein logisches Misch-DRAM vorgesehen ist, kann sich, da eine Bodenelektrode, ein dielektrischer Kondensatorfilm und eine Deckenelektrode kontinuierlich in dem ASA-Prozess gebildet werden, eine Silizid-Schicht, die in einer Gate-Elektrode und in einer Source-/Drain-Diffusionszone gebildet wird, niemals verschlechtern, und ein ausreichender Kapazitätswert (ein maximaler Kapazitätswert pro Einheitenfläche und ein minimaler Leckstromwert pro Einheitenfläche) kann als ein Kondensator einer jeden in einem Speicherabschnitt vorgesehenen DRAM-Zelle sichergestellt werden.

Claims (7)

  1. Verfahren zur Herstellung einer Halbleiter-Vorrichtung, welches die folgenden Schritte aufweist: – Ausbildung von Source- und Drain-Bereichen (24) sowie einer Gate-Elektrode (23) eines Transistors; – Ausbildung einer Metall-Silizid-Schicht (25) oberhalb der Source- und Drain-Bereiche (24); – Ausbildung eines metallischen Anschlusses (31) aus Wolfram, so dass er in Kontakt mit einem der Source- und Drain-Bereiche (24) des Transistors steht; – Ausbildung einer metallischen Bodenelektrode (34) eines Kondensators (37), welche in Kontakt mit dem metallischen Anschluss (31) steht; – Ausbildung eines dielektrischen Kondensatorfilms (35) auf der metallischen Bodenelektrode (34) durch Atom-Schichtenablagerung (ASA); – Ausbildung einer metallischen Deckenelektrode (36a) auf dem dielektrischen Kondensatorfilm (35), – wobei nach der Ausbildung des dielektrischen Kondensatorfilms (35) eine Wärmebehandlung bei einer Temperatur, die nicht niedriger als eine bei der Atom-Schichtenablagerung verwendeten Ablagerungstemperatur ist, durchgeführt wird, wobei eine bei Ausbildung des dielektrischen Kondensatorfilm auf der metallischen Bodenelektrode (34) entstehende amorphe Grenzschicht mit einer niedrigeren Dielektrizitätskonstante entfernt wird, und – wobei der dielektrische Kondensatorfilm (35) aus einem dielektrischen Material gebildet ist, welches aus der Gruppe, bestehend aus ZrO2, HfO2, (Zrx, Hf1-x)O2 (0 < x < 1), (Zry, Ti1-y)O2 (0 < y < 1), (Hfz, Ti1-z)O2 (0 < z < 1) und (Zrk, Til, Hfm)O2 (0 < k, l, m < 1, k + l + m = 1), selektiert ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der dielektrische Kondensatorfilm (35) eine Filmstärke von 5 bis 15 nm aufweist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sowohl die Metall-Silizid-Schicht Co oder Ni aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärmebehandlung in einer Nicht-Oxidationsatmosphäre durchgeführt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Nicht-Oxidationsatmosphäre ein Gas aufweist, das aus der Gruppe N2, Ar, He, H2 + N2 ausgewählt ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die metallische Bodenelektrode (34) und die metallischen Deckenelektrode (36a) des Kondensators (37) durch Atom-Schichtenablagerung (ASA) hergestellt werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sowohl die Bodenelektrode (34) als auch die Deckenelektrode (36a) des Kondensators (37) aus einem aus der Gruppe bestehend aus TiN, Ti, W, WN, Pt, Ir and Ru selektierten Metall gebildet werden.
DE10226381.7A 2001-06-13 2002-06-13 Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator Expired - Fee Related DE10226381B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-178539 2001-06-13
JP2001178539A JP3863391B2 (ja) 2001-06-13 2001-06-13 半導体装置

Publications (2)

Publication Number Publication Date
DE10226381A1 DE10226381A1 (de) 2003-01-16
DE10226381B4 true DE10226381B4 (de) 2015-08-20

Family

ID=19019221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10226381.7A Expired - Fee Related DE10226381B4 (de) 2001-06-13 2002-06-13 Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator

Country Status (6)

Country Link
US (6) US8212299B2 (de)
JP (1) JP3863391B2 (de)
KR (1) KR20020094933A (de)
CN (1) CN1228850C (de)
DE (1) DE10226381B4 (de)
TW (1) TW583727B (de)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464007B1 (ko) * 2002-01-30 2005-01-03 엘지전자 주식회사 전계 방출 소자의 ｍｉｍ 에미터 및 그 제조 방법
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7279392B2 (en) * 2003-08-04 2007-10-09 Samsung Electronics Co., Ltd. Thin film structure, capacitor, and methods for forming the same
US7425493B2 (en) * 2002-08-17 2008-09-16 Samsung Electronics Co., Ltd. Methods of forming dielectric structures and capacitors
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
JP2004165559A (ja) * 2002-11-15 2004-06-10 Toshiba Corp 半導体装置
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
JP4907839B2 (ja) 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US20050170665A1 (en) * 2003-04-17 2005-08-04 Fujitsu Limited Method of forming a high dielectric film
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
KR100532434B1 (ko) * 2003-05-09 2005-11-30 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR100568256B1 (ko) 2003-12-11 2006-04-07 삼성전자주식회사 반도체 소자 제조 장비의 세정 방법
CN1300855C (zh) * 2003-12-19 2007-02-14 上海新傲科技有限公司 绝缘体上硅的衬底上混合结构栅介质材料的制备方法
KR100549951B1 (ko) * 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
US7906393B2 (en) * 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
US7199001B2 (en) * 2004-03-29 2007-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming MIM capacitor electrodes
JP5235260B2 (ja) * 2004-04-12 2013-07-10 三星電子株式会社 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法
KR100604845B1 (ko) 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
FR2869325B1 (fr) * 2004-04-27 2006-06-16 Commissariat Energie Atomique Procede de depot d'une couche mince sur une couche oxydee d'un substrat
JP4571836B2 (ja) * 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100713065B1 (ko) * 2004-07-30 2007-05-02 주식회사 하이닉스반도체 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
JP4543378B2 (ja) 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR100695887B1 (ko) * 2004-12-09 2007-03-20 삼성전자주식회사 티타늄질화막 형성 방법 및 상기 티타늄질화막을 이용한금속-절연체-금속 커패시터의 하부전극 형성 방법
KR100667633B1 (ko) 2004-12-20 2007-01-12 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR20060072338A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
JP4559866B2 (ja) 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7510983B2 (en) 2005-06-14 2009-03-31 Micron Technology, Inc. Iridium/zirconium oxide structure
KR100717813B1 (ko) * 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
FR2890982B1 (fr) * 2005-09-21 2008-05-02 St Microelectronics Sa Procede de realisation d'une couche dielectrique sur un materiau porteur et un circuit integre comprenant un condensateur incorporant une couche dielectrique
JP2007129190A (ja) * 2005-10-05 2007-05-24 Elpida Memory Inc 誘電膜形成方法、及び半導体装置の製造方法
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR100780650B1 (ko) * 2006-02-28 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
CN100395891C (zh) * 2006-03-30 2008-06-18 复旦大学 高性能金属/绝缘体/金属结构的电容器的制备方法
AU2007269440A1 (en) * 2006-06-30 2008-01-10 Nucryst Pharmaceuticals Corp. Metal-containing formulations and methods of use
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
KR100809336B1 (ko) * 2006-10-02 2008-03-05 삼성전자주식회사 메모리 소자의 제조 방법
US8203176B2 (en) 2007-03-08 2012-06-19 Renesas Electronics Corporation Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US20100133654A1 (en) * 2007-06-25 2010-06-03 Hee Han Method for manufacturing capacitor of semiconductor
KR100815969B1 (ko) 2007-06-26 2008-03-24 주식회사 동부하이텍 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
JP2009059889A (ja) 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
US7776731B2 (en) * 2007-09-14 2010-08-17 Freescale Semiconductor, Inc. Method of removing defects from a dielectric material in a semiconductor
JP5133643B2 (ja) 2007-09-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009135216A (ja) 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置
JP2009212381A (ja) * 2008-03-05 2009-09-17 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
KR101417728B1 (ko) * 2008-03-12 2014-07-11 삼성전자주식회사 지르코늄 유기산질화막 형성방법 및 이를 이용하는 반도체장치 및 그 제조방법
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
JP2011165683A (ja) * 2008-04-16 2011-08-25 Nec Corp キャパシタ
TW201044426A (en) * 2009-01-15 2010-12-16 Tokyo Electron Ltd Capacitor and process for manufacturing capacitor
JP2010267925A (ja) * 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2010134511A1 (ja) * 2009-05-20 2010-11-25 日本電気株式会社 半導体装置及び半導体装置の製造方法
US8236372B2 (en) 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8310807B2 (en) 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8119492B2 (en) 2009-07-10 2012-02-21 United Microelectronics Corp. Dissolving precipates in alloy material in capacitor structure
KR101110557B1 (ko) * 2009-09-08 2012-01-31 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR20110064269A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 반도체 소자 및 그것의 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
KR200457927Y1 (ko) * 2010-02-04 2012-01-12 조정준 조립식 화분대
JP2012104551A (ja) 2010-11-08 2012-05-31 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2013021012A (ja) 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置の製造方法
US9142607B2 (en) 2012-02-23 2015-09-22 Freescale Semiconductor, Inc. Metal-insulator-metal capacitor
WO2015117222A1 (en) * 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
JP2015179727A (ja) 2014-03-19 2015-10-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
JP6294151B2 (ja) * 2014-05-12 2018-03-14 東京エレクトロン株式会社 成膜方法
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US9691871B1 (en) * 2015-12-18 2017-06-27 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of equiaxed titanium nitride and a MOSFET device having a metal gate electrode including a layer of equiaxed titanium nitride
KR102582423B1 (ko) * 2016-11-03 2023-09-26 삼성전자주식회사 반도체 소자
US10388721B2 (en) * 2017-01-24 2019-08-20 International Business Machines Corporation Conformal capacitor structure formed by a single process
FR3063387B1 (fr) 2017-02-24 2021-05-21 Commissariat Energie Atomique Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
US11088146B2 (en) 2017-04-04 2021-08-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
CN109755244B (zh) * 2017-11-06 2021-03-23 联华电子股份有限公司 一种制作动态随机存储器的埋入式字符线的方法
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
US20190259618A1 (en) * 2018-02-19 2019-08-22 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of a work function metal for a mosfet gate having a uniaxial grain orientation
US10629428B2 (en) * 2018-03-09 2020-04-21 Globalfoundries Inc. Metal insulator metal capacitor devices
US11329047B2 (en) 2018-04-18 2022-05-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory with shallow bitline
KR102084608B1 (ko) 2018-04-25 2020-03-04 한국과학기술연구원 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory
JP7197311B2 (ja) 2018-09-03 2022-12-27 太陽誘電株式会社 キャパシタおよびキャパシタの製造方法
US20230326751A1 (en) * 2020-08-19 2023-10-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of metal oxide
TW202210653A (zh) * 2020-09-07 2022-03-16 日商半導體能源研究所股份有限公司 金屬氧化物膜、半導體裝置以及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838741A1 (de) * 1998-04-21 1999-11-04 United Microelectronics Corp Kondensator und Verfahren zur Herstellung eines Kondensators
DE19848444A1 (de) * 1998-06-16 1999-12-23 Samsung Electronics Co Ltd Selektives Metallschichtherstellungsverfahren und dieses verwendende Kondensatorherstellungs- und Kontaktlochfüllungsverfahren
DE19853598A1 (de) * 1998-08-07 2000-02-10 Samsung Electronics Co Ltd Dünnschichtherstellungsverfahren mit atomarer Schichtdeposition
DE10022425A1 (de) * 1999-08-14 2001-03-01 Samsung Electronics Co Ltd Halbleiterbauelement und Verfahren zur Herstellung desselben
US6207561B1 (en) * 1998-09-29 2001-03-27 Texas Instruments Incorporated Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication
US6207487B1 (en) * 1998-10-13 2001-03-27 Samsung Electronics Co., Ltd. Method for forming dielectric film of capacitor having different thicknesses partly

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1266247A (en) 1985-03-25 1990-02-27 Adrienne A. Tymiak Antibiotic prepared from lysobacter sp. sc 14,067
US5189503A (en) 1988-03-04 1993-02-23 Kabushiki Kaisha Toshiba High dielectric capacitor having low current leakage
JP2524862B2 (ja) 1990-05-01 1996-08-14 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0653408A (ja) 1991-09-09 1994-02-25 Hitachi Ltd Ｍｏｍ容量素子
JPH06151751A (ja) 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3207978B2 (ja) 1993-06-28 2001-09-10 康夫 垂井 キャパシタおよびその形成方法
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07161934A (ja) 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置およびその製造方法
JP3450463B2 (ja) 1994-10-24 2003-09-22 株式会社日立製作所 半導体装置の製造方法
WO1998028795A1 (fr) * 1996-12-20 1998-07-02 Hitachi, Ltd. Dispositif memoire a semi-conducteur et procede de fabrication associe
JPH11177085A (ja) 1997-12-08 1999-07-02 Sony Corp 半導体装置
JP3173451B2 (ja) 1998-02-25 2001-06-04 日本電気株式会社 半導体装置及びその製造方法
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
EP0970719A3 (de) * 1998-07-08 2000-08-23 Nitto Denko Corporation Elektrodenstruktur
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
JP3869128B2 (ja) * 1998-09-11 2007-01-17 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
KR100293713B1 (ko) 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
JP3655113B2 (ja) * 1998-12-28 2005-06-02 シャープ株式会社 半導体記憶装置の製造方法
JP2001024170A (ja) * 1999-07-13 2001-01-26 Mitsubishi Electric Corp 半導体記憶装置および製造方法
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
SG99871A1 (en) 1999-10-25 2003-11-27 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6548343B1 (en) * 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
US6335049B1 (en) * 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
US6551399B1 (en) * 2000-01-10 2003-04-22 Genus Inc. Fully integrated process for MIM capacitors using atomic layer deposition
JP3548488B2 (ja) * 2000-03-13 2004-07-28 沖電気工業株式会社 強誘電体を用いた半導体装置の製造方法
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6423632B1 (en) * 2000-07-21 2002-07-23 Motorola, Inc. Semiconductor device and a process for forming the same
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6486080B2 (en) * 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6617266B2 (en) * 2001-04-12 2003-09-09 Applied Materials, Inc. Barium strontium titanate annealing process
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US6391713B1 (en) * 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP4911838B2 (ja) * 2001-07-06 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7425493B2 (en) * 2002-08-17 2008-09-16 Samsung Electronics Co., Ltd. Methods of forming dielectric structures and capacitors
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Ｎｅｃエレクトロニクス株式会社 キャパシタの製造方法
JP4907839B2 (ja) * 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4502189B2 (ja) * 2004-06-02 2010-07-14 ルネサスエレクトロニクス株式会社 薄膜の形成方法および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838741A1 (de) * 1998-04-21 1999-11-04 United Microelectronics Corp Kondensator und Verfahren zur Herstellung eines Kondensators
DE19848444A1 (de) * 1998-06-16 1999-12-23 Samsung Electronics Co Ltd Selektives Metallschichtherstellungsverfahren und dieses verwendende Kondensatorherstellungs- und Kontaktlochfüllungsverfahren
DE19853598A1 (de) * 1998-08-07 2000-02-10 Samsung Electronics Co Ltd Dünnschichtherstellungsverfahren mit atomarer Schichtdeposition
US6207561B1 (en) * 1998-09-29 2001-03-27 Texas Instruments Incorporated Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication
US6207487B1 (en) * 1998-10-13 2001-03-27 Samsung Electronics Co., Ltd. Method for forming dielectric film of capacitor having different thicknesses partly
DE10022425A1 (de) * 1999-08-14 2001-03-01 Samsung Electronics Co Ltd Halbleiterbauelement und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US20070152256A1 (en) 2007-07-05
US20080064147A1 (en) 2008-03-13
CN1391283A (zh) 2003-01-15
US8212299B2 (en) 2012-07-03
JP2002373945A (ja) 2002-12-26
JP3863391B2 (ja) 2006-12-27
US8815678B2 (en) 2014-08-26
CN1228850C (zh) 2005-11-23
DE10226381A1 (de) 2003-01-16
US20050051824A1 (en) 2005-03-10
US20140327064A1 (en) 2014-11-06
US20120261735A1 (en) 2012-10-18
TW583727B (en) 2004-04-11
US20020190294A1 (en) 2002-12-19
US8169013B2 (en) 2012-05-01
KR20020094933A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE19860829B4 (de) Verfahren zur Herstellung eines Halbleiterbausteins
DE19640246A1 (de) Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
DE10163345A1 (de) Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE10064067A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungskondensatoren
DE19841402B4 (de) Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
WO2000013224A1 (de) Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle
DE10134499A1 (de) Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
EP0931342B1 (de) Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren
DE19743268C2 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator
EP0987756A2 (de) Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE19640448C1 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

R130 Divisional application to

Ref document number: 10262371

Country of ref document: DE

Effective date: 20110810

R082 Change of representative

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

R082 Change of representative

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

Effective date: 20120828

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027108000

Ipc: H01L0021824200

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027108000

Ipc: H01L0021824200

Effective date: 20150427

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP

R082 Change of representative

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee