KR102084608B1 - 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법 - Google Patents

유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법 Download PDF

Info

Publication number
KR102084608B1
KR102084608B1 KR1020180047915A KR20180047915A KR102084608B1 KR 102084608 B1 KR102084608 B1 KR 102084608B1 KR 1020180047915 A KR1020180047915 A KR 1020180047915A KR 20180047915 A KR20180047915 A KR 20180047915A KR 102084608 B1 KR102084608 B1 KR 102084608B1
Authority
KR
South Korea
Prior art keywords
dielectric
alkaline earth
dielectric film
rock salt
less
Prior art date
Application number
KR1020180047915A
Other languages
English (en)
Other versions
KR20190123956A (ko
Inventor
김성근
이우철
김상태
송현철
백승협
최지원
김진상
강종윤
빌라브스키 크리스토퍼
염정환
라슨 에릭
Original Assignee
한국과학기술연구원
기초과학연구원
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원, 기초과학연구원, 울산과학기술원 filed Critical 한국과학기술연구원
Priority to KR1020180047915A priority Critical patent/KR102084608B1/ko
Priority to US16/225,432 priority patent/US11417516B2/en
Priority to CN201811623772.5A priority patent/CN110400792B/zh
Priority to PCT/KR2018/016973 priority patent/WO2019208903A1/ko
Publication of KR20190123956A publication Critical patent/KR20190123956A/ko
Application granted granted Critical
Publication of KR102084608B1 publication Critical patent/KR102084608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H01L27/10805—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01F—COMPOUNDS OF THE METALS BERYLLIUM, MAGNESIUM, ALUMINIUM, CALCIUM, STRONTIUM, BARIUM, RADIUM, THORIUM, OR OF THE RARE-EARTH METALS
    • C01F3/00—Compounds of beryllium
    • C01F3/02—Oxides; Hydroxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L27/10844—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Abstract

본 발명은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가지는, 유전막을 제공한다.

Description

유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법{Dielectric, semiconductor memory device including the dielectric and methods of manufacturing the same}
본 발명은 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법에 관한 것으로, 보다 상세하게는 메모리 커패시터의 고유전 및 고밴드갭을 동시에 가지는 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법에 관한 것이다.
최근 반도체 산업의 비약적인 발전과 동시에 반도체 소자의 집적도는 기하급수적으로 증가하고 있다. DRAM 메모리 소자의 경우 20nm 이하 급의 디자인 룰이 적용된 초미세집적소자 개발이 진행 중이다. 20nm 이하를 넘어 10nm 급 디자인 룰의 초미세집적 DRAM 소자 개발의 핵심은 높은 정전용량 및 낮은 누설전류를 가지는 커패시터 기술이다. DRAM 소자에서 정보를 기록하는 역할의 커패시터는 소자의 크기에 관계없이 일정량 이상의 정전용량을 가져야 하는데 반해, 소자의 미세화에 따라 커패시터의 크기는 감소한다. 면적에 비례하는 정전용량 값은 커패시터 크기 감소에 따라 필연적으로 감소할 수밖에 없으며, 따라서 이를 극복하기 위해 높은 유전율을 가지는 유전체 적용이 필요하다. 또한 커패시터 유전체는 높은 유전율 이외에도 전하를 저장하는 커패시터 특성상 전하의 손실을 막기 위해 낮은 누설전류를 유지할 수 있어야 한다.
따라서 DRAM 소자의 집적도 향상을 위해 높은 유전율을 갖는 절연막 개발이 많이 진행되어 왔다. 초기에는 유전율 10 이하의 규소산화물(SiO2), 알루미늄산화물(Al2O3) 등을 사용하던 것이 현재 약 40 정도의 유전율을 가지는 지르코늄산화물(ZrO2) 등으로 발전해왔으며, 보다 큰 정전 용량 확보를 위해 rutile 구조의 TiO2 (유전율 ~ 80) 또는 SrTiO3 (유전율 > 100) 등의 박막 소재가 개발 중에 있다.
유전체의 누설전류를 결정하는데 중요한 영향을 미치는 요소는 유전 박막의 밴드갭이다. 큰 밴드갭을 가지는 물질일수록 전극과 유전체의 계면에서 높은 에너지 배리어 형성이 가능하기 때문에 낮은 누설전류 확보가 가능하다. 그러나 일반적으로 유전율과 밴드갭은 반비례 관계를 가지고 있어, 유전율이 큰 물질일수록 작은 밴드갭을 가진다. 예를 들어 3.9의 유전율을 갖는 SiO2는 약 9eV의 높은 밴드갭을 가지는 반면, 유전율 80 이상의 TiO2 또는 SrTiO3는 약 3eV 정도의 작은 밴드갭을 가진다. 따라서 높은 유전율을 갖는 물질을 사용하는 경우 누설전류 감소를 위해 두꺼운 두께의 박막 사용이 불가피하다.
DRAM 소자의 디자인 룰이 20nm 이하로 감소함에 따라 기존에는 없었던 박막 두께 제한 문제가 대두되었다. 20nm 이하로의 DRAM 소자 크기의 급속한 감소는 유전 박막 및 상하부 전극이 위치할 공간이 매우 제한적임을 의미한다. 특히 스택(stack) 구조의 3차원 커패시터 형태를 고려할 때 유전 박막의 두께는 약 5nm 정도의 매우 얇은 두께로 제한된다. 이러한 제약은 보다 높은 유전율을 가지는 소재를 활용하는 기존 개발 방향은 더 이상 유효하지 않으며, 얇은 두께에서도 낮은 누설전류 확보가 가능한 큰 밴드갭을 가지는 소재의 적용이 필수적임을 의미한다. 따라서 10nm 이상의 두께가 요구되는 SrTiO3 등의 고유전 물질은 적용이 더 이상 어려우며, 약 5nm의 두께에서도 누설전류 확보가 가능한 새로운 물질의 적용이 필수적이다.
한국 공개 특허 공보 KR19990080412A (1999-11-05)
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 커패시터의 낮은 누설전류특성을 확보하면서 유전상수를 증가시킬 수 있는 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법을 제공하는데 그 목적이 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 유전막을 제공한다. 상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가진다.
상기 유전막에서, 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다.
상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물일 수 있다.
상기 유전막에서, 상기 x는 0 보다 크고 0.38 이하의 값을 가질 수 있다. 더욱 엄격하게는, 상기 x는 0.1 이상이고 0.32 이하의 값을 가질 수 있다.
상기 유전막은 반도체 메모리 소자의 커패시터 유전막일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 유전막의 형성 방법을 제공한다. 상기 유전막의 형성 방법은 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착하는 단계; 및 상기 적층 구조체를 열처리하여 유전막을 구현하는 단계;를 포함하되, 상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있다.
상기 유전막의 형성 방법에서, 상기 원자층 증착 공정은 상온에서 350℃ 이내의 온도 범위에서 수행되며, 상기 열처리는 300℃ 내지 600℃의 온도 범위에서 수행될 수 있다.
상기 유전막의 형성 방법에서, 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 반도체 메모리 소자를 제공한다. 상기 반도체 메모리 소자는 하부 전극; 상기 하부 전극 상의 유전막; 및 상기 유전막 상의 상부 전극;을 포함하는 커패시터를 구비하되, 상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가진다.
상기 반도체 메모리 소자에서, 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다.
상기 반도체 메모리 소자에서, 상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물일 수 있다.
상기 반도체 메모리 소자에서, 상기 x는 0 보다 크고 0.38 이하의 값을 가질 수 있으며, 더욱 엄격하게는, 상기 x는 0.1 이상이고 0.32 이하의 값을 가질 수 있다.
상기 반도체 메모리 소자에서, 상기 하부 전극은 TiN, TaN, Ru, Pt, Au, Ag, Al, Rh, Mo, Pd, Co, Cu, Ir, SnO2, RuO2, IrO2, MoO2 및 SrRuO3 중 어느 하나로 이루어진 전극을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 반도체 메모리 소자의 제조방법을 제공한다. 상기 반도체 메모리 소자의 제조방법은 하부 전극을 형성하는 단계; 상기 하부 전극 상에 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착하는 단계; 상기 적층 구조체 상에 상부 전극을 형성하는 단계; 및 상기 적층 구조체를 열처리하여 유전막을 구현하는 단계;를 포함하되, 상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가진다.
상기 반도체 메모리 소자의 제조방법에서, 상기 원자층 증착 공정은 상온에서 350℃ 이내의 온도 범위에서 수행되며, 상기 열처리는 300℃ 내지 600℃의 온도 범위에서 수행될 수 있다.
상기 반도체 메모리 소자의 제조방법에서, 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다.
상기한 바와 같이 이루어진 본 발명의 다양한 실시예들에 따르면, 높은 유전율과 동시에 큰 밴드갭을 가지는 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법을 개발하여 궁극적으로 10nm 급 DRAM 소자의 구현을 가능하게 할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 실시예에 따른 유전막을 구비하는 커패시터를 도해하는 단면도이다.
도 2는 본 발명의 일 실험예에 따른 유전막의 형성 방법의 원자층 증착법으로 형성한 BexMg1-xO 박막에서 BeO 사이클과 MgO 사이클의 비에 따른 박막의 조성을 나타낸 그래프이다.
도 3은 본 발명의 일 실험예에 따른 유전막인 BexMg1-xO 박막의 조성 변화에 따른 X-선 회절 패턴을 나타낸 도면이다.
도 4는 본 발명의 일 실험예에 따른 유전막인 BexMg1-xO 박막 중 BeO의 조성(x)이 0 ~ 38at.%인 박막에서 조성 변화에 따른 X-선 회절 패턴을 나타낸 도면이다.
도 5는 본 발명의 일 실험예에 따른 유전막인 BexMg1-xO 박막의 조성에 따른 암염(rocksalt) 구조의 격자 상수 변화를 나타낸 그래프이다.
도 6 내지 도 9는 각각 본 발명의 일 실험예에 따른 유전막의 형성 방법의 원자층 증착법으로 형성한 MgO, Be0.19Mg0.81O, Be0.52Mg0.48O, BeO 박막의 HRTEM (high-resolution transmission electron microscope) 이미지이다.
도 10 내지 도 13은 각각 도 6 내지 도 9의 MgO, Be0.19Mg0.81O, Be0.52Mg0.48O, BeO 박막의 HRTEM 이미지에서 사각형으로 표시한 영역의 SADP (selected area diffraction pattern) 이미지이다.
도 14는 본 발명의 일 실험예에 따른 유전막의 형성 방법의 원자층 증착법으로 형성한 BexMg1-xO 박막의 조성에 따른 밴드갭 변화를 나타낸 그래프이다.
도 15는 본 발명의 일 실험예에 따른 유전막의 형성 방법의 원자층 증착법으로 형성한 BexMg1-xO 박막의 조성에 따른 유전율 변화를 나타낸 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
본 명세서에서 언급되는 '상온'은 인위적으로 가열하거나 냉각하지 않은 상태의 자연 그대로의 온도를 의미하며, 예를 들면, 0℃ 내지 50℃의 온도를 포함할 수 있다.
본 명세서에서 언급되는 암염(rocksalt) 구조는 양이온과 음이온의 배위수가 똑같이 6이고 양이온-음이온 반지름 비는 대략 0.414 ~ 0.732 범위를 가질 수 있다. 이 구조의 단위격자는 음이온이 면심입방(FCC) 배열을 하고 있고 양이온은 입방체의 중심과 12개 입방체 모서리의 중심에 위치한다. 소금(NaCl)이 대표적인 암염 구조를 이루고 있다고 알려져 있다.
암염(rocksalt) 구조의 베릴륨 산화물(BeO)은 높은 유전율(~ 270)을 가지고 있고, 동시에 높은 밴드갭(> 10eV)을 가지는 것으로 알려져 차세대 DRAM 커패시터 소자의 유전막 소재로 가능성이 매우 높다. 특히 10nm 급 메모리 소자에서는 유전체의 물리적 박막 두께가 엄격히 제한되고 있는 만큼, BeO 박막만이 얇은 박막 두께에서 높은 정전용량 및 낮은 누설전류를 동시에 확보할 수 있을 것으로 기대된다. 그러나 MgO, CaO, SrO 등의 알칼리토금속 산화물이 암염(rocksalt) 구조를 안정상으로 가지는 것과 달리, BeO는 육방정계 섬유아연석(hexagonal wurtzite) 구조가 상온 안정상이며, 섬유아연석(wurtzite) 구조의 BeO는 암염(rocksalt) 구조의 BeO와 달리 낮은 유전율(~ 8)을 가진다. 따라서 DRAM 커패시터에 BeO 박막 활용을 위해서는 상온에서도 암염(rocksalt) 구조를 안정상으로 가지는 BeO로의 구조 제어가 요구된다.
BeO 기반 박막의 형성 공정에서 중요한 것은 상기의 암염(rocksalt) 구조를 가지는 BeO로의 구조 제어뿐만 아니라 암염(rocksalt) 구조의 고유전 박막 형성 공정이 기존의 DRAM 공정에 친화적이어야 한다. 특히 10nm 급 DRAM에서는 3차원 구조 커패시터의 종횡비(aspect ratio)가 100이 넘을 것으로 예상되며, 해당 구조에서 균일한 두께로 박막 형성이 가능한 공정 이용이 필수적이다. 이외에도 프런트-엔드(Front-end)에서 형성된 트랜지스터 등의 열화를 방지하고자 BeO 기반 박막 형성 및 구조 제어를 위한 공정에 약 500 ~ 600℃ 정도의 공정 온도 한계가 존재하기 때문에 600℃ 이하의 공정 온도 내에서 박막 형성 및 구조 제어가 이루어져야 한다.
이러한 요구들을 만족시키기 위하여 본 발명은 원자층 증착 공정 온도 범위에서 암염(rocksalt) 구조의 안정화를 위한 방법으로 BeO와 다른 산화물의 화합물 박막의 형성한다. 이 때 상기 다른 산화물은 MgO, CaO, SrO, BaO 등 암염(rocksalt) 구조가 안정상인 알칼리토금속 산화물일 수 있으나, 기술한 물질에 한정되는 것은 아니다. 상기 BeO와 상기 다른 산화물의 화합물을 DRAM 커패시터의 유전체로 적용되며, DRAM 소자의 3차원 구조 커패시터에 균일한 박막 형성을 위해 우수한 단차피복 특성의 원자층 증착법(atomic layer deposition, ALD)을 통해 구현된다.
구체적으로, 본 발명의 일 실시예에 의한 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가진다. 상기 유전막에서, 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다. 상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물일 수 있다. 상기 유전막에서, 상기 x는 0 보다 크고 0.38 이하의 값을 가질 수 있으며, 더욱 엄격하게는, 상기 x는 0.1 이상이고 0.32 이하의 값을 가질 수 있다. 상기 유전막은 반도체 메모리 소자의 커패시터 유전막일 수 있다.
한편, 본 발명의 일 실시예에 의한 유전막의 형성 방법은 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착하는 단계; 및 상기 적층 구조체를 열처리하여 유전막을 구현하는 단계;를 포함하되, 상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있다. 상기 원자층 증착 공정은 상온에서 350℃ 이내의 온도 범위에서 수행되며, 상기 열처리는 300℃ 내지 600℃의 온도 범위에서 수행될 수 있다. 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다.
나아가, 도 1을 참조하면, 본 발명의 다른 실시예에 의한 반도체 메모리 소자는 하부 전극(10); 상기 하부 전극(10) 상의 유전막(20); 및 상기 유전막(20) 상의 상부 전극(30);을 포함하는 커패시터(1)를 구비한다. 상기 유전막(20)은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가진다. 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다. 상기 유전막(20)은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물일 수 있다. 상기 반도체 메모리 소자에서, 상기 x는 0 보다 크고 0.38 이하의 값을 가질 수 있으며, 더욱 엄격하게는, 상기 x는 0.1 이상이고 0.32 이하의 값을 가질 수 있다. 상기 하부 전극은 TiN, TaN, Ru, Pt, Au, Ag, Al, Rh, Mo, Pd, Co, Cu, Ir, SnO2, RuO2, IrO2, MoO2 및 SrRuO3 중 어느 하나로 이루어진 전극을 포함할 수 있다.
한편, 본 발명의 다른 실시예에 의한 반도체 메모리 소자의 형성 방법은 하부 전극을 형성하는 단계; 상기 하부 전극 상에 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착하는 단계; 상기 적층 구조체 상에 상부 전극을 형성하는 단계; 및 상기 적층 구조체를 열처리하여 유전막을 구현하는 단계;를 포함하되, 상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가진다. 상기 원자층 증착 공정은 상온에서 350℃ 이내의 온도 범위에서 수행되며, 상기 열처리는 300℃ 내지 600℃의 온도 범위에서 수행될 수 있다. 상기 화학식에서 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속일 수 있으며, 예를 들어, 상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나일 수 있다.
이하에서는 상술한 본 발명의 기술적 사상을 적용한 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법을 더욱 구체적으로 설명한다.
본 발명은 차세대 메모리 반도체 소자의 커패시터 유전막 물질로 적용하기 위한 암염(rocksalt) 구조의 BeO를 포함하는 복합 산화물 유전막 및 그 형성 방법에 관한 것이다. 또한 하부전극, 상기 하부전극 상에 복합 산화물 유전막, 상기 유전막 상에 형성된 상부전극을 포함하는 커패시터를 구비하는 메모리 반도체 소자 및 그 형성 방법에 관한 것이다.
특히, 본 발명에서 유전막은 베릴륨 산화물을 포함하되, 암염(rocksalt) 구조의 안정화를 위해 MgO, CaO, SrO, BaO 등의 암염(rocksalt) 구조가 안정상인 알칼리토금속 산화물과의 화합물인 것을 특징으로 한다.
구체적인 설명을 위하여, 이하에서는 상기 알칼리토금속 산화물이 MgO인 경우를 상정하였으며, 유전 박막으로 BexMg1-xO (0 ≤ x ≤ 1) 박막을 형성하여 박막의 양태를 확인하였다. 상용화된 DRAM 커패시터의 전극물질로 이용되는 TiN을 하부 전극으로 하여, 원자층 증착법 (ALD)을 통해 BexMg1-xO 박막을 형성하였다.
본 발명의 일 실시 형태에서, Be의 반응 원료로는 Be(CH3)2, Mg의 반응 원료로는 Mg(EtCp)2를 사용하였다. 산소 원료로는 H2O를 사용하였다. 조성비는 BeO와 MgO의 ALD 서브사이클(subcycle)의 비를 제어하여 BexMg1-xO 박막의 조성을 조절하였다.
본 발명에서 Be의 반응 원료로는 Be(CH3)2, Be(C2H5)2, di-tert-butylberryllium 및 Be(acac)2 중에서 어느 하나일 수 있으며, Mg의 반응 원료는 Mg(EtCp)2, Mg(Cp)2 및 Mg(thd)2 중에서 어느 하나일 수 있으나 이에 한정된 것은 아니다. 또한, 상기 산소 원료로는 물, 산소 기체, 공기, 질소와 산소의 혼합 가스, 메탄올, 에탄올, 이소프로판올, 오존, 과산화수소 및 산소 플라즈마 중에서 선택된 어느 하나 이상을 포함할 수 있다.
본 발명의 일 실시 형태에서, 대상막 상에 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착한 후에 상기 적층 구조체를 열처리하여 유전막을 구현할 수 있는 바, 상기 베릴륨 산화물을 원자층 증착 공정으로 형성하는 단계는, Be의 반응 원료(예를 들어, Be(CH3)2)를 대상막 상에 제공하여 상기 대상막 상에 상기 Be의 반응 원료의 적어도 일부가 흡착되는 단계; 미흡착된 상기 Be의 반응 원료의 나머지를 퍼지하는 단계; 산소 원료(예를 들어, H2O)를 상기 Be의 반응 원료가 흡착된 대상막 상에 제공하여 상기 산소 원료와 상기 Be의 반응 원료가 반응하여 대상막 상에 베릴륨 산화물의 단위증착막을 형성하는 단계; 및 미반응된 상기 산소 원료의 나머지를 퍼지하는 단계;를 순차적으로 포함하는 서브사이클을 적어도 1회 이상 수행하는 단계를 포함할 수 있다.
또한, 상기 알칼리토금속 산화물을 원자층 증착 공정으로 형성하는 단계는, 알칼리토금속의 반응 원료(예를 들어, Mg(EtCp)2)를 대상막 상에 제공하여 상기 대상막 상에 상기 알칼리토금속의 반응 원료의 적어도 일부가 흡착되는 단계; 미흡착된 상기 알칼리토금속의 반응 원료의 나머지를 퍼지하는 단계; 산소 원료(예를 들어, H2O)를 상기 알칼리토금속의 반응 원료가 흡착된 대상막 상에 제공하여 상기 산소 원료와 상기 알칼리토금속의 반응 원료가 반응하여 대상막 상에 알칼리토금속 산화물의 단위증착막을 형성하는 단계; 및 미반응된 상기 산소 원료의 나머지를 퍼지하는 단계;를 순차적으로 포함하는 서브사이클을 적어도 1회 이상 수행하는 단계를 포함할 수 있다.
본 발명의 일 실시 형태에서, BexMg1-xO 박막의 형성은 증착 온도를 상온부터 350℃ 이내에서 수행할 수 있으나, 반드시 이에 한정된 것은 아니다. 또한 본 발명의 일 실시 형태에서, 하부 전극으로서 TiN 기판을 이용하였으며, BexMg1-xO 박막 형성 후 상부전극을 형성하여 전극-유전막-전극의 커패시터를 제작하였다. 상부 전극 형성 후 400℃에서 30분 동안 열처리를 진행하였다. 열처리 온도는 400℃에 한정하는 것은 아니며, 300℃에서 600℃의 범위에서 진행할 수 있다.
본 발명에서 기판은 TiN, TaN, Ru, Pt, Au, Ag, Al, Rh, Mo, Pd, Co, Cu, Ir, SnO2, RuO2, IrO2, MoO2 및 SrRuO3 중 하나일 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 실시 형태에서, BexMg1-xO 박막의 두께는 10nm 이내의 두께이며, DRAM 커패시터에 실제 이용을 위해서는 특히 6nm 이내의 두께의 BexMg1-xO 박막이 이용될 수 있다.
이하에서는 본 발명의 실험예에 따른 다양한 유전막들에 대한 조성, 결정 구조, 격자 상수, 밴드갭, 유전율 등을 구체적으로 설명한다.
도 2 및 표 1은 본 발명의 실험예에 따른 유전막의 형성 방법의 원자층 증착법 공정에서, BeO와 MgO의 ALD 서브사이클(cycle) 횟수의 비에 따른 BexMg1-xO 박막의 실제 조성 변화를 보여주는 그래프 및 표이다.
MgO cycle/(MgO cycle+BeO cycle) MgO/(MgO+BeO) [at.%]
0 0
10 17.58009
20 24.48273
30 33.15265
40 41.39726
50 48.48047
60 54.76649
70 62.08071
80 68.69637
90 81.55212
100 100
MgO ALD 서브사이클 횟수와 BeO ALD 서브사이클 횟수의 비는 [MgO ALD cycle]/[BeO ALD cycle + MgO ALD cycle]의 식으로 구하였다. 실제 조성은 XPS(x-ray photoelectron spectroscopy)를 통해 측정된 각 원소의 면적비와 원소별 RSF(relative sensitivity factors)를 통해 구하였다. 사이클 비가 0부터 100%의 전 범위에서 BexMg1-xO 산화 박막의 조성이 펄스 횟수의 비에 따라 잘 제어됨을 확인하였다.
도 3은 본 발명의 실험예에 따른 유전막인 BexMg1-xO 박막의 조성에 따른 X-선 회절 패턴이다. 상기 도 2에 명시한 방법에 따라 BexMg1-xO 박막의 조성은 원자층 증착법 증착시 BeO, MgO 각각의 서브사이클 수 제어에 따라 변화 가능하다. 도 3에서 BexMg1-xO 박막에서 MgO이 약 54at.%인 조성부터 MgO가 100at.%에 이르는 조성 영역에서는 암염(rocksalt) 구조 (200) 픽(peak)과 (220) 픽이 주로 나타나는 것을 관찰할 수 있다. 이는 해당 조성 영역에서 BexMg1-xO 박막이 암염(rocksalt) 구조로 형성되었음을 보여준다. 이에 반해 BeO의 조성비가 76 내지 83at.%로 상대적으로 높은 박막에서는 섬유아연석(wurtzite) 결정픽이 관찰되며, 이를 통해 BeO의 조성비가 증가하는 경우 섬유아연석(wurtzite)으로 박막이 결정화됨을 알 수 있다.
도 3의 결과를 참조하면, 본 발명의 일 실시예에 따른 유전막은 BexMg1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지는 경우, 상온 안정상으로 암염(rocksalt) 구조를 가지는 것을 확인할 수 있다.
도 4는 도 3으로부터 암염(rocksalt) 픽이 주로 관찰된 BeO의 조성(x)이 0 내지 38at.%인 박막에서 BexMg1-xO 박막의 조성 변화에 따른 X-선 회절 패턴이다. 높은 유전율을 보일 수 있는 암염(rocksalt) 구조에서의 구조적 변화를 보다 명확히 관찰하고자, 해당 조성 영역에서 X선 회절 패턴을 상세히 관찰하고자 하였다. rocksalt MgO (200) 픽의 위치인 (42.948ㅀ)와 (220) 픽의 위치인 (62.360ㅀ)를 기준으로 BeO가 첨가됨에 따라 해당 암염(rocksalt) 픽의 위치가 오른쪽으로 이동하는 모습이 관찰되었다. 이러한 픽의 변화는 암염(rocksalt) 구조 MgO의 격자상수가 0.4212nm인 데 반해, 암염(rocksalt) 구조 BeO의 격자상수는 0.3630nm로 작기 때문에 BeO 첨가에 따라 면간 거리가 감소하는 것으로부터 이해될 수 있다.
도 5 및 표 2는 도 4로부터 본 발명의 실험예에 따른 유전막으로서 BeO의 조성(x)이 0 내지 38at.%인 박막에서 BexMg1-xO 박막의 조성 변화에 따른 격자상수 변화를 나타낸 그래프 및 표이다.
x in BexMg1-xO a lattice constant [A] (200) a lattice constant [A] (220)
0 4.2112 4.2112
18.44 4.1895 4.198
31.3 4.183 4.191
BexMg1-xO는 순수한 MgO일 때 격자상수 값 0.42112nm를 가지고, BeO 첨가됨에 따라 감소하여, Be0.18Mg0.82O일 때 0.41895nm 내지 0.4198nm의 격자 상수를 가지며, Be0.31Mg0.69O일 때 0.4183nm 내지 0.4191nm의 격자 상수를 가지며, Be0.38Mg0.62O일 때 0.4182nm의 격자 상수를 가진다. BexMg1-xO 박막 내에서 BeO와 MgO로 상분리가 이루어지면 이와 같은 격자상수 감소 효과를 기대할 수 없으며, 따라서 이러한 조성 변화에 따른 격자 상수 변화는 BeO의 조성(x)이 0 내지 38at.%인 영역에서 BexMg1-xO 박막이 고용체를 형성하고 입방정계 암염(cubic rocksalt) 구조로 형성되어 있음을 보여준다.
도 4 및 도 5의 결과를 참조하면, 본 발명의 일 실시예에 따른 유전막은 BexMg1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 x는 0 보다 크고 0.38 이하의 값을 가지는 경우, 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 BexMg1-xO 박막이 고용체를 형성하고 입방정계 암염(cubic rocksalt) 구조로 형성되어 있음을 확인할 수 있다.
도 6 내지 도 9는 각각 본 발명의 일 실험예에 따른 유전막의 형성 방법의 원자층 증착법으로 형성한 MgO, Be0.19Mg0.81O, Be0.52Mg0.48O, BeO 박막의 HRTEM (high-resolution transmission electron microscope) 이미지이다. 도 6을 참조하면, MgO 박막은 TiN 기판 위에서 암염(rocksalt) 구조로 형성된 것을 확인 할 수 있다. 암염(rocksalt) 구조의 MgO (200) 면의 평균적인 면간 거리는 0.211 내지 0.212nm로 측정된다. 도 7을 참조하면, Be0.19Mg0.81O 박막 또한 TiN 기판 위에서 암염(rocksalt) 구조를 형성하고, (200) 면의 평균적인 면간 거리는 0.208 내지 0.209nm로 MgO 보다 줄어든 것을 확인 할 수 있다. 암염(rocksalt) 구조의 BeO의 면간 거리가 암염(rocksalt) 구조의 MgO의 면간 거리 보다 작기 때문에 Be0.19Mg0.81O의 면간 거리가 줄어들었고, 이는 BeO와 MgO가 화학적인 결합을 이루면서 암염(rocksalt) 구조 고용체를 형성하였음을 의미한다. 도 8을 참조하면, 반면 Be0.52Mg0.48O 박막에서는 암염(rocksalt) 구조로의 결정화를 확인하기 어려웠다. 도 9를 참조하면, 순수한 BeO는 암염(rocksalt) 구조가 아닌 섬유아연석(wurtzite) 구조의 (002) 평균 면간 거리인 0.2183nm를 가지는 것을 확인하였고, 이를 통해 순수한 BeO는 섬유아연석(wurtzite) 구조로 결정화됨을 확인하였다.
도 10 내지 도 13은 각각 도 6 내지 도 9의 HRTEM 이미지에서 사각형 영역에 대한 SADP (selected area diffraction pattern) 이미지이다. SADP에서 박막의 조성에 따라 암염(rocksalt) 구조와 섬유아연석(wurtzite) 구조에 대응되는 점들이 관찰된다. 도 10 내지 도 11을 참조하면, MgO와 Be0.19Mg0.81O의 SADP는 해당 조성의 박막이 암염(rocksalt) 구조임을 보여준다. 반면, 도 12를 참조하면, Be0.52Mg0.48O의 SADP의 경우 암염(rocksalt) 구조 MgO에 해당하는 점과 섬유아연석(wurtzite) 구조 BeO에 해당하는 점이 섞여서 나타나는 것을 확인할 수 있다. 이는 Be0.52Mg0.48O의 조성에서는 암염(rocksalt) 구조의 MgO과 섬유아연석(wurtzite) 구조의 BeO로 상분리가 발생했음을 의미한다. 도 13을 참조하면, 순수한 BeO의 SADP의 경우 섬유아연석(wurtzite)의 단일 상에 대응되는 점들을 보여준다.
도 3, 도 6 내지 도 13의 결과를 참조하면, 본 발명의 일 실시예에 따른 유전막은 BexMg1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지는 경우, 상온 안정상으로 섬유아연석(wurtzite) 구조가 나타나지 않으면서 암염(rocksalt) 구조를 가지는 것을 확인할 수 있다.
도 14 및 표 3은 본 발명의 실험예에 따른 유전막으로서 BexMg1-xO 박막의 조성에 따른 밴드갭 변화를 나타낸 그래프 및 표이다.
x in BexMg1-xO Band gap (eV)
0 7.978
0.1 8.041
0.19 8.179
0.32 8.292
0.38 8.302
0.46 8.638
0.52 8.363
0.59 8.3919
0.67 8.2124
0.76 8.4147
0.83 8.548
1 9.2124
전 조성영역에서 매우 높은 (>8eV) 밴드갭을 보여주며, BeO의 비율이 증가함에 따라 밴드갭이 증가한다. MgO의 경우 약 7.8eV의 밴드갭, BeO의 경우 10eV 이상의 밴드갭을 가지는 것으로 알려져 있다. BexMg1-xO의 밴드갭은 차세대 유전물질로 주목 받는 TiO2 (3eV) 및 SrTiO3 (3eV) 등에 비해 월등히 높으며, 현재 주로 이용되고 있는 ZrO2 (5.8eV), HfO2 (5.3 ~ 5.7eV) 등 물질에 비해서도 훨씬 큰 값이다. 높은 밴드갭을 가지는 대표적 물질인 SiO2 (9eV), 비정질 Al2O3 (7.5eV)에 비해서도 높은 값으로, BexMg1-xO는 누설전류 억제 및 박막 두께 감소에 매우 유리한 물질임을 알 수 있다.
도 15 및 표 4는 본 발명의 실험예에 따른 BexMg1-xO 박막의 조성에 따른 유전율 변화를 나타낸 그래프 및 표이다.
x in BexMg1-xO Dielectric Constant
0 9.723
0.1 18.40925
0.19 17.96076
0.32 17.7717
0.38 10.29567
0.46 11.32174
0.52 10.17506
0.59 12.64091
0.67 11.70892
0.76 11.27718
0.83 9.28745
1 9.4849
BexMg1-xO에서 x= 0.1 ~ 0.32 조성 영역에서 다른 조성에 비해 약 두 배 정도 유전율이 상승하는 모습을 확인하였다. BeO 및 MgO 각 단일 박막의 유전율은 10 이하로 단순히 두 물질의 혼합으로는 이러한 유전율의 상승을 기대할 수 없으며, 이는 BexMg1-xO 박막이 해당 조성 영역에서 암염(rocksalt) 구조로 결정 구조가 변화하면서 나타나는 결과라 할 수 있다. BeO의 조성이 더 증가하는 경우 (BeO 비율 > 60at.%), 도 6 내지 도 9 및 도 10 내지 도 13에서처럼 암염(rocksalt) 구조 MgO와 섬유아연석(wurtzite) 구조 BeO로 상분리가 나타나기 때문에, 박막 내 BeO의 암염(rocksalt) 구조제어로 인한 유전율 상승효과가 사라지게 된다.
도 15의 결과를 참조하면, 본 발명의 일 실시예에 따른 유전막은 BexMg1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 x는 0.1 이상이고 0.32 이하의 값을 가지는 경우, 매우 높은 (>8eV) 밴드갭을 가지면서 동시에 높은 유전율(>17)을 가지는 것을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가지는 유전막이며,
    상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물인 것을 특징으로 하는, 유전막.
  2. 제 1 항에 있어서,
    상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나인 것을 특징으로 하는, 유전막.
  3. 제 1 항에 있어서,
    상기 M은 산화물이 상온 안정상으로 암염(rocksalt) 구조를 가질 수 있는 알칼리토금속인 것을 특징으로 하는, 유전막.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 x는 0 보다 크고 0.38 이하의 값을 가지는 것을 특징으로 하는, 유전막.
  6. 제 5 항에 있어서,
    상기 x는 0.1 이상이고 0.32 이하의 값을 가지는 것을 특징으로 하는, 유전막.
  7. 제 1 항에 있어서,
    상기 유전막은 반도체 메모리 소자의 커패시터 유전막인 것을 특징으로 하는, 유전막.
  8. 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착하는 단계; 및
    상기 적층 구조체를 열처리하여 유전막을 구현하는 단계;
    를 포함하되,
    상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가지며,
    상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물인 것을 특징으로 하는,
    유전막의 형성 방법.
  9. 제 8 항에 있어서,
    상기 원자층 증착 공정은 상온에서 350℃ 이내의 온도 범위에서 수행되며, 상기 열처리는 300℃ 내지 600℃의 온도 범위에서 수행되는 것을 특징으로 하는, 유전막의 형성 방법.
  10. 제 8 항에 있어서,
    상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나인 것을 특징으로 하는, 유전막의 형성 방법.
  11. 하부 전극; 상기 하부 전극 상의 유전막; 및 상기 유전막 상의 상부 전극;을 포함하는 커패시터를 구비하되,
    상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가지며,
    상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물인 것을 특징으로 하는,
    반도체 메모리 소자.
  12. 제 11 항에 있어서,
    상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나인 것을 특징으로 하는, 반도체 메모리 소자.
  13. 삭제
  14. 삭제
  15. 제 11 항에 있어서,
    상기 x는 0 보다 크고 0.38 이하의 값을 가지는 것을 특징으로 하는, 반도체 메모리 소자.
  16. 제 15 항에 있어서,
    상기 x는 0.1 이상이고 0.32 이하의 값을 가지는 것을 특징으로 하는, 반도체 메모리 소자.
  17. 제 11 항에 있어서,
    상기 하부 전극은 TiN, TaN, Ru, Pt, Au, Ag, Al, Rh, Mo, Pd, Co, Cu, Ir, SnO2,RuO2,IrO2,MoO2 및 SrRuO3 중 어느 하나로 이루어진 전극을 포함하는, 반도체 메모리 소자.
  18. 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 베릴륨 산화물 및 알칼리토금속 산화물의 적층 구조체를 원자층 증착 공정으로 증착하는 단계;
    상기 적층 구조체 상에 상부 전극을 형성하는 단계; 및
    상기 적층 구조체를 열처리하여 유전막을 구현하는 단계;
    를 포함하되,
    상기 유전막은 BexM1-xO의 화학식을 가지는 화합물로 이루어지되, 상기 M은 알칼리토금속들 중의 어느 하나이며, 상기 x는 0 보다 크고 0.5 보다 작은 값을 가지며, 상온 안정상으로 암염(rocksalt) 구조를 가지며,
    상기 유전막은 베릴륨 산화물과 알칼리토금속 산화물이 각각 상분리되지 않고 암염 구조 고용체를 형성하는 화합물인 것을 특징으로 하는,
    반도체 메모리 소자의 형성 방법.
  19. 제 18 항에 있어서,
    상기 원자층 증착 공정은 상온에서 350℃ 이내의 온도 범위에서 수행되며, 상기 열처리는 300℃ 내지 600℃의 온도 범위에서 수행되는 것을 특징으로 하는, 반도체 메모리 소자의 형성 방법.
  20. 제 18 항에 있어서,
    상기 M은 Mg, Ca, Sr 및 Ba 중의 어느 하나인 것을 특징으로 하는, 반도체 메모리 소자의 형성 방법.
KR1020180047915A 2018-04-25 2018-04-25 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법 KR102084608B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180047915A KR102084608B1 (ko) 2018-04-25 2018-04-25 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법
US16/225,432 US11417516B2 (en) 2018-04-25 2018-12-19 Dielectric layer and a semiconductor memory device including the dielectric layer as a capacitor dielectric layer
CN201811623772.5A CN110400792B (zh) 2018-04-25 2018-12-28 介电膜、具备该介电膜的半导体存储元件以及制造方法
PCT/KR2018/016973 WO2019208903A1 (ko) 2018-04-25 2018-12-31 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180047915A KR102084608B1 (ko) 2018-04-25 2018-04-25 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법

Publications (2)

Publication Number Publication Date
KR20190123956A KR20190123956A (ko) 2019-11-04
KR102084608B1 true KR102084608B1 (ko) 2020-03-04

Family

ID=68291297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047915A KR102084608B1 (ko) 2018-04-25 2018-04-25 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법

Country Status (4)

Country Link
US (1) US11417516B2 (ko)
KR (1) KR102084608B1 (ko)
CN (1) CN110400792B (ko)
WO (1) WO2019208903A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037728B2 (en) * 2017-12-22 2021-06-15 Samsung Electronics Co., Ltd. Dielectric and capacitor and electronic device
TW202113130A (zh) 2019-08-13 2021-04-01 美商應用材料股份有限公司 利用直接微波電漿的ｐｅａｌｄ氮化鈦
KR102390830B1 (ko) * 2019-12-20 2022-04-25 주식회사 포스코 방향성 전기강판용 소둔 분리제 조성물, 방향성 전기강판 및 그의 제조방법
KR20220000513A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373945A (ja) * 2001-06-13 2002-12-26 Nec Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080412A (ko) 1998-04-16 1999-11-05 윤종용 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR100505611B1 (ko) 1998-07-09 2006-04-21 삼성전자주식회사 반도체장치의 커패시터의 제조방법
US6716479B2 (en) * 2002-01-04 2004-04-06 Rutgers, The State University Of New Jersey Tailoring piezoelectric properties using MgxZn1-xO/ZnO material and MgxZn1-xO/ZnO structures
TWI420722B (zh) 2008-01-30 2013-12-21 Osram Opto Semiconductors Gmbh 具有封裝單元之裝置
WO2010023575A1 (en) * 2008-08-26 2010-03-04 Nxp B.V. A capacitor and a method of manufacturing the same
KR20120030370A (ko) * 2009-04-16 2012-03-28 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 도핑된 산화지르코늄 커패시터 물질 및 구조체
US8853713B2 (en) * 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
CN104992777B (zh) * 2015-05-28 2017-05-24 苏州新材料研究所有限公司 一种双轴织构缓冲层结构
KR102621751B1 (ko) 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11037728B2 (en) * 2017-12-22 2021-06-15 Samsung Electronics Co., Ltd. Dielectric and capacitor and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373945A (ja) * 2001-06-13 2002-12-26 Nec Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wide Range Bandgap Modulation Based on ZnO-based Alloys and Fabrication of Solar Blind UV Detectors(Longxing Su외 9명, ACS applied materials & interfaces, pp.14152-14158, 2014.08.04.) 1부.*

Also Published As

Publication number Publication date
CN110400792A (zh) 2019-11-01
KR20190123956A (ko) 2019-11-04
US20190333858A1 (en) 2019-10-31
US11417516B2 (en) 2022-08-16
WO2019208903A1 (ko) 2019-10-31
CN110400792B (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
KR102084608B1 (ko) 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법
KR100648860B1 (ko) 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US7616426B2 (en) Capacitor and method for fabricating the same
US6407435B1 (en) Multilayer dielectric stack and method
US6875667B2 (en) Method for forming capacitor
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US20070026608A1 (en) Flash memory devices having multilayered inter-gate dielectric layers including metal oxide layers and methods of manufacturing the same
KR20020005432A (ko) 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법
US8809160B2 (en) Methods for forming high-K crystalline films and related devices
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
JP5888916B2 (ja) 金属−絶縁体−金属キャパシタおよびその製造方法
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
CN116390641A (zh) 一种HfO2基铁电电容器的制备方法
JP5107227B2 (ja) Ｐｍｏｓ素子電極としての添加物含有導電性金属酸化物
KR102246261B1 (ko) 반도체 메모리 소자용 커패시터 및 이의 제조 방법
US20030129446A1 (en) Multilayer structure used especially as a material of high relative permittivity
CN102007591A (zh) 电容器及电容器的制造方法
KR102194764B1 (ko) 2차원 페로브스카이트 유전막을 형성한 반도체 장치와 그의 제조 방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
DE102005053322A1 (de) Kondensator mit Zirkondioxid und Verfahren zur Herstellung desselben
KR100507864B1 (ko) 수소확산 방지막을 갖는 반도체 소자 제조방법
KR100703838B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR20110013037A (ko) 유전막 및 이를 포함하는 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant