KR100505611B1 - 반도체장치의 커패시터의 제조방법 - Google Patents
반도체장치의 커패시터의 제조방법 Download PDFInfo
- Publication number
- KR100505611B1 KR100505611B1 KR1019980027657A KR19980027657A KR100505611B1 KR 100505611 B1 KR100505611 B1 KR 100505611B1 KR 1019980027657 A KR1019980027657 A KR 1019980027657A KR 19980027657 A KR19980027657 A KR 19980027657A KR 100505611 B1 KR100505611 B1 KR 100505611B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer
- dielectric
- capacitor
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910017109 AlON Inorganic materials 0.000 description 2
- 241000877463 Lanio Species 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
- H01L21/0229—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating liquid atomic layer deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 장치의 커패시터의 제조 방법에 관한 것으로서, 본 발명은 (가) 반도체 기판의 활성 영역에 컨택되도록 하부 전극을 형성하는 단계, (나) 상기 하부 전극 상에 제1 층간막을 형성하는 단계, (다) 상기 제1 층간막 상에 제2 층간막을 형성하는 단계, (라) 원자층 증착법을 사용하여 상기 제2 층간막 상에 유전막으로서의 산화알루미늄막을 형성하는 단계, 및 (마) 상기 산화알루미늄막 상에 상부 전극을 형성하는 단계를 포함함으로써, 유전막의 유전특성이 향상된다.
Description
본 발명은 반도체 장치에 관한 것으로서, 상세하게는 원자층 증착(Atomic Layer Deposition; 이하 ALD)법을 사용하여 고유전율의 유전막이 형성된 반도체 장치의 커패시터의 제조 방법에 관한 것이다.
ALD법은 표면 조절 공정(surface controlled process)으로서 2차원적인 층간 증착을 이용하는 증착법이다. 이와 같은 ALD법은 증착이 항상 표면 운동 영역(surface kinetic regime)에서 이루어지므로 매우 우수한 단차 도포성을 갖는다. 또한, 열분해 방식을 이용하지 않고 각 반응물의 주기적 공급을 통한 화학적 치환으로 반응물을 분해하므로 밀도가 높고 우수한 화학양론적인(stoichoimetry) 막을 얻을 수 있다. 아울러, 화학흡착만을 이용한 층간 성장이 가능하므로 우수한 균일도를 얻을 수 있으며 미세한 막 두께 조절이 용이하다. 따라서, 이와 같은 ALD법은 반도체 장치의 커패시터 유전막을 형성하는 방법으로 각광받고 있으며, 특히 고유전율을 갖는 유전막, 예컨대 산화알루미늄(Al2O3)막 등을 ALD법을 사용하여 증착함으로써 전체 커패시터 용량을 증대시킬 수 있다.
그러나, 현재 사용되고 있는 커패시터의 구조상 ALD법을 이용하여 유전막을 형성시키는 경우 몇 가지 문제가 발생될 수 있다. 즉, 현재 널리 사용되고 있는 반도체 장치의 커패시터의 구조는 하부 전극 상에 유전막으로서 실리콘산화막이 형성되어 있고, 이 실리콘산화막 위에 상부 전극이 형성된 구조로 되어 있다. 그런데, ALD법을 이용하여 하부 전극 상에 직접 유전막을 증착시키는 경우에, 유전막 물질의 특성이 열화되어 커패시터 특성이 떨어지는 문제가 있다. 또한, ALD법을 사용하여 유전막을 증착할 때 증착되는 막과 하부 전극 사이에서 원하지 않는 화학 반응이 발생할 수 있으며, 하부 전극에 도핑되어 있는 불순물이 증착되는 유전막으로 확산하여 커패시터 특성을 떨어뜨릴 수 있다.
본 발명의 목적은, 커패시터 특성을 떨어뜨리지 않고 ALD법을 사용하여 하부 전극 상에 고유전율을 갖는 유전막을 증착시킬 수 있는 구조를 갖는 반도체 장치의 커패시터의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 장치의 커패시터 제조 방법은, (가) 반도체 기판의 활성 영역에 컨택되도록 하부 전극을 형성하는 단계; (나) 상기 하부 전극 상에 제1 층간막을 형성하는 단계; (다) 상기 제1 층간막 상에 제2 층간막을 형성하는 단계; (라) 원자층 증착법을 사용하여 상기 제2 층간막 상에 유전막으로서의 산화알루미늄막을 형성하는 단계; 및 (마) 상기 산화알루미늄막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 층간막은 실리콘질화막이며, 급속 열적 질화 공정을 사용하여 형성하는 것이 바람직하다. 이 때, 상기 실리콘질화막의 두께는 3Å 내지 10Å이 되도록 하는 것이 바람직하다. 상기 제2 층간막은 실리콘산화막이며, 급속 열적 산화 공정을 사용하여 형성하는 것이 바람직하다. 이 때, 상기 실리콘질화막의 두께는 2Å 내지 20Å이 되도록 하는 것이 바람직하다.
그리고, 상기 단계 (라)가 수행된 후에 산소 분위기에서 700℃ 내지 900℃의 온도에서 열처리를 수행하는 단계를 더 포함하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 반도체 장치의 커패시터를 개략적으로 나타내 보인 단면도이다.
도 1을 참조하면, 본 발명에 따른 반도체 장치의 커패시터는, 반도체 기판(100)의 활성 영역과 컨택되도록 하부 전극(120)이 형성된다. 일반적으로, 하부 전극(120)으로서 폴리실리콘막을 사용한다. 그리고, 반도체 기판(100) 상에는 층간 절연막(110)이 형성되어 있으며, 층간 절연막(110)에 형성된 컨택홀을 통해서 하부 전극(120)과 반도체 기판(100)의 활성 영역이 컨택된다. 하부 전극(120) 상에는 층간막(130)이 형성된다. 이 층간막(130)은 후속 공정인 ALD법에 의한 고유전율의 유전막 형성시에 유전막의 유전 특성을 향상시키고, 하부 전극(120)과 유전막 사이의 화학 반응을 억제시키고, 그리고 하부 전극(120)으로부터 유전막으로의 불순물 확산을 방지하기 위한 층이다. 따라서, 층간막(130)은 하나 이상의 막으로 형성할 수도 있는데, SiO2막, Si3N4막, SiON막, Al2O3막, AlN막, AlON막, TiO2막, ZrO2막, HfO2막, Ta2O5막, PbO막, Nb2O5막, PbTiO3막, PZT막, BST막, STO막, CeO2막, Y2O3막, MgO막, SrO막, LaNiO3막 및 LaCoO3막 중 어느 하나 이상의 막으로 형성하는 것이 바람직하다. 예컨대, 유전막으로서 산화알루미늄막(Al2O3막)을 ALD법을 사용하여 증착시키는 경우에는, 층간막(130)으로서 실리콘질화막(131) 및 실리콘산화막(132)을 사용한다.
층간막(130) 상에는 고유전율의 유전막(140)이 형성되는데, 이 유전막(140)은 ALD법에 의해 증착된다. ALD법에 의한 유전막(140) 증착 방법은 후술하기로 한다. 유전막(140)은, SiO2막, Si3N4막, SiON막, Al2O3막, AlN막, AlON막, TiO2막, ZrO2막, HfO2막, Ta2O5막, PbO막, Nb2O5막, PbTiO3막, PZT막, BST막, STO막, CeO2막, Y2O3막, MgO막, SrO막, LaNiO3막 및 LaCoO3막 중 어느 하나의 막인 것이 바람직하다. 유전막(140) 상에는 상부 전극(150)이 형성되는데, 일반적으로 상부 전극(150)으로서 폴리실리콘막을 사용한다.
도 2a 및 도 2b는 실리콘 상에 형성된 산화알루미늄막의 굴절율 및 실리콘산화막 상에 형성된 산화알루미늄막의 굴절율을 각각 나타내 보인 그래프이다.
도 2a 및 도 2b를 참조하면, 동일한 파장대에서 실리콘 상에 직접 형성된 산화알루미늄막의 굴절율보다 실리콘산화막 상에 형성된 산화알루미늄막의 굴절율이 더 크다. 일반적으로 굴절율이 크면 밀도가 증가하므로, 실리콘산화막 상에 형성된 산화알루미늄막이 실리콘 상에 직접 형성된 산화알루미늄막보다 더 치밀하게 되며, 따라서 유전 특성도 향상된다.
그러면, 이와 같은 본 발명에 따른 반도체 장치의 커패시터 제조 방법을 설명하기로 한다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 장치의 커패시터 제조 방법을 설명하기 위한 단면도들이다.
먼저 도 3a에 도시된 바와 같이, 반도체 기판(100)의 활성 영역에 컨택되도록 하부 전극(120)을 형성한다. 이를 위하여, 반도체 기판(100) 상에 형성된 층간 절연막(110)을 식각하여 컨택홀을 형성한다. 그리고, 형성된 컨택홀 및 층간 절연막(110) 상에 커패시터 하부 전극(120), 예컨대 p형 불순물로 도핑된 폴리실리콘막을 증착한다. 증착 방법으로는 통상의 증착법, 예컨대 화학 기상 증착법 등을 사용할 수 있다.
다음에 도 3b에 도시된 바와 같이, 하부 전극(120) 상에 층간막(130)을 형성한다. 즉, 하부 전극(120) 상에 제1 층간막으로서 실리콘질화막(131)을 형성하고, 실리콘질화막(131) 상에 제2 층간막으로서 실리콘산화막(132)을 형성한다. 실리콘질화막(131)은 급속 열적 질화(rapid thermal nitridation) 공정을 사용하여 형성한다. 즉, 반응 챔버 내에 하부 전극(120)이 형성된 반도체 기판을 인입하고, 일정한 열을 가하면서 질화물을 포함하는 소스 가스를 공급한다. 그러면, 하부 전극(120) 상에 실리콘질화막(131)이 형성되는데, 실리콘질화막(131)의 두께는 3Å 내지 10Å이 되도록 한다. 한편, 실리콘질화막(131)을 형성한 후에는 실리콘산화막(132)을 형성한다. 실리콘산화막(132)은 급속 열적 산화(rapid thermal oxidation) 공정을 사용하여 형성한다. 이 때, 실리콘산화막(132)의 두께는 2Å 내지 20Å이 되도록 한다.
다음에 도 3c에 도시된 바와 같이, 실리콘산화막(132) 상에 ALD법을 사용하여 고유전율의 유전막(140), 예컨대 알루미늄산화막을 형성한다. 즉, 하부 전극(120) 상에 층간막(130)이 형성된 반도체 기판을 반응 챔버 내로 로딩시킨 후에 일정 온도 및 압력을 유지한 상태에서 반응 가스인 트리메틸알루미늄(Al(CH3)3) 및 수증기(H2O)를 순차적으로 공급한다. 그리고, 트리메틸알루미늄 및 수증기의 공급이 이루어진 후마다 일정한 퍼징 가스를 공급하여 퍼징 공정을 수행한다. 이와 같은 공정을 반복하면 일정한 두께, 예컨대 10Å 내지 100Å의 산화알루미늄막이 형성되어 유전막(140)으로서 사용된다. 유전막(140)을 형성한 후에는 형성된 유전막(140)의 밀도를 높이고 결함을 제거하기 위하여 산소 분위기에서 700℃ 내지 900℃의 온도에서 열처리를 수행하는 것이 바람직하다.
이와 같이, 유전막(140)을 형성한 후에, 유전막(140) 상에 상부 전극, 예컨대 폴리실리콘막을 형성하면 도 1에 도시된 바와 같은 반도체 장치의 커패시터가 완성된다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 장치의 커패시터 및 그 제조 방법에 의하면, 고유전율을 갖는 유전막을 ALD법을 사용하여 형성하기 전에 하부 전극 상에 소정 물질로 이루어진 적어도 하나의 층간막을 형성하므로, ALD법을 사용하여 유전막을 증착시키는 공정 중에, 유전막과 하부 전극과의 화학 반응이 발생되지 않으며, 하부 전극의 불순물이 유전막으로 확산되지 않으며, 그리고 유전막의 유전 특성이 향상되는 이점이 있다.
도 1은 본 발명에 따른 반도체 장치의 커패시터를 개략적으로 나타내 보인 단면도이다.
도 2a 및 도 2b는 실리콘 상에 형성된 산화알루미늄막의 굴절율 및 실리콘산화막 상에 형성된 산화알루미늄막의 굴절율을 각각 나타내 보인 그래프이다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 장치의 커패시터 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100...반도체 기판 110...층간 절연막
120...하부 전극 130...층간막
131...실리콘질화막 132...실리콘산화막
140...유전막 150...상부 전극
Claims (8)
- (가) 반도체 기판의 활성 영역에 컨택되도록 하부 전극을 형성하는 단계;(나) 상기 하부 전극 상에 제1 층간막을 형성하는 단계;(다) 상기 제1 층간막 상에 제2 층간막을 형성하는 단계;(라) 원자층 증착법을 사용하여 상기 제2 층간막 상에 유전막으로서의 산화알루미늄막을 형성하는 단계; 및(마) 상기 산화알루미늄막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제1항에 있어서,상기 제1 층간막은 실리콘질화막인 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제2항에 있어서,상기 실리콘질화막은 급속 열적 질화 공정을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제2항에 있어서,상기 실리콘질화막의 두께는 3Å 내지 10Å이 되도록 하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제1항에 있어서,상기 제2 층간막은 실리콘산화막인 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제5항에 있어서,상기 실리콘산화막은 급속 열적 산화 공정을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제5항에 있어서,상기 실리콘질화막의 두께는 2Å 내지 20Å이 되도록 하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제1항에 있어서,상기 단계 (라)가 수행된 후에 산소 분위기에서 700℃ 내지 900℃의 온도에서 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027657A KR100505611B1 (ko) | 1998-07-09 | 1998-07-09 | 반도체장치의 커패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027657A KR100505611B1 (ko) | 1998-07-09 | 1998-07-09 | 반도체장치의 커패시터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000008014A KR20000008014A (ko) | 2000-02-07 |
| KR100505611B1 true KR100505611B1 (ko) | 2006-04-21 |
Family
ID=19543591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980027657A KR100505611B1 (ko) | 1998-07-09 | 1998-07-09 | 반도체장치의 커패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505611B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10978552B2 (en) | 2018-05-18 | 2021-04-13 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519514B1 (ko) * | 1999-07-02 | 2005-10-07 | 주식회사 하이닉스반도체 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100693781B1 (ko) * | 2000-10-25 | 2007-03-12 | 주식회사 하이닉스반도체 | 단원자층 증착법을 이용한 실리케이트 형성 방법 |
| KR100418581B1 (ko) * | 2001-06-12 | 2004-02-11 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| KR100400252B1 (ko) * | 2001-06-29 | 2003-10-01 | 주식회사 하이닉스반도체 | 탄탈륨 옥사이드 캐퍼시터의 형성 방법 |
| KR100427030B1 (ko) * | 2001-08-27 | 2004-04-14 | 주식회사 하이닉스반도체 | 다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법 |
| KR100431743B1 (ko) * | 2001-12-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 |
| KR100855263B1 (ko) * | 2001-12-22 | 2008-09-01 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조방법 |
| KR100449248B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 원자층 증착을 이용한 커패시터 형성 방법 |
| KR100470195B1 (ko) * | 2002-04-04 | 2005-02-05 | 동부전자 주식회사 | 반도체 장치의 커패시터 및 그 제조방법 |
| KR100496864B1 (ko) * | 2002-11-13 | 2005-06-22 | 삼성전자주식회사 | 반도체 장치의 캐퍼시터 형성 방법 |
| KR100538096B1 (ko) | 2004-03-16 | 2005-12-21 | 삼성전자주식회사 | 원자층 증착 방법을 이용하는 커패시터 형성 방법 |
| KR200486846Y1 (ko) | 2017-12-12 | 2018-07-06 | 주식회사 보성 비에스 이앤지 | 쓰레기통 |
| KR102084608B1 (ko) | 2018-04-25 | 2020-03-04 | 한국과학기술연구원 | 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620865A (ja) * | 1992-07-06 | 1994-01-28 | Nec Corp | 薄膜キャパシタ |
| KR970018202A (ko) * | 1995-09-13 | 1997-04-30 | 김광호 | 오산화 이탄탈륨(Ta_2 O_5)유전막 커패시터 제조방법 |
| JPH1050944A (ja) * | 1996-05-08 | 1998-02-20 | Siemens Ag | 半導体集積回路におけるコンデンサ及びその製造方法 |
| JPH10135418A (ja) * | 1997-10-07 | 1998-05-22 | Nec Corp | 強誘電体容量およびメモリセル構造 |
| JPH10150155A (ja) * | 1996-11-13 | 1998-06-02 | Samsung Electron Co Ltd | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 |
-
1998
- 1998-07-09 KR KR1019980027657A patent/KR100505611B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620865A (ja) * | 1992-07-06 | 1994-01-28 | Nec Corp | 薄膜キャパシタ |
| KR970018202A (ko) * | 1995-09-13 | 1997-04-30 | 김광호 | 오산화 이탄탈륨(Ta_2 O_5)유전막 커패시터 제조방법 |
| JPH1050944A (ja) * | 1996-05-08 | 1998-02-20 | Siemens Ag | 半導体集積回路におけるコンデンサ及びその製造方法 |
| JPH10150155A (ja) * | 1996-11-13 | 1998-06-02 | Samsung Electron Co Ltd | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 |
| JPH10135418A (ja) * | 1997-10-07 | 1998-05-22 | Nec Corp | 強誘電体容量およびメモリセル構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10978552B2 (en) | 2018-05-18 | 2021-04-13 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of manufacturing the same |
| US11588012B2 (en) | 2018-05-18 | 2023-02-21 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000008014A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7396719B2 (en) | Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film | |
| US7102875B2 (en) | Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof | |
| KR100505611B1 (ko) | 반도체장치의 커패시터의 제조방법 | |
| JP3746968B2 (ja) | 絶縁膜の形成方法および形成システム | |
| KR20010017820A (ko) | 반도체 소자 및 그 제조방법 | |
| US20070098892A1 (en) | Method of forming a layer and method of manufacturing a capacitor using the same | |
| KR20040093255A (ko) | Ａｌｄ에 의한 금속 박막 형성 방법, 란탄 산화막 형성방법 및 반도체 소자의 고유전막 형성 방법 | |
| KR20030043380A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US7135422B2 (en) | Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device | |
| KR100326269B1 (ko) | 반도체소자의고유전체캐패시터제조방법 | |
| KR19990018186A (ko) | 반도체 장치 | |
| KR100809336B1 (ko) | 메모리 소자의 제조 방법 | |
| KR100532960B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010088207A (ko) | 탄탈륨산화막-티타늄산화막 복합유전막 형성방법 | |
| KR100575854B1 (ko) | 캐패시터 제조방법 | |
| KR100624927B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100434704B1 (ko) | 반도체소자의캐패시터 및 그 제조방법 | |
| KR100673203B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100604664B1 (ko) | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 | |
| KR100311178B1 (ko) | 캐패시터 제조방법 | |
| KR100993170B1 (ko) | 고유전막을 형성하는 방법 및 이를 이용한 반도체 커패시터제조 방법 | |
| KR101026477B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100538808B1 (ko) | 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법 | |
| KR100644724B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100529393B1 (ko) | 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |