KR100431743B1 - 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 - Google Patents
원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR100431743B1 KR100431743B1 KR10-2001-0081178A KR20010081178A KR100431743B1 KR 100431743 B1 KR100431743 B1 KR 100431743B1 KR 20010081178 A KR20010081178 A KR 20010081178A KR 100431743 B1 KR100431743 B1 KR 100431743B1
- Authority
- KR
- South Korea
- Prior art keywords
- tin
- capacitor
- flushing
- forming
- titanium nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000000231 atomic layer deposition Methods 0.000 title claims abstract description 43
- 239000003990 capacitor Substances 0.000 title claims abstract description 39
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 title claims abstract description 16
- 238000011010 flushing procedure Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 23
- 239000012495 reaction gas Substances 0.000 claims description 13
- 238000011068 loading method Methods 0.000 claims description 3
- 238000011066 ex-situ storage Methods 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 89
- 239000010408 film Substances 0.000 description 35
- 238000005229 chemical vapour deposition Methods 0.000 description 34
- 239000007789 gas Substances 0.000 description 31
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010926 purge Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000220259 Raphanus Species 0.000 description 2
- 235000006140 Raphanus sativus var sativus Nutrition 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- -1 titanium nitrides Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 후속 상부전극 형성을 위한 소스가스가 유전막 표면에 노출됨에 따른 누설전류특성 및 캐패시턴스특성이 열화되는 것을 방지하도록 한 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 캐패시터의 제조 방법은 반도체기판 상부에 하부전극을 형성하는 단계, 상기 하부전극상에 유전막을 형성하는 단계, NH3분위기에서 플러싱처리하여 상기 유전막 표면을 질화시키는 단계, 및 상기 질화된 유전막 상에 상부전극으로서 원자층증착법에 의한 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자의 캐패시터 제조 방법에 관한 것으로, 특히 MIM 구조의 탄탈륨산화막을 이용한 캐패시터의 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2나 Si3N4에 비해 유전상수가 큰 Ta2O5, TaON, TiO2, SrTiO3, (Ba,Sr)TiO등의 고유전물질에 대한 연구가 활발히 진행되고 있다.
특히, 저압화학적기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용한 탄탈륨산화막(Ta2O5)은 비교적 유전율이 높아 적용 가능성이 높은 것으로 알려졌다.
최근에, 소자의 집적화에 의해 소자 크기가 감소함에 따라 유효산화막두께의 감소가 요구되며, 보다 신뢰성있는 소자를 제조하기 위해서는 바이어스전압(Bias voltage)에 따른 ΔC의 감소 및 누설전류와 같은 전기적 특성을 개선시키는 것이 필요하다.
이러한 특성 개선을 위해서 폴리실리콘대신 금속막을 전극으로 이용하는 MIS(Meta-Insulator-Silicon), MIM(Metal-Insulator-Metal) 캐패시터가 연구되고 있으며, MIM 캐패시터 제조시 캐패시터의 유효산화막두께(Tox), 누설전류 특성이 개선된 신뢰성 있는 소자를 제조하기 위해서는 양질의 캐패시터 유전막을 증착하는 공정이 매우 중요하다 할 것이다.
종래 Ta2O5를 유전막으로 하는 MIM 캐패시터에서는 상부전극으로 화학기상증착법에 의한 TiN을 적용하고 있다.
따라서, 유전막위에 증착되는 상부전극의 증착조건에 의해 유전막이 어택받는다.
한편, TiCl4소스와 NH3반응가스를 이용한 화학기상증착법으로 TiN을 증착하는 경우, 다음과 같은 반응이 일어난다.
상기한 반응식1에 의해 TiN이 증착되는데, 반응이 일어나는 챔버에 TiCl4, NH3가 먼저 노출될 경우에는 다음과 같은 반응이 일어난다.
Ta2O5(s) + 5Cl2= 2TaCl5(g) + 5O2
반응식2에 의해, 유전막인 Ta2O5의 유전 특성 저하를 피할 수 없기 때문에 반응가스인 TiCl4와 NH3의 적절한 챔버내 플로우가 필요하다.
따라서, 종래에는 화학기상증착방법을 이용한 TiN(이하 'CVD TiN'이라 약칭함) 증착시 NH3나 TiCl4를 챔버내로 프리플러싱(pre-flushing)하지 않는 공정을 이용하고 있다.
도 1은 NH3분위기의 급속열처리 온도에 따른 누설전류밀도를 도시한 도면으로, 화학기상증착법을 이용한 TiN 증착전에 NH3분위기의 급속열처리(RTP)를 처리했을 때 급속열처리(RTP) 온도(노말, 750℃, 850℃)에 따른 누설전류밀도를 나타내고 있다.
도 1을 참조하면, NH3분위기의 고온 급속열처리(RTP)시 온도가 증가함에 따라 누설전류밀도가 현저하게 증가함을 알 수 있다.
도 2a는 CVD TiN 공정에서 NH3플러싱에 의해 변하는 캐패시턴스를 도시한 도면이고, 도 2b는 CVD TiN 공정에서 NH3플러싱에 의해 변하는 누설전류밀도를 도시한 도면이다.
도 2a 및 도 2b를 참조하면, NH3플러싱공정후 630℃의 CVD TiN 공정을 진행한 경우, 패시턴스(Cs)는 개선되지만 누설전류특성은 여전히 저하됨을 알 수 있다.
도 3은 NH3플러싱에 따른 캐패시터의 누설전류변화를 도시한 도면으로서, 바이어스전압(bias voltage)이 증가함에 따라 누설전류밀도가 증가함을 알 수 있다.
전술한 문제로 인해 TiCl4소스를 이용한 CVD TiN 증착 공정에서는 NH3플러싱 공정을 사용하지 못하고 있는 실정이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 후속 상부전극 형성을 위한 소스가스가 유전막 표면에 노출됨에 따른 누설전류특성 및 캐패시턴스특성이 열화되는 것을 방지하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 캐패시터의 상부전극으로 적용되는 티타늄나이트라이드막의 원자층증착법을 제공하는데 있다.
도 1은 종래 NH3분위기의 급속열처리 온도에 따른 누설전류밀도를 도시한 도면,
도 2a는 CVD TiN 공정에서 NH3플러싱에 의해 변하는 캐패시턴스를 도시한 도면,
도 2b는 CVD TiN 공정에서 NH3플러싱에 의해 변하는 누설전류밀도를 도시한 도면,
도 3은 NH3플러싱에 따른 캐패시터의 누설전류변화를 도시한 도면,
도 4는 본 발명의 실시예에 따른 원자층증착법에 의한 TiN의 형성 방법을 도시한 타이밍도,
도 5a 내지 도 5b는 도 4에 따른 ALD TiN을 적용한 캐패시터의 제조 방법을 도시한 공정 단면도,
도 6은 플러싱공정의 유무에 따른 ALD TiN 공정과 CVD TiN 공정을 적용한 캐패시터의 캐패시턴스 특성을 비교한 도면,
도 7은 플러싱공정의 유무에 따른 ALD TiN 공정과 CVD TiN 공정을 적용한 캐패시터의 누설전류 특성을 비교한 도면,
표 1은 플러싱공정의 유무에 따른 ALD TiN 공정과 CVD TiN 공정을 적용한 캐패시터의 TDDB 특성을 비교한 표.
*도면의 주요 부분에 대한 부호의 설명
11 : 반도체기판 12 : 필드산화막
13 : 게이트산화막 14 : 워드라인
15a, 15b : 소스/드레인 17 : 비트라인콘택
18 : 비트라인 20 : 스토리지노드콘택
21 : 제1TiN 22 : Ta2O5
23 : 제2TiN
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판 상부에 하부전극을 형성하는 단계, 상기 하부전극상에 유전막을 형성하는 단계, NH3분위기에서 플러싱처리하여 상기 유전막 표면을 질화시키는 단계, 및 상기 질화된 유전막 상에 상부전극으로서 원자층증착법에 의한 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 티타늄나이트라이드막을 형성하는 단계는, 상기 플러싱된 반도체기판을 원자층증착챔버내에 로딩시키는 단계, 및 상기 증착챔버내로 티타늄나이트라이드 소스와 반응가스를 교대로 공급하여 상기 유전막상에 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하고, 상기 티타늄나이트라이드소스는 TiCl4이고, 상기 반응가스는 NH3인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
통상적으로 원자층 증착법(Atomic Layer Deposition; ALD)은 반응소스를 챔버 내로 순차적으로 주입하고 제거하는 방식으로 반도체 기판상에 복수의 단원자층을 순차적으로 증착하는 방법이다.
이러한 원자층증착법(ALD)은 화학기상증착법(CVD)처럼 화학반응을 이용하는 증착법이지만 각각의 가스가 챔버 내에서 혼합되지 않고 한개씩 펄스로 흘려진다는 점에서 화학기상증착법(CVD)과 구별된다.
예컨대, A와 B 가스를 사용하는 경우, 먼저 A가스만을주입한다. 이 때, A가스 분자가 화학흡착(Chemical absorption)된다. 챔버에 잔류한 A가스는 아르곤이나질소와 같은 비활성가스로 퍼지한다. 이후 B가스만을 주입하면, A가스와와 B가스 사이의 반응은 화학흡착된 A가스가 있는 표면에서만 일어나 단원자층 박막이 증착된다. 이때문에 어떠한 몰포로지(Morphology)를 가진 표면이라 해도 100%의 단차피복성(Step coverage)을 획득할 수 있는 것으로 알려져 있다. A가스 및 B가스의 반응 후 챔버에 잔존하는 B가스 및 반응부산물을 퍼지시킨다. A 또는 B 가스를 유입시켜 원자층 증착을 반복함으로써 박막의 두께를 원자층 단위로 조절할 수 있게 된다.
다시 말하면, 원자층 증착법에 의한 박막의 두께는 증착공정의 반복횟수와 밀접한 관계가 있다.
도 4는 본 발명의 실시예에 따른 원자층 증착법을 이용한 TiN(이하 'ALD TiN'이라 약칭함)의 형성 방법을 도시한 공정 흐름도이다.
먼저, TiN이 증착될 기판을 증착챔버내에 로딩한 후, TiN 소스가스공급기로부터 TiN 소스공급관을 통해 TiN 소스를 증착챔버내로 T1시간동안 유입시킨다. 여기서, T1시간은 TiN 소스가 기판상에 화학적으로 흡착하여 원자층을 형성하는데 충분한 시간이다.
한편, TiN 소스의 원활한 흐름을 위하여 아르곤(Ar)과 같은 운반(carrier) 가스를 하여 TiN 소스와 함께 혼합하여 증착챔버내로 유입시킬 수 있다.
상술한 T1시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 TiN 소스인 TiCl4를 3sccm∼150sccm의 유량으로 0.1초∼1초동안 유입시키며,TiCl4이 흡착될 기판은 300℃∼600℃를 유지한다.
T1시간동안 TiN 소스를 공급한 후, TiN 소스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T2시간동안 공급하여 기판위에 화학적으로 흡착하지 않고 증착챔버내에 남아 있는 TiN 소스를 배기가스관을 통해 제거한다.
이때, T2시간은 미반응 TiN 소스를 제거하기에 충분한 시간이면 되는데, 0.1초∼1초가 바람직하고, 퍼지가스로는 Ar, N2, He를 이용한다. 이때, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
한편, 퍼지가스외에 펌핑(pumping)에 의해 미반응 TiN 소스를 제거할 수도 있다.
T2시간동안 미반응 TiN 소스를 퍼지시킨 후, 반응가스공급기로부터 반응가스공급관을 통해 NH3를 증착챔버내로 T3시간동안 유입시킨다. 여기서, T3시간은 NH3가 기판상에 화학적으로 흡착된 TiN 소스와 반응하는데 충분한 시간이다.
이때, 기판에 흡착된 TiCl4와 반응가스인 NH3이 반응하여 기판상에 순수한 TiN 원자층 박막을 형성시킨다.
상술한 T3시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 반응가스인 NH3를 100sccm∼3000sccm의 유량으로 0.1초∼1초동안 유입시키며, TiCl4이 흡착된 기판은 300℃∼600℃를 계속 유지한다.
T3시간동안 NH3를 공급한 후, 반응가스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T4시간동안 공급하여 TiCl4와 NH3의 반응부산물을 배기가스관을 통해 제거한다.
이때, T4시간은 반응부산물을 제거하기에 충분한 시간이면 되는데, 0.1초∼1초가 바람직하고, 퍼지가스로는 Ar, N2, He를 이용한다. 이때, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
이와 같이, TiN 소스 공급 단계, 퍼지가스 공급 단계, 반응가스(NH3) 공급 단계, 퍼지가스 공급 단계로 이루어진 하나의 사이클을 거치면서 일정한 두께의 TiN이 증착된다.
이 사이클을 반복하면 TiN의 두께가 비례적으로 증가하기 때문에 사이클의 반복을 통하여 원하는 두께의 TiN 박막을 기판상에 증착할 수 있다. 이때, 하나의 사이클당 증착되는 TiN 박막의 두께는 증착챔버내로 유입되는 TiN 소스, 반응가스 및 퍼지가스의 공급 유량과 공급 시간에 따라 결정된다.
도 4에 의한 ALD TiN은 CVD TiN보다 불순물 함량, 비저항 및 증착온도가 낮고, 우수한 단차피복성을 구현할 수 있는 장점이 있다.
도 5a 내지 도 5b는 도 4에 따른 ALD TiN을 이용한 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 반도체기판(11)의 소정 부분에 필드산화막(12)을 형성하여 활성영역을 정의하고, 반도체기판(11)의 활성영역상에 게이트산화막(13)과 워드라인(14)을 형성한 후, 워드라인(14) 양측의 반도체기판(11)에 불순물을 이온주입하여 소스/드레인(15a, 15b)을 형성한다.
여기서, 소스/드레인(15a,15b)은 비트라인이 콘택될 일측 소스/드레인(15b)과 스토리지노드콘택이 콘택될 타측 소스/드레인(15a)이며, 타측 소스/드레인(15a)에는 이웃한 캐패시터가 형성되기 위해 각각 스토리지노드콘택이 콘택된다.
다음으로, 워드라인(14)을 포함한 반도체기판(11)상에 제1층간절연막(16)을 형성한 후, 콘택마스크(도시 생략)를 식각마스크로 제1층간절연막(16)을 식각하여 소스/드레인(15a, 15b) 중 일측 소스/드레인(15b)을 노출시키는 비트라인콘택홀(도시 생략)을 형성한다. 연속해서, 비트라인콘택홀을 통해 일측 소스/드레인(15b)에 접속되는 비트라인콘택(17)을 형성한 후, 비트라인콘택(17)상에 비트라인(18)을 형성한다.
이때, 비트라인(18)은 평면적으로 보면, 워드라인(14)과 교차하는 방향으로 형성된다.
다음으로, 비트라인(18)을 포함한 제1층간절연막(16)상에 제2층간절연막(19)을 형성한 후, 제2층간절연막(19)상에 스토리지노드콘택마스크(도시 생략)를 형성한다. 그리고, 스토리지노드콘택마스크에 의해 노출된 제2층간절연막(19)과 제1층간절연막(16)을 동시에 식각하여 타측 소스/드레인(15a)을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
다음으로, 스토리지노드콘택홀에 스토리지노드콘택(20)을 매립시킨다.
이때, 스토리지노드콘택(20)은 통상적으로 폴리실리콘플러그(polysilicon-plug), 티타늄실리사이드(Ti-silicide) 및 티타늄나이트라이드(TiN)의 순서로 적층된 구조물로서, 이들의 형성 방법은 생략하기로 한다. 여기서, 티타늄실리사이드는 폴리실리콘플러그와 하부전극간 오믹콘택(ohmic contact)을 형성해주며, 티타늄나이트라이드는 폴리실리콘플러그와 하부전극간 상호확산을 방지하는 배리어막(barrier)이다.
계속해서, 제2층간절연막(19)상에 스토리지노드콘택(20)에 접속되는 캐패시터의 하부전극인 제1TiN(21)을 증착한 후, 제1TiN(21)상에 캐패시터의 유전막인 Ta2O5(22)을 증착한다.
이때, 제1TiN(21)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 통해 증착하고, Ta2O5(22)의 증착법으로는 금속유기화학기상증착법(Metal Organic CVD), 원자층증착법(ALD) 및 물리기상증착법(Physical Vapor Deposition; PVD) 중에서 선택된다.
다음으로, 상부전극인 제2TiN(23) 증착전에 세정공정의 일종인 NH3플러싱 공정을 실시하여 Ta2O5(22) 표면을 질화시킨다.
이때, NH3플러싱 공정은 NH3의 유량을 100sccm∼3000sccm으로 유입시키면서 이루어지고, 20초∼60초동안 실시한다.
그리고, NH3플러싱 공정은 제2TiN(23) 증착시 반응가스로 이용되는 NH3를 TiN 소스 공급전에 미리 공급하므로써 실시하는 인시튜(in-situ) 공정이나, 별도의 플러싱 장치에서 실시하는 엑시튜(Ex-citu) 공정이 가능하다.
도 5b에 도시된 바와 같이, NH3플러싱 공정에 의해 표면이 질화된 Ta2O5(22)상에 제2TiN(23)을 도 3에 따른 순서에 의해 증착한다.
한편, 제2TiN(23) 증착전에 NH3플러싱 공정을 실시하는 이유는 TiN 증착시 TiCl4에 의한 Ta2O5(22)의 열화를 방지하기 위함이다.
부가하여 설명하면, 제2TiN(23)이 증착될 하부의 Ta205(22)은 제2TiN(23) 증착시 공급되는 TiCl4와 NH3에 의해 영향을 받아 특성이 열화되는데(반응식1, 반응식2 참조), 특히, 고온 열처리가 어려운 MIM 캐패시터에서는 Ta205(22)가 완전히 결정화(Densification)되지 않아 반응식2에 의해 TiCl4에 특히 취약하게 된다.
즉, 도 4에 의해 증착된 TiN은 0.3Å∼0.5Å/사이클 정도의 증착률(Deposition Rate)을 가지는데, 이로 인해 TiN의 모노레이어(Monolayer)가 형성되기 위해서는 3사이클의 시간이 필요한 장시간의 증착 공정이 요구된다.
결국, 3사이클의 장시간 공정이 진행되는 동안 TiCl4에 Ta2O5(22)의 표면이 노출되는 시간이 증가하게 되어 TiCl4에 의한 Ta2O5(22)의 열화를 피할 수 없다.
따라서, ALD TiN 공정시 사이클 진행에 따른 Ta2O5와 TiCl4의 반응을 억제하기 위해 NH3플러싱 공정을 실시한다.
이때, NH3플러싱에 의해 Ta2O5(22)의 표면은 반응식1과 같이 어택을 받을 수 있지만, 저온의 원자층증착(ALD) 공정이기 때문에 Ta205(22)와 NH3의 반응은 억제된다.
도 6은 플러싱공정이 없는 경우, ALD TiN 공정전에 NH3플러싱 공정을 실시하는 경우 및 CVD TiN 공정전에 NH3플러싱 공정을 실시한 경우의 캐패시터의 캐패시턴스(Cs)를 비교한 도면이다.
도 6을 참조하면, NH3플러싱 공정없이 630℃의 CVD TiN 공정을 진행한 경우에는 캐패시턴스가 가장 낮고 NH3플러싱공정 및 470℃의 ALD TiN 공정을 모두 진행한 경우에 캐패시턴스가 가장 높음을 알 수 있다.
한편, NH3플러싱공정과 630℃의 CVD TiN 공정을 진행하더라도 NH3플러싱 공정없이 470℃의 ALD TiN 공정을 진행한 경우보다 캐패시턴스가 낮기 때문에, 본 발명의 ALD TiN 공정은 CVD TiN 공정에 비해 캐패시턴스를 높힐 수 있음을 알 수 있다.
도 7은 플러싱공정이 없는 경우, ALD TiN 공정전에 NH3플러싱 공정을 실시하는 경우 및 CVD TiN 공정전에 NH3플러싱 공정을 실시한 경우의 캐패시터의 누설전류 특성을 비교한 도면이다.
도 7을 참조하면, NH3플러싱 공정없이 630℃의 CVD TiN 공정을 진행한 경우와 NH3플러싱 공정과 630℃의 CVD TiN 공정을 모두 진행한 경우는, NH3플러싱공정 및 470℃의 ALD TiN 공정을 모두 진행한 경우에 비해 누설전류가 매우 높음을 알 수 있다.
한편, 비록 ALD TiN 공정이라 하더라도 NH3플러싱공정을 실시하지 않은 경우에는 CVD TiN 공정을 진행한 경우보다 누설전류가 높은 특성이 있으므로, 누설전류 특성을 개선시키기 위해서는 반드시 NH3플러싱 공정을 실시해야만 한다.
표 1은 CVD TiN 및 ALD TiN 적용시 캐패시터의 TDDB(Time Dependent Dielectric Breakdown) 특성을 비교한 표이다.
| ALD TiN | CVD TiN | |||
| NH3플러싱공정 | 무 | 유 | 무 | 유 |
| 1×108초[log(TBD)] | 2.83V | 3.11V | 2.66V | 2.56V |
| 1.0V(내전압) | 0.9×1016초 | 7.8×1017초 | 2.0×1014초 | 4.0×1013초 |
표 1에 따르면, 특정 시간[1×108초[log(TBD)]]에서 내전압이 NH3플러싱 공정이 실시된 ALD TiN의 경우에는 3.11V로 높아 NH3플러싱 공정이 실시되지 않은 ALD TiN의 2.83V에 비해 TDDB 특성이 개선됨을 알 수 있고, NH3플러싱 공정이 실시된 CVD TiN의 경우에는 2.56V로 NH3플러싱 공정의 유무에 관계없이 ALD TiN 보다 TDDB 특성이 저하됨을 알 수 있다.
상술한 본 발명은 캐패시터의 유전막이 상부전극 증착시 손상받아 열화된느 것을 방지하기 위해 상부전극 증착전에 유전막 표면을 플러싱공정에 의해 질화시킨다.
또한, 상부전극이 저온 공정이 가능한 원자층증착법으로 증착됨에 따라 더욱 유전막의 열화를 방지할 수 있다.
본 발명은 Ta2O5을 유전막으로 이용하는 적층 캐패시터에 대해 설명하였으나, 상하부전극으로 TiN을 이용하는 적층, 실린더형, 오목형, MIS 구조 및 MIM 구조를 포함한 모든 캐패시터에 적용가능하며, 아울러 산화물박막을 유전막으로 이용하고 상하부전극으로 TiN을 이용하는 모든 DRAM 및 FeRAM에 적용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 캐패시터의 상부전극으로 원자층증착법을 이용한 TiN을 적용하고, 상부전극 형성전에 유전막 표면을 NH3플러싱하므로써 캐패시턴스 및 누설전류 특성을 개선시킬 수 있는 효과가 있다.
Claims (9)
- 삭제
- 삭제
- 반도체기판 상부에 하부전극을 형성하는 단계;상기 하부전극상에 유전막을 형성하는 단계;NH3분위기에서 플러싱처리하여 상기 유전막 표면을 질화시키는 단계; 및상기 질화된 유전막 상에 상부전극으로서 원자층증착법에 의한 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제3항에 있어서,상기 NH3분위기에서 플러싱처리는,NH3의 유량을 100sccm∼3000sccm으로 유입시키면서 20초∼60초동안 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제3항에 있어서,상기 NH3분위기에서 플러싱처리는,상기 티타늄나이트라이드막 형성전에 인시튜로 이루어지거나 또는 엑시튜로 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제3항에 있어서,상기 티타늄나이트라이드막을 형성하는 단계는,상기 플러싱처리된 반도체기판을 원자층증착챔버내에 로딩시키는 단계; 및상기 증착챔버내로 티타늄나이트라이드 소스와 반응가스를 교대로 공급하여 상기 유전막상에 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법
- 제6항에 있어서,상기 티타늄나이트라이드소스는 TiCl4인 것을 특징으로 하는 캐패시터의 제조 방법.
- 제6항에 있어서,상기 반응가스는 NH3인 것을 특징으로 하는 캐패시터의 제조 방법.
- 제6항에 있어서,상기 티타늄나이트라이드막을 형성하는 단계는, 상기 반도체기판을 300℃∼600℃ 온도로 유지시키고, 상기 증착챔버의 압력을 1torr∼10torr로 유지시키며, 3sccm∼150sccm 유량의 TiCl4와 100sccm∼3000sccm 유량의 NH3를 0.1초∼1초동안 유입시켜 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0081178A KR100431743B1 (ko) | 2001-12-19 | 2001-12-19 | 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0081178A KR100431743B1 (ko) | 2001-12-19 | 2001-12-19 | 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030050674A KR20030050674A (ko) | 2003-06-25 |
| KR100431743B1 true KR100431743B1 (ko) | 2004-05-17 |
Family
ID=29576381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0081178A KR100431743B1 (ko) | 2001-12-19 | 2001-12-19 | 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100431743B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542247B1 (ko) * | 2002-07-19 | 2006-01-16 | 주식회사 하이닉스반도체 | 배치형 챔버를 이용한 티타늄나이트라이드막의원자층증착법 및 그를 이용한 캐패시터의 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990080629A (ko) * | 1998-04-20 | 1999-11-15 | 김영환 | 캐패시터의 형성 방법 |
| KR20000008014A (ko) * | 1998-07-09 | 2000-02-07 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
| KR20000007465A (ko) * | 1998-07-03 | 2000-02-07 | 윤종용 | 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법 |
| KR20010052799A (ko) * | 1998-06-12 | 2001-06-25 | 조셉 제이. 스위니 | 유전체층을 형성하기 위한 방법 및 장치 |
| KR20010063450A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| KR20010084675A (ko) * | 2000-02-28 | 2001-09-06 | 윤종용 | 확산방지막을 가진 반도체 장치의 커패시터 형성방법 |
-
2001
- 2001-12-19 KR KR10-2001-0081178A patent/KR100431743B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990080629A (ko) * | 1998-04-20 | 1999-11-15 | 김영환 | 캐패시터의 형성 방법 |
| KR20010052799A (ko) * | 1998-06-12 | 2001-06-25 | 조셉 제이. 스위니 | 유전체층을 형성하기 위한 방법 및 장치 |
| KR20000007465A (ko) * | 1998-07-03 | 2000-02-07 | 윤종용 | 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법 |
| KR20000008014A (ko) * | 1998-07-09 | 2000-02-07 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
| KR20010063450A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| KR20010084675A (ko) * | 2000-02-28 | 2001-09-06 | 윤종용 | 확산방지막을 가진 반도체 장치의 커패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030050674A (ko) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849505B2 (en) | Semiconductor device and method for fabricating the same | |
| US7053432B2 (en) | Enhanced surface area capacitor fabrication methods | |
| US7109542B2 (en) | Capacitor constructions having a conductive layer | |
| KR100384850B1 (ko) | 탄탈륨옥사이드 유전막 형성 방법 | |
| US6800567B2 (en) | Method for forming polyatomic layers | |
| US7288808B2 (en) | Capacitor constructions with enhanced surface area | |
| US20050110069A1 (en) | Hafnium oxide and aluminium oxide alloyed dielectric layer and method for fabricating the same | |
| KR100672766B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US20060128127A1 (en) | Method of depositing a metal compound layer and apparatus for depositing a metal compound layer | |
| US20040224475A1 (en) | Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices | |
| KR100450685B1 (ko) | 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치 | |
| US20060240679A1 (en) | Method of manufacturing semiconductor device having reaction barrier layer | |
| KR100655140B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR100384851B1 (ko) | 원자층 증착법에 의한 캐패시터 제조 방법 | |
| KR100500940B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100443350B1 (ko) | 스트론튬루테늄산화물의 단원자층 증착 방법 | |
| KR20100006899A (ko) | 반도체 소자의 적층형 커패시터 제조방법 | |
| KR20040100766A (ko) | 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법 | |
| KR100431743B1 (ko) | 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 | |
| KR100809336B1 (ko) | 메모리 소자의 제조 방법 | |
| KR20050056408A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100533981B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100422596B1 (ko) | 캐패시터의 제조 방법 | |
| KR100414868B1 (ko) | 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |