JP4911838B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4911838B2 JP4911838B2 JP2001206786A JP2001206786A JP4911838B2 JP 4911838 B2 JP4911838 B2 JP 4911838B2 JP 2001206786 A JP2001206786 A JP 2001206786A JP 2001206786 A JP2001206786 A JP 2001206786A JP 4911838 B2 JP4911838 B2 JP 4911838B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- insulating film
- interlayer insulating
- forming
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Description
【発明の属する技術分野】
この発明は、DRAMとSRAMとが混載する半導体装置において、特にSRAMのセル面積を縮小するのに有効なシェアードコンタクトを容易に形成できる構造を有する半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
図9は、従来の半導体装置に用いられるSRAMのメモリセルを示す回路図である。図9において、101,102は負荷の役割をするPMOSロードトランジスタ、103,104は電荷を引き抜く役割をするNMOSドライブトランジスタ、105,106は情報をビット線に引き出す役割をするNMOSアクセストランジスタ、Vccは電源ライン、GNDはグランドライン、WLはワード線である。また、NMOSアクセストランジスタ105がビット線‘BL’に接続し、NMOSアクセストランジスタ106がビットバー線‘/BL’に接続している。
【0003】
図10は、従来の半導体装置に用いられるSRAMのメモリセルを示すレイアウト図であり、図9に示された回路図をレイアウトした一例を示している。図10において、図9と同一符号は同一または相当部分を示すのでその説明を省略する。111はPMOSロードトランジスタ101及びNMOSドライブトランジスタ103のゲート、112はPMOSロードトランジスタ102及びNMOSドライブトランジスタ104のゲート、113はNMOSアクセストランジスタ105のゲート、114はNMOSアクセストランジスタ106のゲートである。
【0004】
また、図10において、115はNMOSドライブトランジスタ103及びNMOSアクセストランジスタ105の活性領域上コンタクト、116はPMOSロードトランジスタ102及びNMOSドライブトランジスタ104のゲート上コンタクト、117はPMOSロードトランジスタ101の活性領域上コンタクト、118はPMOSロードトランジスタ102の活性領域上コンタクト、119はPMOSロードトランジスタ101及びNMOSドライブトランジスタ103のゲート上コンタクト、120はNMOSドライブトランジスタ104及びNMOSアクセストランジスタ106の活性領域上コンタクト、121は活性領域上コンタクト115,117及びゲート上コンタクト116を接続する第1層アルミ配線、122は活性領域上コンタクト118,120及びゲート上コンタクト119を接続する第1層アルミ配線、123はPMOSロードトランジスタ101に接続する第1層アルミ配線、124はPMOSロードトランジスタ102の活性領域上コンタクト、125は活性領域上コンタクト124に接続する第1層アルミ配線である。
【0005】
なお、第1層アルミ配線121は、PMOSロードトランジスタ101及びNMOSドライブトランジスタ103の出力をPMOSロードトランジスタ102及びNMOSドライブトランジスタ104のゲート112につなぐクロスカップル部であり、第1層アルミ配線122は、PMOSロードトランジスタ102及びNMOSドライブトランジスタ104の出力をPMOSロードトランジスタ101及びNMOSドライブトランジスタ103のゲート111につなぐクロスカップル部である。また、スルーホール及び第2層以上のアルミ配線は、図示を省略している。図10に示されたレイアウトの一例では、各コンタクト115〜120,124はそれぞれ単独で配置されている。この明細書において、これら単独で配置される各コンタクト115〜120,124を通常のコンタクトと称する場合がある。
【0006】
図11は、従来の半導体装置に用いられるSRAMのメモリセルを示すレイアウト図であり、図10に示されたレイアウト図に対しシェアードコンタクトを用いてセル面積を縮小した一例を示している。図11において、図10と同一符号は同一または相当部分を示すのでその説明を省略する。131はゲート上コンタクト116及び活性領域上コンタクト117を一つのコンタクトによって形成するシェアードコンタクト、132はゲート上コンタクト119及び活性領域上コンタクト118を一つのコンタクトによって形成するシェアードコンタクトである。図11に示されたように、ゲート幅方向のセル寸法が短くなるので、SRAMのセル面積を縮小することができる。
【0007】
図12は、従来の半導体装置におけるSRAMの製造工程を示す断面図であり、図11に示されたA−A’線における断面図に相当する。図12において、201はシリコン基板内ウェル部、202は分離酸化膜、203はゲート酸化膜、204はゲート112に相当するゲート電極、205はゲート111の配線部に相当するゲート配線、206はゲート電極204の側壁に形成するサイドウォール、207はゲート配線205の側壁に形成するサイドウォール、208はソースドレインの拡散層、209は拡散層208上のシリサイド層、210はゲート電極204上のシリサイド層、211はゲート配線205上のシリサイド層、212はシリコン窒化膜である。
【0008】
また、図12において、213はシリコン酸化膜で形成するコンタクト層間膜、214,215はコンタクトの底面および側壁に形成するバリアメタル、216,217はコンタクトホール内に形成するタングステンプラグ(以下、Wプラグと表記する)、218,219はバリアメタル、220,221はアルミ配線、222,223はフォトリソグラフィ工程における反射防止膜として形成するARC(Anti Reflective Coat)膜である。なお、活性領域上コンタクト124はバリアメタル214とWプラグ216とを形成する部分に相当し、シェアードコンタクト132はバリアメタル215とWプラグ217とを形成する部分に相当し、第1層アルミ配線122はバリアメタル218,アルミ配線220,ARC膜222を形成する部分に相当し、第1層アルミ配線125はバリアメタル219,アルミ配線221,ARC膜223を形成する部分に相当する。また、活性領域上コンタクト124とシェアードコンタクト132は、同じ工程で形成されるものであり、それぞれ別々のフォトリソグラフィ工程,エッチング工程等を経て形成されるものではない。なお、断面図には記載されていないが、ゲート113,114上のコンタクトも、活性領域上コンタクト124やシェアードコンタクト132と同じ工程で形成される。
【0009】
上述したような、従来の半導体装置が開示されている文献としては、例えば、特許第3064999号公報およびUSP6,031,271がある。
【0010】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されているので、DRAMとSRAMとが混載するシステムLSIにおいて、DRAMのキャパシタ層を形成するためにコンタクト層間膜の膜厚が厚くなるので、通常のコンタクトとシェアードコンタクトとを同時に形成することが難しくなり、接合リーク不良やコンタクト抵抗の上昇が発生する等の課題があった。
【0011】
従来技術の問題点について詳細に説明する。
図12に示された従来の半導体装置におけるSRAMの製造工程において、コンタクト層間膜213の膜厚は0.5〜0.8μmであり、活性領域上コンタクト124とシェアードコンタクト132とを同時に形成することが可能である。一方、DRAMとSRAMとが混載するシステムLSIの製造工程において、DRAMのキャパシタ層を形成するためにコンタクト層間膜213の膜厚が1.0μm〜3.0μmになるので、活性領域上コンタクト124とシェアードコンタクト132とを同時に形成することが難しくなる。
【0012】
また、図12において、シリコン窒化膜212は、シリコン酸化膜で形成するコンタクト層間膜213に対して例えばドライエッチング法を用いて活性領域上コンタクト124とシェアードコンタクト132とを形成する際に、エッチングレートの差を利用した選択エッチング法によってコンタクト層間膜213のエッチングを止める役割を持つ。即ち、シリコン窒化膜212はエッチング工程のストッパ層である。しかし、シリコン窒化膜212は、サイドウォール207を覆うように堆積している部分が、平坦な部分に比べてシリコン酸化膜との選択比が低く、更に、コンタクト層間膜213の膜厚が厚い場合には、シェアードコンタクト132を形成するエッチング工程においてオーバーエッチング時間が長くなるので、シリコン窒化膜212のサイドウォール207を覆うように堆積している部分は、ほとんど除去される。また、コンタクト層間膜213のエッチング工程の後に行うシリコン窒化膜212のエッチング工程において、サイドウォール(シリコン窒化膜で形成されている)207は、ほとんど除去される。
【0013】
このため、シェアードコンタクト132のWプラグ217およびバリアメタル215が、シリサイド層209とゲート配線205との間にあるサイドウォール207と電気的に接続することになる。この部分の拡散層はLDD構造のため濃度が薄く、シリサイド化されていないので、接合リーク不良の原因になるという課題があった。また、コンタクト層間膜213に活性領域上コンタクト124とシェアードコンタクト132とを形成するエッチング工程において、シリコン窒化膜212に対する選択比を高くするエッチング条件によってエッチングを行った場合には、活性領域上コンタクト124及びシェアードコンタクト132のテーパ角が90°より減り極端な順テーパとなる。このため、コンタクト層間膜213の膜厚が厚い場合には、コンタクト124,132のボトム径が小さくなるから、コンタクト抵抗の上昇が発生し、更には、活性領域上コンタクト124,シェアードコンタクト132が未開口となる不良が発生する等の課題があった。
【0014】
この発明は上記のような課題を解決するためになされたもので、DRAMとSRAMとが混載するシステムLSIにおいて、DRAMのキャパシタ層を形成するためにコンタクト層間膜の膜厚が厚い場合でも、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であり、接合リーク不良やコンタクト抵抗の上昇を抑制することができる半導体装置およびその製造方法を得ることを目的とする。
【0015】
【課題を解決するための手段】
この発明に係る半導体装置は、DRAMとSRAMとが混載する半導体装置であって、SRAMのゲート電極側壁に形成するサイドウォールと、サイドウォールと同一のコンタクトホール内に形成する拡散層表面の第1のシリサイド層とゲート電極表面の第2のシリサイド層とを電気的に接続する第1のプラグを有する第1のコンタクトと、第1のコンタクトと第1の配線層との間に第2のプラグを有し第1のコンタクトと第1の配線層とを電気的に接続する第2のコンタクトと、SRAMの拡散層表面の第3のシリサイド層と第2の配線層との間に第2のプラグを有し第3のシリサイド層と第2の配線層とを電気的に接続する第3のコンタクトとを備えるものである。
【0016】
この発明に係る半導体装置は、DRAMとSRAMとが混載する半導体装置であって、SRAMのゲート電極側壁に形成するサイドウォールと、サイドウォールと同一のコンタクトホール内に形成する拡散層表面の第1のシリサイド層とゲート電極表面の第2のシリサイド層とを電気的に接続する第1のプラグを有する第1のコンタクトと、第1のコンタクトと第1の配線層との間に第2のプラグを有し第1のコンタクトと第1の配線層とを電気的に接続する第2のコンタクトと、SRAMの拡散層表面の第3のシリサイド層に電気的に接続する第1のプラグを有する第4のコンタクトと、第4のコンタクトと第2の配線層との間に第2のプラグを有し第4のコンタクトと第2の配線層とを電気的に接続する第5のコンタクトとを備えるものである。
【0017】
この発明に係る半導体装置は、第1のコンタクトが、DRAMの下部コンタクトと同じ工程において形成するようにしたものである。
【0018】
この発明に係る半導体装置は、第1のコンタクト又は第4のコンタクトが、DRAMの下部コンタクトと同じ工程において形成するようにしたものである。
【0019】
この発明に係る半導体装置は、第2のコンタクト又は第3のコンタクトが、DRAMの上部コンタクトと同じ工程において形成するようにしたものである。
【0020】
この発明に係る半導体装置は、第2のコンタクト又は第5のコンタクトが、DRAMの上部コンタクトと同じ工程において形成するようにしたものである。
【0021】
この発明に係る半導体装置は、第1のプラグが、タングステンを含む金属を用いて形成するようにしたものである。
【0022】
この発明に係る半導体装置は、第2のコンタクト又は第5のコンタクトが、第1の絶縁膜と当該第1の絶縁膜上に積層する第2の絶縁膜に対して、第1の絶縁膜と第2の絶縁膜とを選択エッチングすることにより形成するコンタクトの開口部を有するようにしたものである。
【0023】
この発明に係る半導体装置の製造方法は、DRAMとSRAMとが混載する半導体装置の製造方法であって、ゲート電極側壁にサイドウォールを形成する工程と、拡散層表面及びゲート電極表面をシリサイド化する工程と、第1のコンタクト層間膜を形成する工程と、第1のコンタクト層間膜にDRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部とを形成する工程と、DRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部に第1のプラグを形成する工程と、DRAMに選択エッチングを行うための絶縁膜を形成する工程と、DRAMにキャパシタ層を形成すると共にSRAMに第2のコンタクト層間膜を形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第3のコンタクトの開口部とを形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第3のコンタクトの開口部に第2のプラグを形成する工程とを有するものである。
【0024】
この発明に係る半導体装置の製造方法は、DRAMとSRAMとが混載する半導体装置の製造方法であって、ゲート電極側壁にサイドウォールを形成する工程と、拡散層表面及びゲート電極表面をシリサイド化する工程と、第1のコンタクト層間膜を形成する工程と、第1のコンタクト層間膜にDRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部とSRAMの第4のコンタクトの開口部とを形成する工程と、DRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部とSRAMの第4のコンタクトの開口部に第1のプラグを形成する工程と、選択エッチングを行うための絶縁膜を形成する工程と、DRAMにキャパシタ層を形成すると共にSRAMに第2のコンタクト層間膜を形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第5のコンタクトの開口部とを形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第5のコンタクトの開口部に第2のプラグを形成する工程とを有するものである。
【0025】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による半導体装置の製造工程を示す断面図であり、DRAMメモリセル部(DRAM)及びロジックSRAM部(SRAM)の製造工程を示す断面図である。なお、DRAMメモリセル部及びロジックSRAM部はワンチップ上に混載されており、システムLSIを構成するものである。図1において、1はシリコン基板内ウェル部、2は分離酸化膜、3はロジックSRAM部のゲート酸化膜、4はDRAMメモリセル部のゲート酸化膜である。なお、DRAMとSRAMとが混載するシステムLSIの製造方法では、DRAMメモリセル部とロジックSRAM部の性能を両立させるため、ロジックSRAM部のゲート酸化膜3の膜厚を、DRAMメモリセル部のゲート酸化膜4の膜厚より薄くする製造方法、いわゆるデュアルオキサイド・プロセスによってゲート酸化膜3,4を形成する場合がある。
【0026】
また、図1において、5はロジックSRAM部のゲート電極、6はロジックSRAM部のゲート配線(ゲート電極)、7はDRAMメモリセル部のゲート電極、8はロジックSRAM部のゲート電極5の側壁に形成されるサイドウォール、9はロジックSRAM部のゲート配線6の側壁に形成されるサイドウォール、10はDRAMメモリセル部のゲート電極7の側壁に形成されるサイドウォール、11はロジックSRAM部のソースドレインの拡散層、12はDRAMメモリセル部のソースドレインの拡散層である。
【0027】
さらに、図1において、ロジックSRAM部はシリサイド化する技術が用いられており、13はロジックSRAM部のソースドレインの拡散層11上に形成されるシリサイド層(第1のシリサイド層)、14はロジックSRAM部のゲート電極5上に形成されるシリサイド層、15はロジックSRAM部のゲート配線6上に形成されるシリサイド層(第2のシリサイド層)である。なお、シリサイド層としては、例えばコバルトシリサイド層等が用いられる。
【0028】
さらに、図1において、16は絶縁膜及びエッチング工程のストッパ層として形成されるシリコン窒化膜、17はシリコン酸化膜で形成されるコンタクト層間膜(第1のコンタクト層)、18はロジックSRAM部において上下2つのコンタクトで構成されるシェアードコンタクトの下部のコンタクト(第1のコンタクト、コンタクトホール)に埋め込まれたドープトポリシリコン(第1のプラグ)、19はDRAMメモリセル部において上下2つのコンタクトで構成されるビット線直接コンタクトにおける下部のコンタクト(下部コンタクト)に埋め込まれたドープトポリシリコン(第1のプラグ)、20はストレージノード直接コンタクト(下部コンタクト)に埋め込まれたドープトポリシリコン(第1のプラグ)、21はシリコン酸化膜で形成されるロジックSRAM部のコンタクト層間膜(第2のコンタクト層間膜)、22はロジックSRAM部の活性領域上に形成されたシリサイド層(第3のシリサイド層)と第1層アルミ配線(第2の配線層)を直接接続するコンタクト(第3のコンタクト)の側壁に形成されるバリアメタル、23はロジックSRAM部において上下2つのコンタクトで構成されるシェアードコンタクトの上部のコンタクト(第2のコンタクト)の側壁に形成されるバリアメタル、24はDRAMメモリセル部において上下2つのコンタクトで構成されるビット線直接コンタクトにおける上部のコンタクト(上部コンタクト)の側壁に形成されるバリアメタル、25はロジックSRAM部の活性領域と第1層アルミ配線を直接接続するコンタクトに埋め込まれたWプラグ(第2のプラグ)、26はロジックSRAM部において上下2つのコンタクトで構成されるシェアードコンタクトの上部のコンタクト(第2のコンタクト)に埋め込まれ第1層アルミ配線(第1の配線層)に接続するWプラグ(第2のプラグ)、27はDRAMメモリセル部において上下2つのコンタクトで構成されるビット線直接コンタクトにおける上部のコンタクトに埋め込まれたWプラグ(第2のプラグ)である。
【0029】
さらに、図1において、28はDRAMメモリセル部にのみ形成されるシリコン窒化膜(絶縁膜)、29はシリコン酸化膜で形成されるストレージノード層間膜、30は例えばドープトポリシリコンで形成されるストレージノード電極、31は例えばタンタルオキサイド膜で形成されるキャパシタ誘電体膜、32は例えばチタンナイトライド(TiN)膜で形成されるセルプレート電極、33はシリコン酸化膜で形成されるセルプレート電極32上のコンタクト層間膜である。また、この明細書において、ストレージノード層間膜29,ストレージノード電極30,キャパシタ誘電体膜31,セルプレート電極32,コンタクト層間膜33を総称してキャパシタ層と称する。
【0030】
さらに、図1において、34はバリアメタル、35はアルミ配線、36はフォトリソグラフィ工程における反射防止膜として形成するARC膜である。なお、第1層アルミ配線は、バリアメタル34,アルミ配線35,ARC膜36を形成する部分に相当する。また、第1層アルミ配線より上の層は、この発明の本質ではないのでその説明及び図示を省略する。
【0031】
次に製造方法について説明する。
図2から図5は、この発明の実施の形態1による半導体装置の製造方法を説明するための製造工程を示す断面図である。先ず、シリコン基板内ウェル部1を例えばイオン注入により形成し、次に、分離酸化膜2を例えばLOCOS法またはST工法によって選択的に形成する。次に、ゲート酸化膜3,4を例えばデュアルオキサイド・プロセスによって形成し、次に、ゲート電極5,7とゲート配線6とを形成する。次に、シリコン窒化膜を堆積及びエッチングすることによってサイドウォール8,9,10を形成し、次に、例えばコバルト(Co)をスパッタし熱処理を経てコバルトとシリコンとの未反応部分を除去することによってシリサイド層13,14,15としてのコバルトシリサイド層を形成する。次に、シリコン窒化膜16を例えばLP−CVD(Low Pressure−Chemical Vapor Deposition)により堆積し、次に、コンタクト層間膜17を例えばCVDによって堆積する。次に、コンタクト層間膜17を、リフロー又はCMPにより平坦化する。図2は、以上までの製造工程が実施された断面図を示している。図2において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。
【0032】
次に、フォトリソグラフィ工程において、コンタクト層間膜17上に塗布したフォトレジストに所定のパターンを形成し、次に、例えばRIE装置等を用いて、コンタクト層間膜17をエッチングにより加工する。このエッチング工程は、シリコン酸化膜とシリコン窒化膜とを選択エッチングする工程であり、更に、シリコン酸化膜で形成されるコンタクト層間膜17の膜厚は0.5〜0.8μmであるので、オーバーエッチングによりシリコン窒化膜16のサイドウォール9を覆うように堆積している部分が、コンタクト層間膜17をエッチングする際に、除去されることはない。次に、例えばRIE装置等を用いて、シリコン窒化膜16をエッチングにより加工する。図3は、以上までの製造工程が実施された断面図を示している。図3において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。37はロジックSRAM部において上下2つのコンタクトで構成されるシェアードコンタクトの下部のコンタクトの開口部(コンタクトホール)、38はDRAMメモリセル部において上下2つのコンタクトで構成されるビット線直接コンタクトにおける下部のコンタクトの開口部、39はストレージノード直接コンタクトにおけるコンタクトの開口部である。なお、図示されないNMOSアクセストランジスタのゲート上のコンタクトも同じ工程で形成される。
【0033】
次に、ドープトポリシリコンを例えばLP−CVDによって堆積し平坦化することによって各コンタクトの開口部37〜39にドープトポリシリコン18〜20を埋め込む。なお、シリサイド層13とドープトポリシリコン18とは、金属−シリコン接合であるので、オーミック接合となり、SRAM動作には問題ない抵抗を確保できる。次に、シリコン窒化膜28を例えばLP−CVDによって堆積し、次に、ロジックSRAM部のシリコン窒化膜28をフォトリソグラフィ工程とエッチング工程によって除去する。次に、シリコン酸化膜を堆積し所定の加工を行うことによってストレージノード層間膜29を形成し、次に、ストレージノード電極30,キャパシタ誘電体膜31,セルプレート電極32を順次積層及び加工することによってキャパシタを形成する。次に、セルプレート電極32上のコンタクト層間膜33を堆積し平坦化する。また、ロジックSRAM部のコンタクト層間膜21は、ストレージノード層間膜29とコンタクト層間膜33とから構成される。図4は、以上までの製造工程が実施された断面図を示している。図4において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。
【0034】
次に、フォトリソグラフィ工程において、コンタクト層間膜21,33上に塗布したフォトレジストに所定のパターンを形成し、次に、例えばRIE装置等を用いて、シリコン酸化膜をエッチングにより加工する。この時のエッチング工程は2ステップで行われる。先ず、ファーストステップにおいて、シリコン酸化膜をドープトポリシリコン及びシリコン窒化膜に対して選択エッチング可能なエッチング条件によって加工する。即ち、DRAMメモリセル部において、シリコン窒化膜28でエッチングが止まるようにコンタクト層間膜33とストレージノード層間膜29とを順次エッチングする。また、ロジックSRAM部において、ドープトポリシリコン18でエッチングが止まるようにコンタクト層間膜21がエッチングされ、シリコン窒化膜16でエッチングが止まるようにコンタクト層間膜21とコンタクト層間膜17とを順次エッチングする。次に、セカンドステップにおいて、シリコン窒化膜をドープトポリシリコンに対して選択エッチング可能なエッチング条件によって加工する。即ち、ドープトポリシリコン18がエッチングされないようにDRAMメモリセル部のシリコン窒化膜28とロジックSRAM部のシリコン窒化膜16とをエッチングする。図5は、以上までの製造工程が実施された断面図を示している。図5において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。40はロジックSRAM部の活性領域上コンタクトにおけるコンタクトの開口部、41はロジックSRAM部において上下2つのコンタクトで構成されるシェアードコンタクトの上部のコンタクトの開口部、42はDRAMメモリセル部において上下2つのコンタクトで構成されるビット線直接コンタクトにおける上部のコンタクトの開口部である。なお、コンタクトの開口部41において、アライメント誤差及び寸法バラツキを考慮して予めシェアードコンタクトの下部のコンタクトの開口部37を大きく形成しておけば、コンタクト抵抗の上昇等を未然に防ぐことができる。
【0035】
次に、各コンタクト40〜42の底面および側壁に例えばスパッタ又はCVDを用いてバリアメタルを堆積し加工する。次に、タングステンを例えばCVDによって堆積し平坦化することによってWプラグ25〜27を埋め込み、次に、第1層アルミ配線の、バリアメタル34,アルミ配線35,ARC膜36を順次積層し形成する。以上までの製造工程が実施された断面図が、図1に相当する。また、第1層アルミ配線より上の層の製造方法は、この発明の本質ではないのでその説明及び図示を省略する。なお、この明細書において、各コンタクトはコンタクトの開口部とプラグによって構成されるものであり、各プラグはドープトポリシリコン又はWプラグとバリアメタルから構成される例を示している。
【0036】
以上のように、この実施の形態1によれば、先ず、DRAMメモリセル部におけるビット線直接コンタクトの下部のコンタクトとストレージノード直接コンタクトとを形成する工程において、ロジックSRAM部におけるシェアードコンタクトの下部のコンタクトを同時に形成し、更に、DRAMメモリセル部におけるビット線直接コンタクトの上部のコンタクトを形成する工程において、ロジックSRAM部におけるシェアードコンタクトの上部のコンタクトと活性領域上コンタクトとを同時に形成するようにしたので、DRAMとSRAMとが混載するシステムLSIにおいて、活性領域上コンタクトとシェアードコンタクトとを同時に形成することが可能であると共に、接合リーク不良やコンタクト抵抗の上昇を抑制することができるという効果が得られる。
【0037】
また、この実施の形態1によれば、DRAMとSRAMとが混載するシステムLSIにおいて、活性領域上コンタクトとシェアードコンタクトとを同時に形成することが可能であるので、ロジックSRAM部のセル面積を容易に縮小することができるという効果が得られる。
【0038】
また、この実施の形態1によれば、DRAMとSRAMとが混載するシステムLSIにおいて、DRAMメモリセル部のコンタクトを形成する工程と同時に、ロジックSRAM部のシェアードコンタクトと活性領域上コンタクトとを形成するようにしたので、フォトリソグラフィ工程において使用するマスクが増加することがないから、製造コストと製造工程とが増加することを抑制するという効果が得られる。
【0039】
実施の形態2.
図6は、この発明の実施の形態2による半導体装置の製造工程を示す断面図であり、DRAMメモリセル部及びロジックSRAM部の製造工程を示す断面図である。図6において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。43はロジックSRAM部において上下2つのコンタクトで構成される活性領域上コンタクトの下部のコンタクト(第4のコンタクト)に埋め込まれたドープトポリシリコン(第1のプラグ)、44はロジックSRAM部のシリコン窒化膜(第1の絶縁膜、絶縁膜)、45はロジックSRAM部において上下2つのコンタクトで構成される活性領域上コンタクトの上部のコンタクト(第5のコンタクト)の側壁に形成されるバリアメタル、46は活性領域上コンタクトの上部のコンタクトに埋め込まれたWプラグ(第2のプラグ)である。なお、シリコン窒化膜44はシリコン窒化膜28と同じ工程で堆積した膜であり、この実施の形態2では、ロジックSRAM部のシリコン窒化膜28を除去する工程を省略している。
【0040】
次に製造方法について説明する。
実施の形態2におけるDRAMメモリセル部の製造方法は、実施の形態1と同一であるのでその説明を省略する。また、ロジックSRAM部の製造方法は、実施の形態1と異なる部分についてのみ説明する。図3に示されたコンタクト層間膜17をエッチングにより加工する工程において、シェアードコンタクトの下部のコンタクトの開口部37を形成すると同時に、ドープトポリシリコン43を埋め込む活性領域上コンタクトを形成する。次に、ドープトポリシリコンを例えばLP−CVDによって堆積し平坦化することによって各コンタクトの開口部にドープトポリシリコン18〜20,43を埋め込む。次に、シリコン窒化膜28,44を例えばLP−CVDによって堆積する。次に、DRAMメモリセル部のキャパシタ層を形成する工程と、ロジックSRAM部のコンタクト層間膜(第2の絶縁膜)21を形成する工程とを施す。
【0041】
次に、フォトリソグラフィ工程において、コンタクト層間膜21,33上に塗布したフォトレジストに所定のパターンを形成し、次に、例えばRIE装置等を用いて、シリコン酸化膜をエッチングにより加工する。この時のエッチング工程は2ステップで行われる。先ず、ファーストステップにおいて、シリコン酸化膜をシリコン窒化膜に対して選択エッチング可能なエッチング条件によって加工する。即ち、ロジックSRAM部において、シリコン窒化膜44でエッチングが止まるようにコンタクト層間膜21がエッチングされる。次に、セカンドステップにおいて、シリコン窒化膜をドープトポリシリコンに対して選択エッチング可能なエッチング条件によって加工する。即ち、ドープトポリシリコン18,43がエッチングされないようにロジックSRAM部のシリコン窒化膜44をエッチングする。また、ドープトポリシリコン43が埋め込まれた活性領域上コンタクトにおけるコンタクトの開口部は、アライメント誤差及び寸法バラツキを考慮してコンタクトの開口部を大きく形成しておくことが困難であるが、エッチング工程のファーストステップにおいて、シリコン窒化膜44でエッチングが止まるようにコンタクト層間膜21がエッチングされるので、コンタクトの開口部を大きく形成しておく必要がなく、ボーダレス・スタックト・コンタクトの構造を形成することが可能になる。なお、ゲート上コンタクトにおいても、活性領域上コンタクトと同様にボーダレス・スタックト・コンタクトの構造を形成する。
【0042】
以上のように、この実施の形態2によれば、実施の形態1と同様の効果を奏すると共に、先ず、DRAMメモリセル部におけるビット線直接コンタクトの下部のコンタクトとストレージノード直接コンタクトとを形成する工程において、ロジックSRAM部におけるシェアードコンタクトの下部のコンタクトと活性領域上コンタクトの下部のコンタクトとを同時に形成し、更に、DRAMメモリセル部におけるビット線直接コンタクトの上部のコンタクトを形成する工程において、ロジックSRAM部におけるシェアードコンタクトの上部のコンタクトと活性領域上コンタクトの上部のコンタクトとを同時に形成するようにしたので、活性領域上コンタクトを形成するエッチング工程において、活性領域上コンタクトのアスペクト比が小さくなるから、容易に活性領域上コンタクトを形成することができるという効果が得られる。
【0043】
また、この実施の形態2によれば、ロジックSRAM部のシリコン窒化膜28を除去する工程を省略しているので、実施の形態1と比較して製造工程が減少しているから、製造コストの削減及び製造期間の短縮ができるという効果が得られる。
【0044】
実施の形態3.
図7は、この発明の実施の形態3による半導体装置の製造工程を示す断面図であり、DRAMメモリセル部及びロジックSRAM部の製造工程を示す断面図である。図7において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。47はロジックSRAM部において上下2つのコンタクトで構成されるシェアードコンタクトの下部のコンタクトの側壁に形成されるバリアメタル、48はシェアードコンタクトの下部のコンタクトに埋め込まれたWプラグ(第1のプラグ)、49はDRAMメモリセル部のソースドレインの拡散層12上に形成されるシリサイド層、50はDRAMメモリセル部のゲート電極7上に形成されるシリサイド層、51はDRAMメモリセル部において上下2つのコンタクトで構成されるビット線直接コンタクトにおける下部のコンタクトの側壁に形成されるバリアメタル、52はビット線直接コンタクトにおける下部のコンタクトに埋め込まれたWプラグ(第1のプラグ)、53はストレージノード直接コンタクトの側壁に形成されるバリアメタル、54はストレージノード直接コンタクトに埋め込まれたWプラグ(第1のプラグ)である。また、実施の形態1と異なり、ストレージノード直接コンタクトが金属になるので、ストレージノード電極30はドープトポリシリコンではなく、例えばチタンナイトライド(TiN)膜やルテニウム(Ru)膜等から形成される。このため、DRAMメモリセル部のキャパシタはMIM構造となる。
【0045】
次に製造方法について説明する。
実施の形態3における半導体装置の製造方法は、実施の形態1と異なる部分についてのみ説明する。シリサイド層を形成する工程において、実施の形態1ではロジックSRAM部のみにシリサイド層を形成したが、実施の形態3では、ロジックSRAM部とDRAMメモリセル部とにシリサイド層を形成する。
【0046】
また、図3に示された製造工程が実施された後に、各コンタクト37〜39の側壁に例えばスパッタ又はCVDを用いてバリアメタル47,51,53を堆積し加工する。次に、タングステンを例えばCVDによって堆積し平坦化することによってWプラグ48,52,54を埋め込む。次に、シリコン窒化膜28をDRAMメモリセル部に形成し、次に、DRAMメモリセル部のキャパシタ層を形成する工程と、ロジックSRAM部のコンタクト層間膜21を形成する工程とを施す。
【0047】
次に、図5に示されたコンタクトの開口部40〜42を形成するエッチング工程において、セカンドステップがシリコン窒化膜をタングステンに対して選択エッチング可能なエッチング条件によって加工する。即ち、Wプラグ48がエッチングされないようにDRAMメモリセル部のシリコン窒化膜28とロジックSRAM部のシリコン窒化膜16とをエッチングする。以降の製造方法は、実施の形態1と同様である。
【0048】
以上のように、この実施の形態3によれば、実施の形態1と同様の効果を奏すると共に、DRAMメモリセル部におけるビット線直接コンタクトの下部のコンタクト及びストレージノード直接コンタクトにWプラグ52,54を形成するようにしたので、ロジックSRAM部におけるシェアードコンタクトの下部のコンタクトにWプラグ48を形成することができるから、コンタクト抵抗を下げることができるという効果が得られる。
【0049】
実施の形態4.
図8は、この発明の実施の形態4による半導体装置の製造工程を示す断面図であり、DRAMメモリセル部及びロジックSRAM部の製造工程を示す断面図である。図8において、図6及び図7と同一符号は同一または相当部分を示すのでその説明を省略する。55はロジックSRAM部において上下2つのコンタクトで構成される活性領域上コンタクトの下部のコンタクトの側壁に形成されるバリアメタル、56は活性領域上コンタクトの下部のコンタクトに埋め込まれたWプラグ(第1のプラグ)である。
【0050】
次に製造方法について説明する。
実施の形態4における半導体装置の製造方法は、実施の形態1〜3と異なる部分についてのみ説明する。実施の形態4では、図6に示されたドープトポリシリコン43を埋め込む工程に代えて次の工程を施す。例えばスパッタ又はCVDを用いてバリアメタル55を堆積し加工する。次に、タングステンを例えばCVDによって堆積し平坦化することによってWプラグ56を埋め込む。なお、この工程は、バリアメタル47,51,53とWプラグ48,52,54とを形成する工程において、同時に行われる。以降の製造方法は、実施の形態2と同一である。
【0051】
以上のように、この実施の形態4によれば、実施の形態1及び実施の形態2と同様の効果を奏すると共に、DRAMメモリセル部におけるビット線直接コンタクトの下部のコンタクト及びストレージノード直接コンタクトにWプラグ52,54を形成するようにしたので、ロジックSRAM部における活性領域上コンタクトの下部のコンタクトにWプラグ56を形成することができるから、コンタクト抵抗を下げることができるという効果が得られる。
【0052】
【発明の効果】
以上のように、この発明によれば、DRAMとSRAMとが混載する半導体装置であって、SRAMのゲート電極側壁に形成するサイドウォールと、サイドウォールと同一のコンタクトホール内に形成する拡散層表面の第1のシリサイド層とゲート電極表面の第2のシリサイド層とを電気的に接続する第1のプラグを有する第1のコンタクトと、第1のコンタクトと第1の配線層との間に第2のプラグを有し第1のコンタクトと第1の配線層とを電気的に接続する第2のコンタクトと、SRAMの拡散層表面の第3のシリサイド層と第2の配線層との間に第2のプラグを有し第3のシリサイド層と第2の配線層とを電気的に接続する第3のコンタクトとを備えるように構成したので、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であると共に、接合リーク不良やコンタクト抵抗の上昇を抑制することができるという効果が得られる。また、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であるので、ロジックSRAM部のセル面積を容易に縮小することができるという効果が得られる。
【0053】
この発明によれば、DRAMとSRAMとが混載する半導体装置であって、SRAMのゲート電極側壁に形成するサイドウォールと、サイドウォールと同一のコンタクトホール内に形成する拡散層表面の第1のシリサイド層とゲート電極表面の第2のシリサイド層とを電気的に接続する第1のプラグを有する第1のコンタクトと、第1のコンタクトと第1の配線層との間に第2のプラグを有し第1のコンタクトと第1の配線層とを電気的に接続する第2のコンタクトと、SRAMの拡散層表面の第3のシリサイド層に電気的に接続する第1のプラグを有する第4のコンタクトと、第4のコンタクトと第2の配線層との間に第2のプラグを有し第4のコンタクトと第2の配線層とを電気的に接続する第5のコンタクトとを備えるように構成したので、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であると共に、接合リーク不良やコンタクト抵抗の上昇を抑制することができるという効果が得られる。また、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であるので、ロジックSRAM部のセル面積を容易に縮小することができるという効果が得られる。さらに、製造コストの削減及び製造期間の短縮ができるという効果が得られる。
【0054】
この発明によれば、第1のコンタクトが、DRAMの下部コンタクトと同じ工程において形成するように構成したので、フォトリソグラフィ工程において使用するマスクが増加することがないから、製造コストと製造工程とが増加することを抑制するという効果が得られる。
【0055】
この発明によれば、第1のコンタクト又は第4のコンタクトが、DRAMの下部コンタクトと同じ工程において形成するように構成したので、フォトリソグラフィ工程において使用するマスクが増加することがないから、製造コストと製造工程とが増加することを抑制するという効果が得られる。
【0056】
この発明によれば、第2のコンタクト又は第3のコンタクトが、DRAMの上部コンタクトと同じ工程において形成するように構成したので、フォトリソグラフィ工程において使用するマスクが増加することがないから、製造コストと製造工程とが増加することを抑制するという効果が得られる。
【0057】
この発明によれば、第2のコンタクト又は第5のコンタクトが、DRAMの上部コンタクトと同じ工程において形成するように構成したので、フォトリソグラフィ工程において使用するマスクが増加することがないから、製造コストと製造工程とが増加することを抑制するという効果が得られる。
【0058】
この発明によれば、第1のプラグが、タングステンを含む金属を用いて形成するように構成したので、コンタクト抵抗を下げることができるという効果が得られる。
【0059】
この発明によれば、第2のコンタクト又は第5のコンタクトが、第1の絶縁膜と当該第1の絶縁膜上に積層する第2の絶縁膜に対して、第1の絶縁膜と第2の絶縁膜とを選択エッチングすることにより形成するコンタクトの開口部を有するように構成したので、通常のコンタクトのアスペクト比が小さくなるから、容易に通常のコンタクトを形成することができるという効果が得られる。また、製造コストの削減及び製造期間の短縮ができるという効果が得られる。
【0060】
この発明によれば、DRAMとSRAMとが混載する半導体装置の製造方法であって、ゲート電極側壁にサイドウォールを形成する工程と、拡散層表面及びゲート電極表面をシリサイド化する工程と、第1のコンタクト層間膜を形成する工程と、第1のコンタクト層間膜にDRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部とを形成する工程と、DRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部に第1のプラグを形成する工程と、DRAMに選択エッチングを行うための絶縁膜を形成する工程と、DRAMにキャパシタ層を形成すると共にSRAMに第2のコンタクト層間膜を形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第3のコンタクトの開口部とを形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第3のコンタクトの開口部に第2のプラグを形成する工程とを有するように構成したので、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であると共に、接合リーク不良やコンタクト抵抗の上昇を抑制することができるという効果が得られる。また、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であるので、ロジックSRAM部のセル面積を容易に縮小することができるという効果が得られる。
【0061】
この発明によれば、DRAMとSRAMとが混載する半導体装置の製造方法であって、ゲート電極側壁にサイドウォールを形成する工程と、拡散層表面及びゲート電極表面をシリサイド化する工程と、第1のコンタクト層間膜を形成する工程と、第1のコンタクト層間膜にDRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部とSRAMの第4のコンタクトの開口部とを形成する工程と、DRAMの下部コンタクトの開口部とSRAMの第1のコンタクトの開口部とSRAMの第4のコンタクトの開口部に第1のプラグを形成する工程と、選択エッチングを行うための絶縁膜を形成する工程と、DRAMにキャパシタ層を形成すると共にSRAMに第2のコンタクト層間膜を形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第5のコンタクトの開口部とを形成する工程と、DRAMの上部コンタクトの開口部とSRAMの第2のコンタクトの開口部とSRAMの第5のコンタクトの開口部に第2のプラグを形成する工程とを有するように構成したので、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であると共に、接合リーク不良やコンタクト抵抗の上昇を抑制することができるという効果が得られる。また、通常のコンタクトとシェアードコンタクトとを同時に形成することが可能であるので、ロジックSRAM部のセル面積を容易に縮小することができるという効果が得られる。さらに、製造コストの削減及び製造期間の短縮ができるという効果が得られる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の製造工程を示す断面図である。
【図2】 この発明の実施の形態1による半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図3】 この発明の実施の形態1による半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図4】 この発明の実施の形態1による半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図5】 この発明の実施の形態1による半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図6】 この発明の実施の形態2による半導体装置の製造工程を示す断面図である。
【図7】 この発明の実施の形態3による半導体装置の製造工程を示す断面図である。
【図8】 この発明の実施の形態4による半導体装置の製造工程を示す断面図である。
【図9】 従来の半導体装置に用いられるSRAMのメモリセルを示す回路図である。
【図10】 従来の半導体装置に用いられるSRAMのメモリセルを示すレイアウト図である。
【図11】 従来の半導体装置に用いられるSRAMのメモリセルを示すレイアウト図である。
【図12】 従来の半導体装置におけるSRAMの製造工程を示す断面図である。
【符号の説明】
1 シリコン基板内ウェル部、2 分離酸化膜、3,4 ゲート酸化膜、5 ゲート電極、6 ゲート配線(ゲート電極)、7 ゲート電極、8,9,10 サイドウォール、11,12 拡散層、13 シリサイド層(第1のシリサイド層)、14 シリサイド層、15 シリサイド層(第2のシリサイド層)、16シリコン窒化膜、17 コンタクト層間膜(第1のコンタクト層)、18,19,20 ドープトポリシリコン(第1のプラグ)、21 コンタクト層間膜(第2のコンタクト層間膜、第2の絶縁膜)、22,23,24 バリアメタル、25,26,27 Wプラグ(第2のプラグ)、28 シリコン窒化膜(絶縁膜)、29 ストレージノード層間膜、30 ストレージノード電極、31 キャパシタ誘電体膜、32 セルプレート電極、33 コンタクト層間膜、34 バリアメタル、35 アルミ配線、36 ARC膜、37 コンタクトの開口部(コンタクトホール)、38,39,40,41,42 コンタクトの開口部、43 ドープトポリシリコン(第1のプラグ)、44 シリコン窒化膜(第1の絶縁膜、絶縁膜)、45 バリアメタル、46 Wプラグ(第2のプラグ)、47,51,53 バリアメタル、48,52,54 Wプラグ(第1のプラグ)、49,50 シリサイド層、55 バリアメタル、56 Wプラグ(第1のプラグ)。
Claims (6)
- DRAMとSRAMとが混載する半導体装置であって、
主表面を有する半導体基板において、前記SRAMが形成されるSRAM形成領域に形成された第1ゲート電極と、
前記第1ゲート電極に隣接するように、前記半導体基板の表面に形成された第1拡散層と、
前記第1拡散層の表面に形成された第1シリサイド層と、
前記第1ゲート電極の表面に形成された第2シリサイド層と、
前記半導体基板において、前記DRAMが形成されるDRAM形成領域に形成された第2ゲート電極と、
前記第2ゲート電極を挟むように、前記半導体基板の表面に形成された第2拡散層および第3拡散層と、
前記SRAM形成領域および前記DRAM形成領域において、前記第1ゲート電極および前記第2ゲート電極を覆うように、前記半導体基板上に形成された第1層間絶縁膜と、
前記第1層間絶縁膜の上面に接するように形成された第2層間絶縁膜と、
前記第2層間絶縁膜の上面に形成された第1配線層と、
前記SRAM形成領域に位置する前記第1層間絶縁膜の部分の上面から前記第1層間絶縁膜を貫通するように形成され、前記第1シリサイド層と前記第2シリサイド層とを電気的に接続するシェアードコンタクトと、
前記第2層間絶縁膜の上面から前記第2層間絶縁膜を貫通するように形成され、前記第1配線層と前記シェアードコンタクトとを電気的に接続する第1コンタクトと、
前記DRAM形成領域に位置する前記第1層間絶縁膜の部分の上面から前記第1層間絶縁膜の部分を貫通するように形成され、前記第2拡散層に電気的に接続される下部コンタクトと、
前記第2層間絶縁膜の上面から前記第2層間絶縁膜を貫通するように形成され、前記下部コンタクトとビット線となる前記第1配線層とを電気的に接続する上部コンタクトと、
前記第1層間絶縁膜の上面から前記第1層間絶縁膜を貫通するように形成され、前記第3拡散層に電気的に接続されるストレージノードコンタクトと、
前記第1層間絶縁膜の上面上で、かつ、前記第2層間絶縁膜の上面よりも下方の領域に形成され、前記ストレージノードコンタクトに電気的に接続されるキャパシタと
を備えた、半導体装置。 - 前記SRAM形成領域において、前記第1拡散層と距離を隔てるように形成された第4拡散層と、
前記第4拡散層の表面に形成された第3シリサイド層と、
前記第1層間絶縁膜および前記第2層間絶縁膜を貫通するように形成され、前記第3シリサイド層と前記第1配線層とを電気的に接続する第2コンタクトと
を備え、
前記第2コンタクトは、前記第1層間絶縁膜を貫通するように形成された第1プラグと前記第2層間絶縁膜を貫通するように形成された第2プラグとを含むスタックトコンタクトである、請求項1記載の半導体装置。 - 前記第2拡散層の表面に形成された第4シリサイド層と、
前記第3拡散層の表面に形成された第5シリサイド層と、
前記第2ゲート電極の表面に形成された第6シリサイド層と
をさらに備え、
前記シェアードコンタクト、前記第1コンタクト、前記下部コンタクトおよび前記ストレージノードコンタクトのそれぞれは、タングステンを含む金属から形成され、
前記キャパシタのストレージノードは金属を含み、
前記下部コンタクトは、前記第4シリサイド層に電気的に接続され、
前記ストレージノードコンタクトは、前記第5シリサイド層に電気的に接続された、請求項1または2に記載の半導体装置。 - 前記第2層間絶縁膜は、
前記第1層間絶縁膜の表面に接するように形成されたシリコン窒化膜と、
前記シリコン窒化膜上に積層されたシリコン酸化膜と
を含む、請求項1〜3のいずれかに記載の半導体装置。 - DRAMとSRAMとが混載する半導体装置の製造方法であって、
主表面を有する半導体基板において、前記SRAMが形成されるSRAM形成領域に第1ゲート電極を形成するとともに、前記DRAMが形成されるDRAM形成領域に第2ゲート電極を形成する工程と、
前記第1ゲート電極に隣接するように、前記半導体基板の領域の表面に第1拡散層を形成するとともに、前記第2ゲート電極を挟んで一方側に位置する前記半導体基板の表面に第2拡散層を形成し、他方側に位置する前記半導体基板の表面に第3拡散層を形成する工程と、
前記第1拡散層の表面に第1シリサイド層を形成するとともに、前記第1ゲート電極の表面に第2シリサイド層を形成する工程と、
前記第1ゲート電極および前記第2ゲート電極を覆うように、前記半導体基板上に第1層間絶縁膜を形成する工程と、
前記SRAM形成領域に位置する前記第1層間絶縁膜の部分の上面から前記第1層間絶縁膜の部分を貫通するように、前記第1シリサイド層および前記第2シリサイド層を露出する第1コンタクトホールを形成するとともに、前記DRAM形成領域に位置する前記第1層間絶縁膜の部分の上面から前記第1層間絶縁膜の部分を貫通するように、前記第2拡散層の表面を露出する第2コンタクトホールおよび前記第3拡散層の表面を露出する第3コンタクトホールを形成する工程と、
前記SRAM形成領域では、前記第1コンタクトホール内に、前記第1シリサイド層および前記第2シリサイド層に電気的に接続されるシェアードコンタクトを形成するとともに、前記DRAM形成領域では、前記第2コンタクトホール内に、前記第2拡散層に電気的に接続される下部コンタクトを形成し、前記第3コンタクトホール内に、前記第3拡散
層に電気的に接続されるストレージノードコンタクトを形成する工程と、
前記第1層間絶縁膜の上面に接するように、第2層間絶縁膜を形成する工程と、
前記DRAM領域において、前記第1層間絶縁膜の上面上で、かつ、前記第2層間絶縁膜の上面よりも下方に、前記ストレージノードコンタクトに電気的に接続されるキャパシタを形成する工程と、
前記DRAM形成領域に位置する前記第2層間絶縁膜の部分の上面から前記第2層間絶縁膜の部分を貫通するように、前記下部コンタクトを露出する第4コンタクトホールを形成するとともに、前記SRAM形成領域に位置する前記第2層間絶縁膜の部分の上面から前記第2層間絶縁膜の部分を貫通するように、前記シェアードコンタクトを露出する第5コンタクトホールを形成する工程と、
前記DRAM形成領域では、前記第4コンタクトホール内に、前記下部コンタクトに電気的に接続される上部コンタクトを形成するとともに、前記SRAM形成領域では、前記第5コンタクトホール内に、前記シェアードコンタクトに電気的に接続される第1コンタクトを形成する工程と、
前記DRAM形成領域に位置する前記第2層間絶縁膜の部分の上面に、前記上部コンタクトに電気的に接続されるビット線を形成するとともに、前記SRAM形成領域に位置する前記第2層間絶縁膜の部分の上面に、前記第1コンタクトに電気的に接続される第1配線層を形成する工程と
を備えた、半導体装置の製造方法。 - 前記SRAM領域において、前記第1拡散層と距離を隔てるように第4拡散層を形成する工程と、
前記第4拡散層の表面に第3シリサイド層を形成する工程と、
前記第2拡散層の表面に第4シリサイド層を形成する工程と、
前記第3拡散層の表面に第5シリサイド層を形成する工程と、
前記第1層間絶縁膜および前記第2層間絶縁膜を貫通して、前記第3シリサイド層と前記第1配線層とを電気的に接続する第2コンタクトを形成する工程と
を備え、
前記第2コンタクトを形成する工程は、
前記第1層間絶縁膜に、前記第3シリサイド層の表面を露出する第6コンタクトホールを形成する工程と、
前記第6コンタクトホール内に、前記第3シリサイド層に電気的に接続される第1プラグを形成する工程と、
前記第2層間絶縁膜に、前記第1プラグの表面を露出する第7コンタクトホールを形成する工程と、
前記第7コンタクトホール内に、前記第1プラグに電気的に接続される第2プラグを形成する工程と
を含み、
前記第2コンタクトホールを形成する工程は、前記第4シリサイド層を露出する工程を含み、
前記第3コンタクトホールを形成する工程は、前記第5シリサイド層を露出する工程を含み、
前記下部コンタクトを形成する工程は、前記下部コンタクトを前記第4シリサイド層に電気的に接続する工程を含み、
前記ストレージノードコンタクトを形成する工程は、前記ストレージノードコンタクトを前記第5シリサイド層に電気的に接続する工程を含む、請求項5記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001206786A JP4911838B2 (ja) | 2001-07-06 | 2001-07-06 | 半導体装置およびその製造方法 |
US10/162,169 US6690053B2 (en) | 2001-07-06 | 2002-06-05 | Shared contact in a semiconductor device in which DRAMs and SRAMs are combined and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001206786A JP4911838B2 (ja) | 2001-07-06 | 2001-07-06 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270455A Division JP2011049601A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003023111A JP2003023111A (ja) | 2003-01-24 |
JP2003023111A5 JP2003023111A5 (ja) | 2008-08-07 |
JP4911838B2 true JP4911838B2 (ja) | 2012-04-04 |
Family
ID=19042869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001206786A Expired - Fee Related JP4911838B2 (ja) | 2001-07-06 | 2001-07-06 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6690053B2 (ja) |
JP (1) | JP4911838B2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3863391B2 (ja) * | 2001-06-13 | 2006-12-27 | Necエレクトロニクス株式会社 | 半導体装置 |
JP2003007854A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 半導体記憶装置及びその製造方法 |
TWI225671B (en) * | 2003-04-07 | 2004-12-21 | Nanya Technology Corp | Method of forming bit line contact via |
JP4744788B2 (ja) * | 2003-05-22 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7309742B2 (en) * | 2003-11-14 | 2007-12-18 | Fina Technology, Inc. | Impact copolymer with optimized melt flow, stiffness, and low-temperature impact resistance |
KR100615085B1 (ko) * | 2004-01-12 | 2006-08-22 | 삼성전자주식회사 | 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들 |
US6914338B1 (en) * | 2004-04-06 | 2005-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell having conductive sill |
KR100618833B1 (ko) * | 2004-06-12 | 2006-08-31 | 삼성전자주식회사 | 비대칭 sram 소자 및 그 제조방법 |
JP4646595B2 (ja) * | 2004-10-27 | 2011-03-09 | パナソニック株式会社 | 半導体記憶装置 |
KR100648205B1 (ko) | 2005-06-13 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US8405216B2 (en) * | 2005-06-29 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for integrated circuits |
KR100698101B1 (ko) * | 2005-10-05 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 텅스텐 플러그의 구조 및 그 형성방법 |
JP2007287959A (ja) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP4205734B2 (ja) * | 2006-05-25 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US7960797B2 (en) * | 2006-08-29 | 2011-06-14 | Micron Technology, Inc. | Semiconductor devices including fine pitch arrays with staggered contacts |
US7936001B2 (en) | 2006-09-07 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device |
JP2008078518A (ja) * | 2006-09-25 | 2008-04-03 | Sony Corp | 半導体装置の製造方法および半導体装置 |
US20080116496A1 (en) * | 2006-11-21 | 2008-05-22 | Kuo-Chyuan Tzeng | Integrating a DRAM with an SRAM having butted contacts and resulting devices |
CN100468695C (zh) * | 2006-12-04 | 2009-03-11 | 中芯国际集成电路制造(上海)有限公司 | 改善多晶硅缺陷的方法 |
US7687343B2 (en) * | 2006-12-04 | 2010-03-30 | Qimonda Ag | Storage capacitor, a memory device and a method of manufacturing the same |
JP2009111200A (ja) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101536562B1 (ko) * | 2009-02-09 | 2015-07-14 | 삼성전자 주식회사 | 반도체 집적 회로 장치 |
US8004042B2 (en) * | 2009-03-20 | 2011-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Static random access memory (SRAM) cell and method for forming same |
JP2009246374A (ja) * | 2009-06-04 | 2009-10-22 | Renesas Technology Corp | 半導体装置 |
JP5626016B2 (ja) * | 2011-02-28 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
KR101883380B1 (ko) * | 2011-12-26 | 2018-07-31 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
JP2015211108A (ja) * | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10008416B2 (en) * | 2016-11-30 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forming a protective layer to prevent formation of leakage paths |
CN109904159A (zh) * | 2017-12-08 | 2019-06-18 | 联华电子股份有限公司 | 半导体元件 |
CN110390119B (zh) | 2018-04-20 | 2022-10-21 | 联华电子股份有限公司 | 感测放大器的布局图 |
CN110707038B (zh) | 2018-09-10 | 2022-03-22 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
US11935929B2 (en) | 2021-10-21 | 2024-03-19 | International Business Machines Corporation | High aspect ratio shared contacts |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242422A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP3064999B2 (ja) | 1997-11-13 | 2000-07-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JPH11186386A (ja) * | 1997-12-19 | 1999-07-09 | Asahi Kasei Micro Syst Co Ltd | 半導体装置およびその製造方法 |
JP3869128B2 (ja) * | 1998-09-11 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP2000156479A (ja) * | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体記憶装置およびその製造方法 |
JP4068746B2 (ja) * | 1998-12-25 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2001044294A (ja) * | 1999-08-02 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4057770B2 (ja) * | 2000-10-11 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2001
- 2001-07-06 JP JP2001206786A patent/JP4911838B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-05 US US10/162,169 patent/US6690053B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003023111A (ja) | 2003-01-24 |
US20030006444A1 (en) | 2003-01-09 |
US6690053B2 (en) | 2004-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4911838B2 (ja) | 半導体装置およびその製造方法 | |
US6429068B1 (en) | Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect | |
US7307324B2 (en) | MOS transistor in an active region | |
US20020113237A1 (en) | Semiconductor memory device for increasing access speed thereof | |
JP4718021B2 (ja) | 半導体デバイスの製造方法。 | |
US20090087958A1 (en) | Semiconductor device and manufacturing method thereof | |
US7732323B2 (en) | Methods of manufacturing semiconductor devices having contact plugs in insulation layers | |
US20080251824A1 (en) | Semiconductor memory device and manufacturing method thereof | |
US6479377B1 (en) | Method for making semiconductor devices having contact plugs and local interconnects | |
US6559494B1 (en) | Semiconductor device and a method for fabricating the same | |
US6864546B2 (en) | Semiconductor device having memory cell portion and manufacturing method thereof | |
US20100148228A1 (en) | Semiconductor and manufacturing method of the same | |
JP3974789B2 (ja) | 半導体構造およびその処理方法 | |
US20050121755A1 (en) | Methods of fabricating integrated circuit conductive contact structures including grooves | |
JP2001015711A (ja) | 半導体装置の製造方法 | |
JP2004311706A (ja) | 半導体装置及びその製造方法 | |
JP2011049601A (ja) | 半導体装置 | |
US6870211B1 (en) | Self-aligned array contact for memory cells | |
US6426256B1 (en) | Method for fabricating an embedded DRAM with self-aligned borderless contacts | |
JP3172229B2 (ja) | 半導体装置の製造方法 | |
US20070010089A1 (en) | Method of forming bit line of semiconductor device | |
TW421887B (en) | Fabricating method of dynamic random access memory having two stages of contact plug | |
KR100668751B1 (ko) | 반도체 메모리소자의 스토리지노드컨택 형성방법 | |
JP2004335522A (ja) | 半導体記憶装置製造方法及び半導体記憶装置 | |
JP2004186703A (ja) | 半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4911838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |