本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を、図1〜図3の製造工程断面図によって説明する。
図1(1)に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板で形成されている。この半導体基板11は、シリコンゲルマニウム層を形成したSiGeOI(Silicon Germanium on insulator)基板、シリコン層を形成したSOI(Silicon on insulator)基板等であってもよい。上記ゲート絶縁膜12は、例えば酸化シリコン膜で0.8nm〜2.0nmの膜厚に形成される。なお、他のゲート絶縁膜材料を用いることも可能である。上記ゲート電極13は、例えば50nm〜150nmの厚さのポリシリコンで形成されている。ここではポリシリコンを用いたが、他のゲート電極材料を用いることもできる。上記ゲート電極13上にはハードマスク14が形成されている。このハードマスク14は、例えば窒化シリコン膜で形成されている。
上記ゲート電極13の両側にはサイドウォール15,16が形成されている。このサイドウォール15、16は、例えば、2層構造となっており、下層に酸化シリコン膜が形成され、その上に窒化シリコン膜が形成されている。また上記ゲート電極13の両側における半導体基板11にソース・ドレイン17,18が形成されている。このソース・ドレイン17、18は、例えば半導体基板11に形成した凹部にシリコンゲルマニウムを選択エピタキシャル成長させたシリコンゲルマニウム層で形成されている。なお、上記ソース・ドレイン17,18は、半導体基板11にイオン注入等の不純物ドーピング技術によって形成したものであってもよい。
次に、図1(2)に示すように、上記半導体基板11上に、上記ゲート電極13、ハードマスク14、サイドウォール15,16およびソース・ドレイン17,18を被覆する第1犠牲膜21を形成する。この第1犠牲膜21は、例えば酸化シリコン膜を上記ハードマスク14より高い膜厚、例えば100nm〜300nmの厚さに形成する。
次に、図1(3)に示すように、上記ハードマスク14が露出するまで、上記第1犠牲膜21を除去する。この除去加工は、例えば化学的機械研磨により行う。これによって、ハードマスク14が露出され、第1犠牲膜21表面が平坦化される。
次に、図1(4)に示すように、上記ハードマスク14〔前記図1(3)参照〕を除去する。この除去には、例えばドライエッチングによるエッチバック技術を用い、窒化シリコンからなるハードマスク14を除去してゲート電極13上部を露出させる。このエッチングでは、第1犠牲膜21もエッチングされ、ゲート電極13上を含めた表面が平坦化されるようにしてもよい。その後、洗浄処理を行う。
次に、図1(5)に示すように、上記露出させたゲート電極13上を被覆するように上記第1犠牲膜21上に第2犠牲膜22を形成する。この第2犠牲膜22は、例えば酸化シリコン膜を、10.0nm〜50.0nmの厚さに成膜する。このとき、第2犠牲膜22の膜厚は、後の工程で行われるシェアードコンタクト開口時の異方性ドライエッチングのオーバーエッチング量が抑制されることを考慮して、薄めに成膜することが好ましい。以下第1犠牲膜21と第2犠牲膜22とを合わせて犠牲膜23とする。
次に、図2(6)に示すように、上記犠牲膜23上に、上記ゲート電極13上の一部から一方側のサイドウォール16を介して上記一方側のソース・ドレイン18一部上にかけて開口するエッチングマスク(図示せず)を、例えばレジストで形成する。このエッチングマスクの形成は、通常のレジスト塗布、露光、現像、ベーキングによる。そしてエッチングマスクを用いて、犠牲膜23をエッチングし、シェアードコンタクト24を形成する。その後、レジストからなるエッチングマスクを除去する。
ここで、シェアードコンタクト24を形成することが、ストレスライナー絶縁膜を形成する前にシェアードコンタクト24を形成する利点の一つになる。つまり、サイドウォール15,16の表面側は窒化シリコン膜で形成されており、また後に形成されるストレスライナー絶縁膜も窒化シリコン膜で形成されることから、従来技術では、ストレスライナー絶縁膜にシェアードコンタクトを形成するエッチングではサイドウォールとのエッチングの選択比は取れなかった。しかしながら、本発明では、酸化シリコン膜で形成されている犠牲膜23にシェアードコンタクト24を形成するため、サイドウォール15,16とのエッチング選択比を高くすることができるので、サイドウォール15,16のエッチングによる削れを防止することができる。
次に、図2(7)に示すように、上記シェアードコンタクト24の内部を埋め込むように、上記犠牲膜23上に、導電性プラグを形成するための導電性材料膜25を形成する。上記導電性材料膜25には、例えばドープトポリシリコンを用いるが、シリコンゲルマニウム、炭化シリコン等でも良い。
次に、図2(8)に示すように、上記犠牲膜23上の余剰な導電性材料膜25を除去して、上記シェアードコンタクト24の内部にゲート電極13上部と一方側のソース・ドレイン18上部に接続するもので、上記導電性材料膜25からなる導電性プラグ26を形成する。上記導電性材料膜25の除去加工は、例えば化学的機械研磨(CMP:CMPChemical Mechanical Polishing)により行うことができる。
次に、図2(9)に示すように、上記犠牲膜23〔前記図2(8)参照〕を除去する。この犠牲膜23は酸化シリコン膜で形成されているため、窒化シリコン膜で形成されているサイドウォール15,16に対して選択的にエッチングすることが可能である。また、ソース・ドレイン17,18はシリコンゲルマニウムで形成されているから、このエッチングによってエッチングされることはない。
その後、図3(10)に示すように、露出したゲート電極13、ソース・ドレイン17,18および導電性プラグ26上に金属シリサイド膜27,28,29,30を形成する。この金属シリサイド膜27〜30は、例えばスパッタ法によってニッケル(Ni)を成膜した後、熱処理を行い、ゲート電極13、ソース・ドレイン17,18および導電性プラグ26上に、選択的に上記金属シリサイド膜27〜30を形成する。この金属シリサイド膜27〜30は、例えばニッケルシリサイドで形成されているが、高融点金属シリサイド、コバルトシリサイド、ロジウムシリサイド、イリジウムシリサイド、パラジウムシリサイド、白金シリサイド、金シリサイド等で形成することもできる。なお導電性プラグ26の側面にも金属シリサイド膜が形成されるようにすることもできる。
次いで、上記導電性プラグ26上、ゲート電極13上、サイドウォール15,16上およびソース・ドレイン領域17,18上を被覆するように、ストレスライナー絶縁膜31を形成する。このストレスライナー絶縁膜31は、例えば引張応力もしくは圧縮応力を有する窒化シリコン膜を、例えば20.0nm〜100.0nmの膜厚に成膜して形成される。例えば、半導体装置1がnMOSトランジスタである場合、ストレスライナー絶縁膜31は引張応力を有するものとし、pMOSトランジスタである場合、ストレスライナー絶縁膜31は圧縮応力を有する。なお、pMOSとnMOSで同一のストレスライナー絶縁膜を有しても良い。
次に、上記ストレスライナー絶縁膜31上に層間絶縁膜32を形成する。そして、層間絶縁膜32、ストレスライナー絶縁膜31に、上記導電性プラグ26に達する接続孔33を形成し、この接続孔33に導電性プラグ34を形成する。この接続孔33は、上記導電性プラグ26よりも狭い面積の接続部を有するものでよいので、従来技術のように、ストレスライナー絶縁膜にシェアードコンタクトのような大きな孔を形成する必要がない。したがって、従来技術よりもストレスライナー絶縁膜31が持つ応力をゲート電極13下の半導体基板11に形成されるチャネル領域に効果的に加えることができる。
なお、上記接続孔33の形成位置は、導電性プラグ26によって導通しているゲート電極13または活性領域のソース・ドレイン18上に配置しても良い。
上記第1実施例の製造方法では、犠牲膜23を形成し、この犠牲膜23にゲート電極13上部と一方側のサイドウォール15を介して一方側のソース・ドレイン18上部に達するシェアードコンタクト24を形成し、そのシェアードコンタクト24内部に導電性プラグ26を形成しているので、従来技術のようにシェアードコンタクト24を形成するエッチングをストレスライナー絶縁膜31に行う必要はないから、シェアードコンタクト24を形成するエッチングにおいて、サイドウォール16が削られ、半導体基板11まで突き抜けるようなことは起こらない。また、ゲート電極13側部に形成されるサイドウォール15,16とソース・ドレイン17,18とが隣接した状態でシェアードコンタクト24が形成される。したがって、本製造方法では、従来の問題点が解決される。
以上説明したように、セル面積の縮小化とともに、ゲート電極13と半導体基板11とのショートを抑制できる。特に、SRAMに適用することで、SRAMのセル面積の縮小化に効果がある。よって、信頼性の向上を図ることができるとともに、ストレスライナー絶縁膜31の膜厚に依存しない安定した加工が可能となるので、ストレスライナー絶縁膜31の厚膜化による半導体装置1(トランジスタ)の電流駆動能力(移動度)の向上、動作速度の向上が可能になるという利点がある。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を、図4〜図5の製造工程断面図によって説明する。
図4(1)に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板で形成されている。この半導体基板11は、シリコンゲルマニウム層を形成したSiGeOI(Silicon Germanium on insulator)基板、シリコン層を形成したSOI(Silicon on insulator)基板等であってもよい。上記ゲート絶縁膜12は、例えば酸化シリコン膜で0.8nm〜2.0nmの膜厚に形成される。なお、他のゲート絶縁膜材料を用いることも可能である。上記ゲート電極13は、例えば50nm〜150nmの厚さのポリシリコンで形成されている。ここではポリシリコンを用いたが、他のゲート電極材料を用いることもできる。上記ゲート電極13上にはハードマスク14が形成されている。このハードマスク14は、例えば窒化シリコン膜で形成されている。
上記ゲート電極13の両側にはサイドウォール15,16が形成されている。このサイドウォール15、16は、例えば、2層構造となっており、下層に酸化シリコン膜が形成され、その上に窒化シリコン膜が形成されている。また上記ゲート電極13の両側における半導体基板11にソース・ドレイン17,18が形成されている。このソース・ドレイン17、18は、例えば半導体基板11に形成した凹部にシリコンゲルマニウムを選択エピタキシャル成長させたシリコンゲルマニウム層で形成されている。なお、上記ソース・ドレイン17,18は、半導体基板11にイオン注入等の不純物ドーピング技術によって形成したものであってもよい。
次に、図4(2)に示すように、上記半導体基板11上に、上記ゲート電極13、ハードマスク14、サイドウォール15,16およびソース・ドレイン17,18を被覆する第1犠牲膜21を形成する。この第1犠牲膜21は、例えば酸化シリコン膜を上記ハードマスク14より高い膜厚、例えば100nm〜300nmの厚さに形成する。
次に、図4(3)に示すように、上記ハードマスク14が露出するまで、上記第1犠牲膜21を除去する。この除去加工は、例えば化学的機械研磨により行う。これによって、ハードマスク14が露出され、第1犠牲膜21表面が平坦化される。
次に、図4(4)に示すように、上記ハードマスク14を除去する。この除去には、窒化シリコンからなるハードマスク14を選択的に除去する、例えばドライエッチングでハードマスク14を剥離除去してゲート電極13上部を露出させる。このエッチングでは、第1犠牲膜21もエッチングされ、ゲート電極13上を含めた表面が平坦化されるようにしてもよい。その後、洗浄処理を行う。
次に、図4(5)に示すように、上記露出させたゲート電極13上を被覆するように上記第1犠牲膜21上に第2犠牲膜22を形成する。この第2犠牲膜22は、例えば酸化シリコン膜を、10.0nm〜50.0nmの厚さに成膜する。このとき、第2犠牲膜22の膜厚は、後の工程で行われるシェアードコンタクト開口時の異方性ドライエッチングのオーバーエッチング量が抑制されることを考慮して、薄めに成膜することが好ましい。以下第1犠牲膜21と第2犠牲膜22とを合わせて犠牲膜23とする。
次に、図5(6)に示すように、上記犠牲膜23上に、上記ゲート電極13上の一部から一方側のサイドウォール16を介して上記一方側のソース・ドレイン18一部上にかけて開口するエッチングマスク(図示せず)を、例えばレジストで形成する。このエッチングマスクの形成は、通常のレジスト塗布、露光、現像、ベーキングによる。そしてエッチングマスクを用いて、犠牲膜23をエッチングし、シェアードコンタクト24を形成する。その後、レジストからなるエッチングマスクを除去する。
ここで、シェアードコンタクト24を形成することが、ストレスライナー絶縁膜を形成する前にシェアードコンタクト24を形成する利点の一つになる。つまり、サイドウォール15,16の表面側は窒化シリコン膜で形成されており、また後に形成されるストレスライナー絶縁膜も窒化シリコン膜で形成されることから、従来技術では、ストレスライナー絶縁膜にシェアードコンタクトを形成するエッチングではサイドウォールとのエッチングの選択比は取れなかった。しかしながら、本発明では、酸化シリコン膜で形成されている犠牲膜23にシェアードコンタクト24を形成するため、サイドウォール15,16とのエッチング選択比を高くすることができるので、サイドウォール15,16のエッチングによる削れを防止することができる。
次に、図5(7)に示すように、上記シェアードコンタクト24の内部を埋め込むように、選択エピタキシャル成長により導電性プラグ26を形成する。この導電性プラグ26は、例えばシリコンゲルマニウムで形成する。
次に、図5(8)に示すように、上記犠牲膜23〔前記図5(6)参照〕を除去する。この犠牲膜23は酸化シリコン膜で形成されているため、窒化シリコン膜で形成されているサイドウォール15,16に対して選択的にエッチングすることが可能である。
その後、図5(9)に示すように、露出したゲート電極13、ソース・ドレイン17,18および導電性プラグ26上に金属シリサイド膜27,28,29,30を形成する。この金属シリサイド膜27〜30は、例えばスパッタ法によってニッケル(Ni)を成膜した後、熱処理を行い、ゲート電極13、ソース・ドレイン17,18および導電性プラグ26上に、選択的に金属シリサイド膜27〜30を形成する。上記金属シリサイド膜27〜30は、例えばニッケルシリサイドで形成されているが、高融点金属シリサイド、コバルトシリサイド、ロジウムシリサイド、イリジウムシリサイド、パラジウムシリサイド、白金シリサイド、金シリサイド等で形成することもできる。なお導電性プラグ26の側面にも金属シリサイド膜が形成されるようにすることもできる。
次いで、上記導電性プラグ26上、ゲート電極13上、サイドウォール15,16上およびソース・ドレイン領域17,18上を被覆するように、ストレスライナー絶縁膜31を形成する。このストレスライナー絶縁膜31は、例えば引張応力もしくは圧縮応力を有する窒化シリコン膜を、例えば20.0nm〜100.0nmの膜厚に成膜して形成される。通常、半導体装置1がnMOSトランジスタである場合、ストレスライナー絶縁膜31は引張応力を有するものとし、pMOSトランジスタである場合、ストレスライナー絶縁膜31は圧縮応力を有するものとする。
次に、上記ストレスライナー絶縁膜31上に層間絶縁膜32を形成する。そして、層間絶縁膜32、ストレスライナー絶縁膜31に、上記導電性プラグ26に達する接続孔33を形成し、この接続孔33に導電性プラグ34を形成する。この接続孔33は、上記導電性プラグ26よりも狭い面積の接続部を有するものでよいので、従来技術のように、ストレスライナー絶縁膜にシェアードコンタクトのような大きな孔を形成する必要がない。したがって、従来技術よりもストレスライナー絶縁膜31が持つ応力をゲート電極13下の半導体基板11に形成されるチャネル領域に効果的に加えることができる。
なお、上記接続孔33の形成位置は、導電性プラグ26によって導通しているゲート電極13または活性領域のソース・ドレイン18上に配置しても良い。
上記第2実施例の製造方法では、犠牲膜23を形成し、この犠牲膜23にゲート電極13上部と一方側のサイドウォール15を介して一方側のソース・ドレイン18上部に達するシェアードコンタクト24を形成し、そのシェアードコンタクト24内部に導電性プラグ26を形成しているので、従来技術のようにシェアードコンタクト24を形成するエッチングをストレスライナー絶縁膜31に行う必要はないから、シェアードコンタクト24を形成するエッチングにおいて、サイドウォール16が削られ、半導体基板11まで突き抜けるようなことは起こらない。また、ゲート電極13側部に形成されるサイドウォール15,16とソース・ドレイン17,18とが隣接した状態でシェアードコンタクト24が形成される。したがって、本製造方法では、従来の問題点が解決される。
また、導電性プラグ26を選択エピタキシャル成長により形成しているため、導電性プラグ26の形成工程が成膜工程のみとなるので、工程が簡単化される。
以上説明したように、セル面積の縮小化とともに、ゲート電極13と半導体基板11とのショートを抑制できる。特に、SRAMに適用することで、SRAMのセル面積の縮小化に効果がある。よって、信頼性の向上を図ることができるとともに、ストレスライナー絶縁膜31の膜厚に依存しない安定した加工が可能となるので、ストレスライナー絶縁膜31の厚膜化による半導体装置2(トランジスタ)の電流駆動能力(移動度)の向上、動作速度の向上が可能になるという利点がある。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を、図6の製造工程断面図によって説明する。
第3実施例の製造方法は、前記図5(6)に示したように、シェアードコンタクト24を形成し、レジストからなるエッチングマスクを除去した後、図6(7)に示すように、上記シェアードコンタクト24の内部に、選択エピタキシャル成長により導電性プラグ26を形成する。この導電性プラグ26は、例えばシリコンゲルマニウムで形成する。そして、この導電性プラグ26は、ゲート電極13とソース・ドレイン18とを電気的に接続することができていればよいので、上記シェアードコンタクト24を完全に埋め込まなくてもよい。
次に、図6(8)に示すように、上記犠牲膜23〔前記図5(6)参照〕を除去する。この犠牲膜23は酸化シリコン膜で形成されているため、窒化シリコン膜で形成されているサイドウォール15,16に対して選択的にエッチングすることが可能である。
その後、図6(9)に示すように、ソース・ドレイン17,18上、露出したゲート電極13および導電性プラグ26上に、それぞれ金属シリサイド膜28,29,30を形成する。この金属シリサイド膜28〜30は、例えばスパッタ法によってニッケル(Ni)を成膜した後、熱処理を行い、ゲート電極13、ソース・ドレイン17,18および導電性プラグ26上に、選択的に金属シリサイド膜28〜30を形成する。この金属シリサイド膜27〜30は、例えばニッケルシリサイドで形成されているが、高融点金属シリサイド、コバルトシリサイド、ロジウムシリサイド、イリジウムシリサイド、パラジウムシリサイド、白金シリサイド、金シリサイド等で形成することもできる。なお導電性プラグ26の側面にも金属シリサイド膜が形成されるようにすることもできる。
次いで、上記導電性プラグ26上、ゲート電極13上、サイドウォール15,16上およびソース・ドレイン領域17,18上を被覆するように、ストレスライナー絶縁膜31を形成する。このストレスライナー絶縁膜31は、例えば引張応力もしくは圧縮応力を有する窒化シリコン膜を、例えば20.0nm〜100.0nmの膜厚に成膜して形成される。通常、半導体装置1がnMOSトランジスタである場合、ストレスライナー絶縁膜31は引張応力を有するものとし、pMOSトランジスタである場合、ストレスライナー絶縁膜31は圧縮応力を有するものとする。
次に、上記ストレスライナー絶縁膜31上に層間絶縁膜32を形成する。そして、層間絶縁膜32、ストレスライナー絶縁膜31に、上記導電性プラグ26に達する接続孔33を形成し、この接続孔33に導電性プラグ34を形成する。この接続孔33は、上記導電性プラグ26よりも狭い面積の接続部を有するものでよいので、従来技術のように、ストレスライナー絶縁膜にシェアードコンタクトのような大きな孔を形成する必要がない。したがって、従来技術よりもストレスライナー絶縁膜31が持つ応力をゲート電極13下の半導体基板11に形成されるチャネル領域に効果的に加えることができる。
上記第3実施例の製造方法では、上記第2実施例と同様に、犠牲膜23を形成し、この犠牲膜23にゲート電極13上部と一方側のサイドウォール15を介して一方側のソース・ドレイン18上部に達するシェアードコンタクト24を形成し、そのシェアードコンタクト24内部に導電性プラグ26を形成しているので、従来技術のようにシェアードコンタクト24を形成するエッチングをストレスライナー絶縁膜31に行う必要はないから、シェアードコンタクト24を形成するエッチングにおいて、サイドウォール16が削られ、半導体基板11まで突き抜けるようなことは起こらない。また、ゲート電極13側部に形成されるサイドウォール15,16とソース・ドレイン17,18とが隣接した状態でシェアードコンタクト24が形成される。したがって、本製造方法では、従来の問題点が解決される。
また、導電性プラグ26を選択エピタキシャル成長により形成しているため、導電性プラグ26の形成工程が成膜工程のみとなるので、工程が簡単化される。さらに、導電性プラグ26の高さが低くなるので、ストレスライナー絶縁膜31をチャネル領域に近づけることができる。これによって、上記各実施例よりもさらに効果的にストレスライナー絶縁膜31の応力をチャネル領域に印加することができる。
以上説明したように、セル面積の縮小化とともに、ゲート電極13と半導体基板11とのショートを抑制できる。特に、SRAMに適用することで、SRAMのセル面積の縮小化に効果がある。よって、信頼性の向上を図ることができるとともに、ストレスライナー絶縁膜31の膜厚に依存しない安定した加工が可能となるので、ストレスライナー絶縁膜31の厚膜化による半導体装置3(トランジスタ)の電流駆動能力(移動度)の向上、動作速度の向上が可能になるという利点がある。
次に、本発明の半導体装置に係る一実施の形態(第1実施例)を、図7の概略構成断面図によって説明する。
図7に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板で形成されている。この半導体基板11は、シリコンゲルマニウム層を形成したSiGeOI(Silicon Germanium on insulator)基板、シリコン層を形成したSOI(Silicon on insulator)基板等であってもよい。上記ゲート絶縁膜12は、例えば酸化シリコン膜で0.8nm〜2.0nmの膜厚に形成される。なお、他のゲート絶縁膜材料を用いることも可能である。上記ゲート電極13は、例えば50nm〜150nmの厚さのポリシリコンで形成されている。ここではポリシリコンを用いたが、他のゲート電極材料を用いることもできる。
上記ゲート電極13の両側にはサイドウォール15,16が形成されている。このサイドウォール15、16は、例えば、2層構造となっており、下層に酸化シリコン膜が形成され、その上に窒化シリコン膜が形成されている。また上記ゲート電極13の両側における半導体基板11にソース・ドレイン17,18が形成されている。このソース・ドレイン17、18は、例えば半導体基板11に形成した凹部にシリコンゲルマニウムを選択エピタキシャル成長させたシリコンゲルマニウム層で形成されている。なお、上記ソース・ドレイン17,18は、半導体基板11にイオン注入等の不純物ドーピング技術によって形成したものであってもよい。
上記ゲート電極13上部と一方側のサイドウォール16を介して一方側のソース・ドレイン18上部に接続する導電性プラグ26が形成されている。この導電性プラグ26は、例えばドープトポリシリコンで形成されている。上記ゲート電極13、ソース・ドレイン17,18および導電性プラグ26上には、金属シリサイド膜27,28,29,30が形成されている。この金属シリサイド膜27〜30は、例えばニッケルシリサイドで形成されているが、高融点金属シリサイド、コバルトシリサイド、ロジウムシリサイド、イリジウムシリサイド、パラジウムシリサイド、白金シリサイド、金シリサイド等で形成することもできる。なお導電性プラグ26の側面にも金属シリサイド膜が形成されていてもよい。
また導電性プラグ26、ゲート電極13、サイドウォール15,16およびソース・ドレイン領域17,18を被覆するように、引張応力もしくは圧縮応力を有するストレスライナー絶縁膜31が形成されている。半導体装置1がnMOSトランジスタである場合、ストレスライナー絶縁膜31は引張応力を有するものとし、pMOSトランジスタである場合、ストレスライナー絶縁膜31は圧縮応力を有するものとする。
上記ストレスライナー絶縁膜31上には層間絶縁膜32が形成されている。層間絶縁膜32、ストレスライナー絶縁膜31には、上記導電性プラグ26に達する接続孔33が形成され、この接続孔33に導電性プラグ34が形成されている。この接続孔33は、上記導電性プラグ26よりも狭い面積の接続部を有するものでよいので、従来技術のように、ストレスライナー絶縁膜にシェアードコンタクトのような大きな孔を形成する必要がない。したがって、従来技術よりもストレスライナー絶縁膜31が持つ応力をゲート電極13下の半導体基板11に形成されるチャネル領域に効果的に加えることができる。
なお、上記接続孔33の形成位置は、導電性プラグ26によって導通しているゲート電極13または活性領域のソース・ドレイン18上に配置しても良い。
上記第1実施例の半導体装置1では、ストレスライナー絶縁膜31がゲート電極13上部と一方側のサイドウォール16を介して一方側のソース・ドレイン18上部に接続する導電性プラグ26を被覆しているので、導電性プラグ26を形成した後にストレスライナー絶縁膜31を形成していることは明らかである。したがって、本発明の構造では、一方側のサイドウォール16を介して一方側のソース・ドレイン18上部に接続する導電性プラグ26が形成されるシェアードコンタクトを形成するエッチングを、ストレスライナー絶縁膜31に行う必要はないから、従来技術のようにサイドウォール16がシェアードコンタクトを形成するエッチングで削られ、シェアードコンタクトが半導体基板11まで突き抜けるようなことは、構造的に起こらない。また、ゲート電極13側部に形成されるサイドウォール15,16とソース・ドレイン17,18とが隣接した状態で導電性プラグ26を形成したシェアードコンタクトが形成される。したがって、本構造では、従来の問題点を解決することができる。
また、本構造では、導電性プラグ26上のストレスライナー絶縁膜31に形成される接続孔33の面積がシェアードコンタクトよりも小さくてすむため、ストレスライナー絶縁膜31が導電性プラグ26上の一部にも形成されるようになるので、従来構造よりも大きなストレスをゲート電極13下のチャネル領域にかけることが可能になる。これによって、半導体装置1の移動度を高めることが可能になる。
以上説明したように、従来技術のようにサイドウォールがシェアードコンタクトを形成するエッチングで削られ、シェアードコンタクトが半導体基板11まで突き抜けるようなことは、構造的に起こらないため、セル面積の縮小化とともに、ゲート電極13と半導体基板11とのショートを抑制できる。これによって、信頼性の向上を図ることができるとともに、ストレスライナー絶縁膜31の厚膜化が可能となるので、ストレスライナー絶縁膜31の厚膜化による半導体装置1(トランジスタ)の電流駆動能力(移動度)の向上、動作速度の向上が可能になるという利点がある。
次に、本発明の半導体装置に係る一実施の形態(第2実施例)を、図8の概略構成断面図によって説明する。
図8に示すように、半導体装置2は、導電性プラグ26がシリコンゲルマニウムのエピタキシャル成長層で形成されている点を除いて、その他の構成は、前記図7によって説明した半導体装置1と同様である。
上記第2実施例の半導体装置2では、上記半導体装置1と同様な効果が得られる。
次に、本発明の半導体装置に係る一実施の形態(第3実施例)を、図9の概略構成断面図によって説明する。
図9に示すように、半導体装置3は、導電性プラグ26がシリコンゲルマニウムのエピタキシャル成長層で形成されている点、ゲート電極13とソース・ドレイン18との電気的導通がとれる必要最低限の厚さが確保される程度に導電性プラグ26が形成されている点を除いて、その他の構成は、前記図7によって説明した半導体装置1と同様である。
上記第3実施例の半導体装置3では、上記半導体装置1、2と同様な効果が得られるとともに、導電性プラグ26の高さが低くなるので、ストレスライナー絶縁膜31をチャネル領域により一層近づけることができる。これによって、上記半導体装置1,2よりもさらに効果的にストレスライナー絶縁膜31の応力をチャネル領域に印加することができるようになる。
次に、本発明の半導体装置に係る一実施の形態(第4実施例)を、図10のレイアウト図によって説明する。
図10に示すように、半導体装置4は、シェアードコンタクト24がゲート電極13上と、ゲート電極13の両側の半導体基板11に形成されたソース・ドレイン(この場合はアクティブ領域として用いている)19,20上とを接続するように形成され、このシェアードコンタクト24の内部に、ゲート電極13とソース・ドレイン19,20とを電気的に接続する導電性プラグ26が形成されている点を除いて、その他の構成は、前記図7によって説明した半導体装置1と同様である。
上記第4実施例の半導体装置4では、ゲート電極13とその両側の半導体基板11に形成されたソース・ドレイン19,20との導通が可能になる。
上記半導体装置1は上記製造方法の第1実施例で製造することができ、上記半導体装置2は上記製造方法の第2実施例で製造することができ、上記半導体装置3は上記製造方法の第3実施例で製造することができる。また、上記半導体装置4は、上記製造方法の第1実施例でソース・ドレイン19,20をアクティブ領域とし、シェアードコンタクト24をゲート電極13上およびソース・ドレイン19,20上に開口すれば、その他の工程は上記製造方法の第1実施例を適用することができる。
1…半導体装置、11…半導体基板、12…ゲート絶縁膜、13…ゲート電極、15,16…サイドウォール、17,18…ソース・ドレイン、23…犠牲膜、24…シェアードコンタクト、26…導電性プラグ