CN1300855C - 绝缘体上硅的衬底上混合结构栅介质材料的制备方法 - Google Patents
绝缘体上硅的衬底上混合结构栅介质材料的制备方法 Download PDFInfo
- Publication number
- CN1300855C CN1300855C CNB2003101226098A CN200310122609A CN1300855C CN 1300855 C CN1300855 C CN 1300855C CN B2003101226098 A CNB2003101226098 A CN B2003101226098A CN 200310122609 A CN200310122609 A CN 200310122609A CN 1300855 C CN1300855 C CN 1300855C
- Authority
- CN
- China
- Prior art keywords
- dielectric material
- mixed structure
- soi substrate
- hfo
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种绝缘体上的硅衬底上氧化铪和氧化铝混合结构新型高介电常数栅介质材料的制备方法。属于微电子与固体电子学中介质材料的制造工艺，其特征在于系利用超高真空电子束蒸发的技术，用HfO2源和Al2O3源共蒸发的方法在SOI衬底上制备高介电常数的栅介质材料。超高真空室工作时的真空度1×10-2pa，HfO2蒸发速率是Al2O3的2倍，沉积的HfO2和Al2O3混合结构薄膜为非晶结构，其厚度5-10nm。本方法相对于化学气相沉积等方法工艺简单、成本较低、生长速度快。制备的栅介质材料比常规的HfO2栅介质材料具有结晶温度高、热温度性好、界面产物少等优点。结合了SOI电路的优点，能更好的适应特征尺寸小于100nm的超大规模集成电路的需要。
Description
技术领域
本发明涉及一种绝缘体上硅(SOI)衬底上HfO2和Al2O3混合结构新型高介电常数栅介质材料的制备方法。属于微电子与固体电子学中介质材料的制造工艺。
技术背景
随着芯片集成度的不断增长，功耗成为超大规模集成电路(VLSI)及系统芯片(SOC)中的一个主要限制因素，尤其是对于便携式电子产品，如一些低功耗逻辑电路，首要关注的就是漏电流要小，因此栅漏电流必须严格控制，主要是亚阈值漏电流，结漏电流，包括隧穿电流等。研究表明，随着器件特征尺寸的不断缩小，尤其是当光刻线宽小于0.1μm后，栅氧化物层厚度开始逐渐接近原子间距。此时，受隧道效应的影响，栅极漏电流开始成为一个不容忽视的问题。量子隧穿效应所引起的栅极漏电流与栅介质的厚度成指数关系，当栅偏压为1V时，栅极漏电流从栅极氧化物厚度为3.5nm时的1×10-12A/cm2陡增到了1.5nm时的1×10A/cm2，即当栅氧化层厚度减小约1倍时，漏电流增长了12个数量级。由此带来栅对沟道控制的减弱和栅介质漏电流的陡增造成MOS器件“关”态时的功耗增加，因而对器件集成度、可靠性和寿命都有很大影响，成为微电子进一步发展的限制性因素之一。为了增强MOSFET金属氧化物半导体场疚晶体管的电流驱动能力和增快集成电路的运行速度，根据驱动电流和栅氧化物厚度的关系，需要采用具有较高介电常数的物理厚度较厚的栅介质薄膜材料，这样可以大大降低直接隧穿效应和栅介质层承受的电场强度。
全耗尽SOI MOSFET与传统的体硅MOSFET相比，具有更小的结电容，更大的沟道迁移率，更大的漏饱和电流，Kink(翘铁)效应有所减弱，改善了亚阈值特性，改善了短沟道效应等优点。全耗尽SOI MOSFET在低功耗，高速，高温应用领域具有更明显的优势。而SOI衬底上生长的高介电常数(K)栅介质材料，由于比体硅衬底多了氧化埋层，会产生新的、不同的现象。目前关于高κ材料的研究都是针对体硅衬底的，但是随着器件特征尺寸的不断缩小，采用SOI衬底将是一个不可避免的趋势，而且高κ材料也必将成为代替SiO2的下一代栅介质。因此研究SOI衬底上高κ栅介质材料是非常重要的。
在目前研究的高κ栅介质材料中，HfO2是目前最有希望在下一代CMOS(互补金属氧化物半导体电路)工艺中代替SiO2栅的介质。HfO2不仅具有适中的介电常数值(25-30)，而且有相当高的禁带宽度(7.8eV)，具有良好的绝缘性能，理论上能获得很好的漏电性能。在工艺应用中最重要的一点，就是HfO2不易与Si发生反应，在界面能与Si形成稳定的接触。
目前获得高质量超薄HfO2薄膜的方法主要有两种，溅射法(B.H.Leeet al.Applied Physics Letters 76(2000)1926)和原子层沉积法(M.Copel，M.Gribelyuk，E.Gusev Applied Physics Letters 76(2000)436)。通过这些方法，均能获得几个纳米的均匀的HfO2薄膜。但是这些方法制备的HfO2栅介质有一个严重的缺点，就是HfO2在较低温度(400℃)下就出现结晶现象，由于多晶的栅介质会导致漏电流急剧升高，所以制备的HfO2在传统的集成电路工艺中是不适用的。而Al2O3也是目前正在研究的高κ栅介质材料之一，它的相对介电常数是9，禁带宽度为8.8eV，而且在Si上非常稳定，可以作为其它介质材料和Si之间的扩散阻挡层来限制界面反应。最关键的优点是Al2O3的引入可以抑制HfO2结晶温度低的缺点。M.H.Cho等人在Applied Physics Letters上发表文章(M.H.Cho，Y.S.Roh，C.N.Whang，and K.Jeong，Applied Physics Letters 81(2002)1071)，用原子层沉积法交替生长纳米层状的Al2O3和HfO2薄膜。但这种方法工艺难度大，每层的厚度不好控制，而且只有经过高温(920℃)退火Al2O3和HfO2的纳米层状结构才能够被打破且混合起来，但混合的均匀性得不到保证，难以形成质量优良的栅介质材料。
发明内容
本发明的目的是提供一种SOI衬底上HfO2和Al2O3混合结构高介电常数(K)栅介质材料的制备方法。
本发明提供的方法其特征在于采用超高真空电子束蒸发方法，以HfO2源和Al2O3源为共蒸发源，在预生长有超薄Si3N4膜的SOI衬底上生长HfO2和Al2O3混合结构薄膜。Si3N4缓冲层的引入避免了导致大泄漏电流的界面产物的产生，SOI衬底的引入带来了SOI电路的各种优点。还有一个显著的特征是采用了HfO2源和Al2O3源共蒸发的技术，可以使得HfO2和Al2O3在真空室中充分的混合，由于真空提供了清洁的环境，保证了该方法制备的薄膜纯度高且成分均匀，能够获得质量优异的高κ栅介质材料。
本发明的方法中，先采用NH3气氛下高温快速退火技术，在超高真空室中(本底真空度优于1×10-6Pa)，先将含有埋氧层和顶层单晶硅的SOI衬底在NH3气氛下(工作时真空度1×10-2Pa)700℃快速退火5-10秒，以形成Si3N4缓冲(阻挡)层，厚度小于1nm，以避免低介电常数量的产物的产生(图1)。然后采用超高真空电子束蒸发技术，在同一真空室中使HfO2源和Al2O3源共蒸发，在生长有Si3N4膜的SOI衬底上沉积HfO2和Al2O3混合结构薄膜且为非晶结构，衬底温度为常温，本底真空度优于1×10-6Pa，HfO2蒸发速率是Al2O3蒸发速率的两倍，同时HfO2蒸发速率控制在1/秒以下，薄膜总厚度为5-10nm(图2)。最后将制成的薄膜在800℃，N2气氛下快速退火5-10分钟，形成SOI衬底上HfO2和Al2O3混合结构、介电常数为10-20的高κ栅介质材料。顶层单晶硅厚度为30-100nm；埋氧层厚度为50-400nm。
本发明提供的方法相对于化学气相沉积(CVD)等方法工艺简单、成本较低、生长速度快。制备的栅介质材料比常规的HfO2栅介质材料具有结晶温度高、热温度性好、界面产物少等优点。本发明结合了SOI电路的优点，能更好的适应特征尺寸小于100nm的超大规模集成电路的需要。
附图说明
图1.SOI衬底上生长超薄Si3N4膜的示意图。
图2.SOI衬底上HfO2和Al2O3混合结构新型高κ栅介质材料结构示意图。
图中1为Si3N4膜，2为SOI衬底的顶层硅，3为埋氧，4为硅衬底，5为HfO2和Al2O3混合结构高κ栅介质材料。
具体实施方式
通过下述实施例将有助于理解本发明，进一步阐明本发明实质性特点和显著的进步。但决不限制本发明。
实施例：SOI衬底上有Si3N4缓冲层的HfO2和Al2O3混合结构新型高κ栅介质材料制备方法。
(1)用NH3气氛下高温快速退火的方法在SOI衬底上生长一层厚度小于1nm的Si3N4膜。在超高真空室中(本底真空度优于1×10-6Pa)，先将SOI衬底在NH3气氛下(工作时真空度1×10-3Pa)700℃快速退火5-10秒，以形成Si3N4缓冲层，厚度小于1nm。
(2)用超高真空电子束蒸发技术，在同一真空室中使HfO2源和Al2O3源共蒸发，在上述制备的衬底上沉积10nm的HfO2和Al2O3混合结构薄膜。生长时衬底温度为常温，本底真空度高于1×10-6Pa，HfO2蒸发速率是Al2O3蒸发速率的两倍，同时HfO2蒸发速率控制在1/秒以下。
(3)已制备的薄膜在800℃，N2气氛下快速退火8分钟，形成超薄顶层硅SOI衬底上HfO2和Al2O3混合结构高κ栅介质材料。
Claims (6)
1、一种在SOI衬底上氧化铪和氧化铝混合结构的栅介质材料的制备方法，包括含有埋氧层和顶层单晶硅的SOI衬底材料的制备，其特征在于：
(1)将制备的SOI材料在超高真空室中NH3气氛下高温快速退火，以形成Si3N4缓冲层，所述的缓冲层的厚度在1nm以下；
(2)采用超高真空电子束蒸发方法，在同一真空室中使HfO2源和Al2O3源共同蒸发，在真空室的本底真空度优于1×10-6pa条件下，在生长有Si3N4膜的缓冲层SOI衬底上沉积出HfO2和Al2O3混合结构薄膜；
(3)最后在800℃，N2气氛下5-10分钟快速退火。
2、按权利要求1所述的在SOI衬底上氧化铪和氧化铝混合结构的栅介质材料的制备方法，其特征在于在制备SOI材料时超高真空室的真空度1×10-2pa。
3、按权利要求1或2所述的在SOI衬底上氧化铪和氧化铝混合结构的栅介质材料的制备方法，其特征在于在生长有Si3N4膜的SOI衬底上沉积HfO2和Al2O3混合结构膜的衬底温度为室温，HfO2蒸发速率是Al2O3蒸发速率2倍，HfO2蒸发速率控制在1/秒以下。
4、按权利要求1或2所述的在SOI衬底上氧化铪和氧化铝混合结构的栅介质材料的制备方法，其特征在于所述沉积的HfO2和Al2O3混合结构薄膜为非晶结构，厚度为5-10nm。
5、按权利要求1所述的在SOI衬底上氧化铪和氧化铝混合结构的栅介质材料的制备方法，其特征是在SOI衬底上形成Si3N4缓冲层的条件是700℃、5-10秒快速退火。
6、按权利要求1所述的在SOI衬底上氧化铪和氧化铝混合结构的栅介质材料的制备方法，其特征在于SOI衬底的埋氧层厚度为50-400nm，顶层单晶硅厚度为30-100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101226098A CN1300855C (zh) | 2003-12-19 | 2003-12-19 | 绝缘体上硅的衬底上混合结构栅介质材料的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101226098A CN1300855C (zh) | 2003-12-19 | 2003-12-19 | 绝缘体上硅的衬底上混合结构栅介质材料的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1553482A CN1553482A (zh) | 2004-12-08 |
| CN1300855C true CN1300855C (zh) | 2007-02-14 |
Family
ID=34338678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101226098A Expired - Fee Related CN1300855C (zh) | 2003-12-19 | 2003-12-19 | 绝缘体上硅的衬底上混合结构栅介质材料的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1300855C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100576455C (zh) * | 2007-12-05 | 2009-12-30 | 中国科学院微电子研究所 | 制备埋嵌硅纳米晶的高介电常数栅介质的方法 |
| CN101546703B (zh) * | 2008-03-26 | 2011-02-02 | 中国科学院微电子研究所 | 一种制备硅纳米晶超晶格结构的方法 |
| CN101713061B (zh) * | 2008-10-07 | 2011-12-14 | 四川欧瑞特光电科技有限公司 | 电子束制备HfO2/SiO2多层反射膜的方法 |
| CN102044442B (zh) * | 2009-10-14 | 2012-09-05 | 中国科学院微电子研究所 | 一种改善高介电常数栅介质界面特性的方法 |
| CN101924030B (zh) * | 2010-07-20 | 2012-06-27 | 中国科学院上海微系统与信息技术研究所 | 一种改善高阻soi衬底上高介电常数栅介质性能的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008004A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1391283A (zh) * | 2001-06-13 | 2003-01-15 | 日本电气株式会社 | 半导体装置及其制造方法 |
| CN1444282A (zh) * | 2002-03-13 | 2003-09-24 | 夏普株式会社 | 多晶存储结构,形成该结构的方法,和使用该结构的半导体存储装置 |
-
2003
- 2003-12-19 CN CNB2003101226098A patent/CN1300855C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1391283A (zh) * | 2001-06-13 | 2003-01-15 | 日本电气株式会社 | 半导体装置及其制造方法 |
| JP2003008004A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1444282A (zh) * | 2002-03-13 | 2003-09-24 | 夏普株式会社 | 多晶存储结构,形成该结构的方法,和使用该结构的半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1553482A (zh) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | BN/graphene/BN transistors for RF applications | |
| Gusev et al. | Microstructure and thermal stability of HfO2 gate dielectric deposited on Ge (100) | |
| Goel et al. | InGaAs metal-oxide-semiconductor capacitors with HfO2 gate dielectric grown by atomic-layer deposition | |
| Rossel et al. | Field-effect transistors with SrHfO3 as gate oxide | |
| Kobayashi et al. | Radical oxidation of germanium for interface gate dielectric GeO2 formation in metal-insulator-semiconductor gate stack | |
| Ritenour et al. | Subnanometer-equivalent-oxide-thickness germanium p-metal-oxide-semiconductor field effect transistors fabricated using molecular-beam-deposited high-k/metal gate stack | |
| CN103000669A (zh) | 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法 | |
| CN101447420A (zh) | 一种制备高介电常数栅介质薄膜铪硅氧氮的方法 | |
| CN102891077A (zh) | 采用水基原子层沉积技术在石墨烯表面制备高k栅介质的方法 | |
| He et al. | The structural and interfacial properties of HfO2/Si by the plasma oxidation of sputtered metallic Hf thin films | |
| Wang et al. | Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing | |
| Zhang et al. | Advances in atomic layer deposited high-κ inorganic materials for gate dielectrics engineering of two-dimensional MoS2 field effect transistors | |
| Marchiori et al. | Epitaxial SrO interfacial layers for HfO2–Si gate stack scaling | |
| Kwak et al. | Low interface trap density in scaled bilayer gate oxides on 2D materials via nanofog low temperature atomic layer deposition | |
| Ramdani et al. | Interface characterization of high-quality SrTiO3 thin films on Si (100) substrates grown by molecular beam epitaxy | |
| CN1300855C (zh) | 绝缘体上硅的衬底上混合结构栅介质材料的制备方法 | |
| Li et al. | Improving electrical performance and bias stability of HfInZnO-TFT with optimizing the channel thickness | |
| Zheng et al. | Modulation in current density of metal/n-SiC contact by inserting Al 2 O 3 interfacial layer | |
| Hu et al. | High mobility amorphous InSnO thin film transistors via low-temperature annealing | |
| CN114300533A (zh) | 一种栅氧结构和制备方法 | |
| CN111430228B (zh) | 一种超高介电常数介质薄膜的制备方法 | |
| Lee et al. | MBE-grown high κ gate dielectrics of HfO2 and (Hf–Al) O2 for Si and III–V semiconductors nano-electronics | |
| Ruan et al. | Improvement on thermal stability for indium gallium zinc oxide by oxygen vacancy passivation with supercritical fluid cosolvent oxidation | |
| Schilirò et al. | Plasma enhanced atomic layer deposition of Al2O3 gate dielectric thin films on AlGaN/GaN substrates: The role of surface predeposition treatments | |
| Osten et al. | MBE growth and properties of epitaxial metal oxides for high-κ dielectrics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI SIMGUI SCIENCE AND TECHNOLOGY CO., LTD. Free format text: FORMER NAME: PROUD OF THE NEW SHANGHAI TECHNOLOGY CO. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200 Patentee after: Shanghai Simgui Technology Co., Ltd. Patentee after: Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences Address before: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200 Patentee before: Shanghai Xin'ao Science and Technology Co., Ltd. Patentee before: Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070214 Termination date: 20121219 |