DE19640448C1

DE19640448C1 - Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator

Info

Publication number: DE19640448C1
Application number: DE1996140448
Authority: DE
Inventors: Walter Dipl Phys Hartner; Alexander Dr Rer Gschwandtner; Carlos Dr Rer Nat Mazure
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1996-09-30
Filing date: 1996-09-30
Publication date: 1998-02-19
Anticipated expiration: 2016-10-01
Also published as: WO1998014992A1; TW355834B

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs 1.

Ein derartiges Verfahren ist aus der EP 0 697 719 A2 bekannt.

Herkömmliche Speicherelemente von Halbleiter-Speicheranord nungen verwenden als Speicherdielektrikum zumeist Silizium dioxid- oder auch Siliziumnitridschichten, welche aber beide lediglich eine Dielektrizitätskonstante im Bereich von etwa 8 besitzen. Eine höhere Dielektrizitätskonstante würde jedoch zu einer größeren Kapazität des entsprechenden Kondensators führen, so daß auch dessen Abmessungen vermindert werden könnten, wenn auf eine entsprechende Steigerung der Kapazität verzichtet wird. Mit anderen Worten, die Verwendung eines Dielektrikums mit großer Dielektrizitätskonstante führt zu einer Verringerung der für den entsprechenden Kondensator be nötigten Fläche und damit zu einer Steigerung der Integra tionsdichte.

Die in diesem Zusammenhang durchgeführten Entwicklungen haben Materialien ergeben, die eine gegenüber 8 erheblich höhere Dielektrizitätskonstante aufweisen. So wurde beispielsweise als paraelektrisches Material BaSrTiO₃ (BST) entwickelt, das eine Dielektrizitätskonstante in der Größenordnung von über 200 als Dünnfilm und sonst von 400 hat. Es liegt auf der Hand, daß BST eine erhebliche Steigerung der Integrations dichte erlaubt, wenn es anstelle der üblichen Siliziumdioxid bzw. Siliziumnitridschichten eingesetzt wird.

Weiterhin verwenden herkömmliche Speicherelemente, wie bei spielsweise ein dynamischer Random-Speicher (DRAM) paraelek trische Materialien, die aber bei Ausfall der Versorgungs spannung ihre Ladung und somit auch die mit dieser gespei cherte Information verlieren. Außerdem müssen derartige her kömmliche Spei cherelemente wegen des bei ihnen auftretenden Leckstromes ständig neu beschrieben werden, was als "refresh" bezeichnet wird. Auch aus diesem Grund ist der Einsatz von neuartigen ferroelektrischen Materialien als Speicherdielektrikum wün schenswert, da so die Herstellung nichtflüchtiger Halb leiter-Speicheranordnungen und E²PROMs möglich ist, die bei Ausfall der Versorgungsspannung nicht ihre Information verlieren und auch nicht ständig neu beschrieben werden müssen.

Zusammenfassend ergibt sich damit, daß bei Halbleiter-Spei cheranordnungen der Einsatz ferroelektrischer Materialien als Speicherdielektrikum an sich wünschenswert ist, da so eine zu einem DRAM vergleichbare Integrationsdichte bei gleichzeitiger Sicherheit gegenüber einem Ausfall der Versor gungsspannung erreicht werden kann.

Die praktische Verwirklichung des Einsatzes derartiger ferro elektrischer oder auch paraelektrischer Materialien in Halb leiter-Speicheranordnungen hängt aber stark davon ab, wie sich diese Materialien in eine integrierte Halbleiter-Schal tungsanordnung einbauen lassen. Als solche ferroelektrische oder paraelektrische Materialien wurden bisher neben dem be reits erwähnten BST auch (Pb,Zr)TiO₃(PZT), SrBi₂Ta₂O₉ (SBT), SrBi₂(Ta_1-xNb_x)₂O₉ (SBTN), SrTiO₃ (ST), ferroelektrische Polymere und andere perovskitartige ferro- und paraelektrische Materialien in Erwägung gezogen.

Obwohl diese Materialien hohe Dielektrizitätskonstanten auf weisen und aus diesem Grund auch schon bei ferroelektrischen Random-Speichern (FeRAM) eingesetzt werden, ist ihre Bedeu tung in der Praxis noch begrenzt. Denn es hat sich gezeigt, daß die genannten Materialien mit hoher Dielektrizitätskon stante nicht ohne weiteres in Halbleiter-Speicheranordnungen eingesetzt werden können. So wird beispielsweise die Anwen dung von dielektrischen Materialien mit hoher Dielektrizi tätskonstante oder von Ferroelektrika in hoch integrierten Stapelzellen von Halbleiter-Speicheranordnungen stark dadurch behindert, daß der sogenannte "Plug" bzw. das in ein Kontakt loch eingebrachte Füllmaterial bei Abscheidung des Dielektri kums oxidiert wird. Diese Oxidation findet speziell aufgrund der Tatsache statt, daß es sich bei den genannten Dielektrika mit hoher Dielektrizitätskonstanten und Ferroelektrika um Oxide handelt, die bei der Herstellung der Halbleiteranord nung hohen Temperaturen in einer sauerstoffhaltigen Atmo sphäre ausgesetzt werden müssen.

Da die üblicherweise für den Kondensatorkontakt verwendete Platin-Elektrode sauerstoffdurchlässig ist, oxidiert damit beispielsweise die Grenzfläche zwischen Plug und Elektrode, was mit einer elektrischen Unterbrechung gleichbedeutend ist.

Zusammenfassend ergibt sich damit, daß bisher in der Praxis die Integration eines ferroelektrischen oder paraelektrischen Dielektrikums in einer Speicheranordnung bei hoher Integra tionsdichte als wenig erfolgversprechend angesehen wird.

Um die oben erwähnte Oxidation der Grenzfläche zwischen Elek trode und Plug in großem Umfang zu vermeiden, werden bisher Dielektrika mit hohen Dielektrizitätskonstanten oder Ferro elektrika erst nach Fertigstellung einer herkömmlichen CMOS-Transistorstruktur über einem LOCOS-Gebiet oder über darauf folgenden Oxidschichten planar abgeschieden. Mit anderen Wor ten, neben einem MOS-Transistor, dessen Drain beispielsweise mit einer Bitleitung verbunden und dessen Gate an eine Wort leitung angeschlossen ist, wird in LOCOS-Technik ein Konden sator vorgesehen, dessen untere Elektrode aus Platin besteht, das mit der Source-Elektrode des MOS-Transistors verbunden ist, und dessen Isolierschicht aus einem Ferroelektrikum her gestellt ist, während die zweite Elektrode, die der ersten Elektrode über das Ferroelektrikum gegenüberliegt, ebenfalls aus Platin hergestellt ist. Als Dielektrikum kann hierbei beispielsweise SBT verwendet werden. Die Größen der auf diese Weise gebildeten Speicherzellen betragen beispielsweise 10,1 µm × 16,5 µm = 167 µm² = 46 F², wenn für F ein Grundmaß von 1,9 µm herangezogen wird. Die Fläche des Kondensators beträgt dabei etwa 3,3 µm × 3,3 µm = 10,9 µm² = 3F². Mit anderen Wor ten, es liegt ein relativ großer Platzbedarf für die Spei cherzelle bzw. deren Kondensator vor.

Vorteilhaft am Auftragen eines Kondensators über dem LOCOS-Gebiet ist aber, daß zur Herstellung der planaren ferroelek trischen Schicht des Kondensators ein Sputter- oder SOL-GEL-Ver fahren benutzt werden kann und insbesondere durch das Auf bringen der ferroelektrischen Schicht, das in stark oxidie render Umgebung stattfindet, die Diffusion von Sauerstoff durch die meist aus Platin bestehende Elektrode hindurch die darunterliegende Schicht nicht mehr beeinträchtigt, da hier bereits ein Oxid vorliegt.

Zusammenfassend ergibt sich damit, daß das Abscheiden einer Kondensatorstruktur über dem LOCOS-Gebiet zwar ohne weiteres möglich ist, jedoch zu einer erheblichen Verminderung der In tegrationsdichte führt.

Ein direktes Auftragen der ferroelektrischen Schichten über dem elektrischleitenden Plug ist zwar möglich, führt aber zu einer weiteren Oxidation und damit letztlich zu einer Isola tion der elektrischen Verbindungen.

Einzelheiten eines Herstellverfahrens für einen Kondensator mit einem hoch-bi-elektrischen oder ferro-elektrischen Spei cherdielektrikum sind beispielsweise in der US-PS-5,366,920 beschrieben. Dabei wird die erste Elektrode nicht mit Hilfe einer Fototechnik aus einer leitenden Schicht geätzt, sondern es wird zunächst eine isolierende Schicht mit einer Öffnung hergestellt und eine leitende Schicht in die Öffnung einge bracht.

Ein anderes Herstellverfahren ist in der US-PS 5,464,786 be schrieben. Bei dieser Halbleiteranordnung ist zwischen dem Polysilizium-Blatt und der Elektrode aus Platin eine Barrie reschicht insbesondere aus Titannitrid vorgesehen, um Diffu sionen und Reaktionen zwischen Elektrode und Platin zu ver hindern. Dabei muß ein direkter Kontakt zwischen Barriere schicht und dem beispielsweise aus BST bestehenden Speicher dielektrikum vermieden werden, da sonst an entsprechenden Stellen eine Reaktion auftritt, die zu einem Aufquellen der Barriereschicht und dadurch zu einer Schädigung der ersten Elektrode führt. Dazu ist vorgesehen, die Barriereschicht seitlich unter einer Hilfsstruktur oder unter der ersten Elektrode herauszuätzen, und den entstandenen Spalt mit bei spielsweise Siliziumnitrid zu füllen. Das Herstellverfahren ist aufwendig, insbesondere sind drei Prozeßblöcke nötig, um die Barriereschicht herzustellen, den Spalt zu erzeugen und dann die Siliziumnitridschicht herzustellen.

Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah ren zum Herstellen einer Halbleiteranordnung der genannten Art mit einer Barriereschicht zwischen Plug und erster Elek trode zu schaffen, das auf einfache Weise eine Integration von Bauelementen mit ferroelektrischen und paraelektrischen Materialien erlaubt und bei dem unerwünschte Oxidationen dennoch ausgeschlossen sind.

Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung ein Verfahren mit den Merkmalen des Patentanspruches 1 vor. Vorteilhafte Weiterbildungen der Erfindung ergeben sich ins besondere aus den Patentansprüchen 2 und 3.

Bei der mit dem erfindungsgemäßen Verfahren hergestellten Halbleiteranordnung ist also zwischen dem Füllmaterial und der unteren Elektrode eine Barriereschicht aus dem Nitrid des Füllmaterials vorgesehen. Die untere Elektrode ist z. B. aus Pt, Ru, RuO₂ hergestellt, während für die obere Elektrode z. B. Pt, Cu, Al, TiN, Ti verwendet werden kann. Außerdem wird die Barriereschicht an ihrem Außenumfang von einer zwischen der Isolierschicht und der unteren Elektrode bzw. dem Dielek trikum gelegenen Siliziumnitridschicht umgeben, die gleich zeitig mit der Barriereschicht aufwächst und die Passivierung verstärkt. Als Füllmaterial wird ein Metall oder eine Legierung verwendet, das bzw. die ein leitfähiges Nitrid besitzt. Beispiele für das Plugmaterial sind W, WTi, Ti, Ta, Nb, Zr, Hf, Sc, Y und die Lanthaniden.

Vorzugsweise verwendet die Halbleiteranordnung als Plug Wolfram und als Barriere Wolframnitrid, das durch "rasche thermische Verarbeitung" bzw. RTP (Rapid Thermal Processing) hergestellt ist. Dieses Barrierematerial übernimmt eine elektrisch leitfähige Verbindung zwischen dem Füllmaterial des Plugs und der unteren Elektrode bzw. dem Dielektrikum und wirkt gleichzeitig als Oxidationsschutz. Wolframnitrid hat bei Raumtemperatur einen spezifischen Widerstand von ca. 180 µΩcm, und es treten an Luft bis 400°C keine nennenswerten Oxidationseffekte auf. Aufgrund dieser Beständigkeit und des angegebenen spezifischen Widerstandes eignet sich Wolframnitrid als Barrierematerial nach Herstellung des Wolfram-Füllmaterials in der Kontaktöffnung mittels eines selbstjustierten RTP-Prozesses mit stickstoffhaltigen Gasen, wie beispielsweise N₂, NH₃ usw.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 einen Schnitt durch eine mit dem erfindungsge mäßen Verfahren hergestellte Halbleiteranord nung und

Fig. 2 einen Schnitt zur Erläuterung des Verfahrens zur Herstellung der Halbleiteranordnung nach Fig. 1.

Fig. 1 zeigt eine Halbleiteranordnung mit einer Siliziumdi oxidschicht 2, die auf ein (nicht gezeigtes) Substrat aufge tragen ist und in der eine Kontaktöffnung 9 vorgesehen ist.

Diese Kontaktöffnung 9 ist mit Wolfram gefüllt, das einen "Plug" 1 bildet. Auf der Oberfläche des Plugs 1 ist eine Wolframnitridschicht 3 vorgesehen, die aus zu WN_x nitridier tem Wolfram besteht. Diese Wolframnitridschicht 3 ist "kragenförmig" von einer Siliziumnitridschicht 4 oder von teilweise zu Si₃N₄ nitridiertem Siliziumdioxid umgeben. Ober halb der Wolframnitridschicht 3 befindet sich eine struktu rierte untere Elektrode 5 aus beispielsweise Platin, die ih rerseits von einem para- oder ferroelektrischem Dielektrikum überdeckt ist. Auf dieses Dielektrikum 6 ist schließlich eine obere Elektrode 7 aufgebracht. Die obere Elektrode 7, das Dielektrikum 6 und die untere Elektrode 5 bilden einen Kondensator, der eine hohe Kapazität hat, da für das Dielek trikum 6 beispielsweise PbZrTiO₃, SrBi₂Ta₂O₉, BaSrTiO₃ oder andere para- oder ferroelektrische Materialien verwendet wer den können.

Das Wolframnitrid für die Schicht 3 wird vorzugsweise durch ein RTP-Verfahren hergestellt. Es wirkt als Barrierematerial zwischen dem Platz des Füllmaterials 1 und der unteren Elek trode 5 aus Platin. Das Wolframnitrid stellt dabei zwischen der unteren Elektrode 5 und dem Füllmaterial 1 des Plugs eine elektrisch leitfähige Verbindung her und wirkt gleichzeitig als Oxidationsschutz für das Füllmaterial. Sollte zur Ab scheidung des Dielektrikums ein Niedertemperaturprozeß ange wandt werden, so könnte das Wolframnitrid direkt als weitere Elektrode dienen.

Das Wolframnitrid der Barriereschicht 3 hat bei Raumtempera tur einen spezifischen Widerstand von etwa 180 µΩcm und ist an Luft bis ca. 400°C-500°C stabil.

Das Eindringen von Stickstoffin Wolfram bei der Bildung der Wolframnitridschicht 3 kann ohne weiteres durch eine soge nannte Augeranalyse nachgewiesen werden.

Die Herstellung der in Fig. 1 gezeigten Halbleiteranordnung kann etwa in der folgenden Weise erfolgen:
Zunächst wird eine CMOS-Ebene auf einem Halbleitersubstrat gebildet. Durch die darüber liegenden Oxidschichten wird das Kontaktloch 9 zur Kontaktierung von CMOS-Ebene und/oder Substrat geätzt. Dieses Kontaktloch 9 wird mit Wolfram als Füllmaterial 1 aufgefüllt. Sodann wird eine Aussparung 8 in dem Füllmaterial 1 gebildet (vergleiche Fig. 2).

Da Platin als untere Elektrode 5 auf Siliziumdioxid schlech ter anhaftet als auf Siliziumnitrid, wird sodann ein RTP-Pro zeß mit stickstoffhaltigen Gasen durchgeführt. So kann bei spielsweise gezeigt werden, daß eine 100 nm dicke Platin schicht auf Tetra ethylorthosilikat-(TEOS-)Oxid nach einer Temperung an Luft bei 700°C während ca. 10 Minuten zusammenfließt, während eine solche Platinschicht auf Siliziumnitrid unter den glei chen Bedingungen stabil bleibt. Durch diesen RTP-Prozeß bil det sich die Siliziumnitridschicht 4, während gleichzeitig über dem Füllmaterial 1 aus Wolfram Wolframnitrid als Barriereschicht 3 entsteht. Diese Barriereschicht 3 ist auf diese Weise in die "kragenartige" Siliziumnitridschicht 4 eingebettet.

Auf die Barriereschicht 3 wird sodann die untere Elektrode 5 aus Platin aufgebracht. Sodann wird das Dielektrikum 6 mit hoher Dielektrizitätskonstanten oder ein Ferroelektrikum ab geschieden. Während dieser Abscheidung wirkt das Wolframni trid der Barriereschicht 3 als Stopper für eindiffundierenden Sauerstoff und verhindert so eine unerwünschte Oxidation des Füllmaterials des Plugs 1. Schließlich wird noch auf das Di elektrikum 6 die obere Elektrode 7 aufgetragen, welche eben falls aus Platin bestehen kann.

Wesentlich an der Erfindung ist also die Bildung der Barriereschicht 3 aus einem Nitrid zwischen dem Füllmaterial 1 des Plugs und der unteren Elektrode 5 des Kondensators.

Diese Barriereschicht 3 verhindert zuverlässig ein Eindringen von Sauerstoff in das Füllmaterial 1 und übernimmt gleichzei tig eine elektrisch leitfähige Verbindung zwischen diesem Füllmaterial und der Elektrode 5. Es kann auf einfache Weise zusammen mit der Herstellung der Siliziumnitridschicht 4 ge bildet werden.

Bezugszeichenliste

1 Füllmaterial
2 Isolierschicht
3 Barriereschicht
4 Siliziumnitridschicht
5 untere Elektrode
6 Dielektrikum
7 obere Elektrode
8 Aussparung
9 Kontaktloch

Claims

1. Verfahren zum Herstellen einer Halbleiteranordnung für integrierte Schaltungen, insbesondere Speicher, in DRAM- oder FeRAM-Technik, bei dem eine Stapelzelle in einer Isolier schicht (2) aus einem mit einem Füllmaterial (Plug) (1) ge füllten Kontaktloch gebildet wird, auf dem ein Kondensator mit einer unteren, dem Füllmaterial (1) zugewandten Elektrode (5), einem paraelektrischen oder ferroelektrischen Dielektri kum (6) und einer oberen Elektrode (7) aufgebracht wird, dadurch gekennzeichnet, daß nach Ätzen des Kontaktloches (9) in die Isolierschicht (2) und Auffüllen des Kontaktloches (9) mit dem Füllmaterial (1) in das Füllmaterial (1) eine Aussparung (8) eingebracht wird, daß das Füllmaterial (1) in der Aussparung (8) und die diese umgebende Isolierschicht (2) stickstoffhaltigen Gasen ausgesetzt werden, so daß auf der Oberfläche der Isolierschicht (2) eine Siliziumnitridschicht (4) und gleich zeitig auf dem in der Aussparung (8) freiliegenden Füllmate rial (1) eine Barriereschicht (3) aus dem Nitrid des Füllmaterials gebildet werden, und daß sodann nacheinander die untere Elektrode (5), das Dielektrikum (6) und die obere Elektrode (7) aufgebracht und strukturiert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die untere Elektrode (5) Pt, Ru oder RuO₂ und/oder für die obere Elektrode (7) Pt, Cu, Al, TiN oder Ti verwendet werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Barriereschicht (3) an ihrem Außenumfang von der zwi schen der Isolierschicht (2) und der unteren Elektrode (5) bzw. dem Dielektrikum (6) gelegenen Siliziumnitridschicht (4) umgeben wird.

4. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß das Füllmaterial (1) aus Wolfram und die Barriereschicht (3) aus Wolframnitrid gebildet wird.