DE10134499A1 - Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben - Google Patents

Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben

Info

Publication number
DE10134499A1
DE10134499A1 DE10134499A DE10134499A DE10134499A1 DE 10134499 A1 DE10134499 A1 DE 10134499A1 DE 10134499 A DE10134499 A DE 10134499A DE 10134499 A DE10134499 A DE 10134499A DE 10134499 A1 DE10134499 A1 DE 10134499A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
diffusion barrier
capacitor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10134499A
Other languages
English (en)
Inventor
Kwon Hong
Hyung-Bolk Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10134499A1 publication Critical patent/DE10134499A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung stellt ein Halbleiterspeicherelement und ein Herstellungsverfahren zur Verfügung, welche in der Lage sind, den Kontakt zwischen einer dielektrischen Schicht eines Kondensators und einer Diffusionsbarriere zu verhindern. Der Anschluss enthält eine Diffusionsbarrierenschicht und Impfschicht zur Bildung einer unteren Elektrode eines Kondensators. Dementsprechend ist es möglich, die dielektrische Schicht daran zu hindern, in Kontakt mit der Diffusionsbarriere zu geraten, wodurch der Leckstrom reduziert werden kann und die Kapazität des Kondensators erhöht werden kann.

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterspeicherelementes; und insbesondere auf ein Verfahren zur Herstellung eines Kondensators eines Halbleiterspeicherelementes.
Beschreibung des Standes der Technik
Eine DRAM (englisch: dynamic random access memory = dynamischer Speicher mit wahlfreiem Zugriff) Zelle ist ein Halbleiter-Speicherelement, welches typischerweise einen Transistor und einen Kondensator aufweist, in welcher ein Datenbit in einer Zelle unter Verwendung einer elektrischen Ladung gespeichert ist. Ein Kondensator besteht aus einer unteren Elektrode, einer dielektrischen Schicht und einer oberen Elektrode. Eine Elektrode des Kondensators ist mit dem Source/Drain-Übergang des Transistors verbunden. Eine andere Elektrode des Kondensators ist mit einer Referenzspannungsleitung verbunden.
Fortschritte in Computeranwendungen haben das Verlangen nach Speicherbausteinen mit höherer Kapazität erhöht. Das Verkleinern der-Größe der Speicherzellen erlaubt es mehr Speicherzellen in einen integrierten Schaltkreis zu packen.
Die Kapazität eines Kondensators ist proportional zu der Fläche der Oberfläche der Elektroden und einer dielektrischen Konstante einer dielektrischen Schicht. Da die Fläche der Speicherzelle abgenommen hat, tendiert die Kapazität des Kondensators dazu, ebenfalls abzunehmen, was die Leistungsfähigkeit der Speicherzellen mindert.
Um die Dichte der Speicherzellen zu erhöhen, wurden gestapelte Kondensatoren vorgeschlagen. Gestapelte Kondensatoren werden durch partielles Stapeln der Speicherelektrode über dem Transistor und über der Bit/Wortleitung gebildet, wodurch die für eine Speicherzelle verwendete Fläche effektiv reduziert wird.
Ein Anschluss wird verwendet, um die untere Elektrode des Kondensators mit dem Source/Drain-Übergang des Transistors zu verbinden.
Ein Verfahren zur Herstellung eines Kondensators eines Halbleiterspeicherelementes gemäß der herkömmlichen Methode wird mit Bezug auf die Fig. 1A bis 1C beschrieben.
Wie in der Fig. 1A dargestellt, ist eine Isolierschicht 15 über einem Halbleitersubstrat 10, einer Trennschicht 11, wie etwa einer Feldoxidschicht, und einem Transistor, welcher eine Gate-Isolierschicht 12, eine Gate-Elektrode 13 und die Source/Drain-Übergänge 14 aufweist, angeordnet. Anschließend wird ein Anschluss 16 in der Zwischenisolierschicht 15 gebildet. Der Anschluss 16 besteht aus einer Polysilizium-Schicht 16A, einer ohmschen Kontaktschicht 16B und einer Diffusionsbarriere-Schicht 16C, die in einem Kontaktloch gebildet ist, welches einen der Source/Drain-Übergänge 14 freilegt.
Wie in der Fig. 1 B dargestellt, ist eine untere Elektrode 17 auf der Diffusionsbarriere-Schicht 16C durch Abschalten und Mustern einer ersten leitfähigen Schicht gebildet. Die Diffusionsbarriere-Schicht 16C kann während der Bildung der unteren Elektrode 17 aufgrund einer fehlerhaften Ausrichtung der Maske exponiert sein. Das fehlerhafte Ausrichten der Maske tritt häufig in einem Herstellungsprozess eines hochintegrierten Bauelementes auf.
Wie in der Fig. 1 C dargestellt, ist eine dielektrische Schicht 18 auf der unteren Elektrode 17 gebildet und eine obere Elektrode 19 ist auf der dielektrischen Schicht 18 gebildet. Die dielektrische Schicht 18 ist mit einem Material gebildet, welches eine sehr hohe dielektrische Konstante aufweist, wie etwa Barium, Strontium, Titanat (BaSrTiO3, im folgenden als BST abgekürzt), um die Kapazität in einem hochintegrierten Bauelement zu erhöhen.
Eine Elektroplatiertechnik wird verwendet, um die untere Elektrode ohne einen Ätzprozess zu bilden.
Ein Verfahren zur Herstellung eines Kondensators eines Halbleiterspeicherelementes gemäß einem zweiten herkömmlichen Verfahren unter Verwendung der Elektroplatiertechnik wird mit Bezug auf die Fig. 2A bis 2E beschrieben.
Wie in der Fig. 2A dargestellt, wird eine Isolierschicht 15 über einem Halbleitersubstrat 10, einer Isolierschicht 11, wie etwa einer Feldoxidschicht, und einem Transistor, welcher eine Gate-Isolierschicht 12, eine Gate-Elektrode 13 und Source/Drain-Übergänge 14 aufweist, gebildet. Anschließend wird ein Anschluß 16 in der Isolierschicht gebildet. Der Anschluß 16 wird aus einer Polysiliziumschicht 16A, einer ohmschen Kontaktschicht 16B und einer Diffusionsbarrierenschicht 16C gebildet, gebildet in einem Kontaktloch, welches einen der Source/Drain-Übergänge 14 exponiert.
Wie in der Fig. 2B dargestellt, wird eine Impfschicht 21 auf der Isolierschicht 15 und dem Anschluß 16 gebildet, wobei anschließend eine klebende Schicht 22 und eine Opferschicht 23 einzeln auf der Impfschicht 21 übereinander gestapelt werden.
Wie in der Fig. 2C dargestellt, werden die Opferschicht 23 und die klebende Schicht 22 selektiv geätzt, um eine Öffnung zu bilden, die die Impfschicht 21 exponiert, und es wird eine untere Elektrode 17 auf der Impfschicht 21 in der Öffnung gebildet.
Wie in der Fig. 2D dargestellt, werden die Opferschicht 23, die klebende Schicht 22 und die Impfschicht 21 entfernt, um die benachbarten unteren Elektroden 17 zu separieren.
Wie in der Fig. 2E dargestellt, wird die dielektrische Schicht 18 auf der unteren Elektrode 17 und der Isolierschicht 15 abgeschieden. Abschließend wird eine obere Elektrode 19 auf der dielektrischen Schicht 18 gebildet.
In dem vorstehenden Prozess des zweiten herkömmlichen Verfahrens können die Diffusionsbarrierenschicht 16C des Anschlusses 16 nach dem Entfernen der Impfschicht exponiert werden, wenn eine Fehlausrichtung der Maske in dem Prozess zur Bildung der Öffnung aufgetreten ist.
Gemäß den vorstehenden herkömmlichen Verfahren wird der exponierte Teil der Diffusionsbarriereschicht 16C des Anschlusses 16 mit der dielektrischen Schicht 18 verbunden.
Es werden verschiedene Probleme durch den Kontakt zwischen der Diffusionsschicht 16C und dielektrischen Schicht 18 erzeugt. Ein Problem ist, dass die Diffusionsbarriereschicht 16C während des Prozesses zur Bildung der dielektrischen Schicht 18 oxidiert wird, da die dielektrische Schicht 18, wie etwa die BST-Schicht, unter einer Sauerstoffgasatmosphäre und bei hoher Temperatur gebildet wird. Der oxidierte Teil der Diffusionsbarriereschicht 16C, welcher eine niedrige dielektrische Konstante zeigt, spielt eine Rolle einer dielektrischen Schicht eines Kondensators, wodurch die Kapazität des Kondensators reduziert wird. Das andere Problem ist, dass die Arbeitsfunktionsdifferenz zwischen der Diffusionsbarriere 16C und der dielektrischen Schicht 18 niedrig ist, wodurch der Leckstrom aufgrund der niedrigen Schottky-Barrieren-Höhe erhöht wird.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleiterspeicherelement und ein Herstellungsverfahren zur Verfügung zu stellen, welche in der Lage sind, den Kontakt zwischen einer dielektrischen Schicht eines Kondensators und einer Diffusionsbarriere eines Kontaktes zu verhindern.
Es ist daher eine weitere Aufgabe der vorliegenden Erfindung, ein Halbleiterspeicherelement und ein Herstellungsverfahren zur Verfügung zu stellen, welche in der Lage sind, das Absinken der Kapazität eines Kondensators und das Ansteigen des Leckstromes zwischen der unteren Elektrode eines Kondensators und einer Diffusionsbarriere eines Anschlusses zu verhindern.
In Übereinstimmung mit einer Aufgabe der vorliegenden Erfindung wird ein Halbleiterspeicherelement zur Verfügung gestellt, welches aufweist: ein Halbleitersubstrat, in dem eine Gate-Elektrode auf dem Halbleitersubstrat ausgebildet ist, und in dem Source/Drain-Übergänge in dem Halbleitersubstrat ausgebildet sind; eine Zwischenisolationsschicht, gebildet über dem Halbleitersubstrat; einen Anschluß, gebildet in der Zwischenisolationsschicht, wobei der Anschluß eine Diffusionsbarrierenschicht und eine Impfschicht für eine Elektroplatierung aufweist; eine untere Elektrode des Kondensators, verbunden mit der Impfschicht; eine dielektrische Schicht, gebildet auf der unteren Elektrode; und eine obere Elektrode, gebildet auf der dielektrischen Schicht.
In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterspeicherelementes zur Verfügung gestellt, welches die Schritte aufweist: ein Halbleitersubstrat wird zur Verfügung gestellt, wobei eine Gate-Elektrode auf dem Halbleitersubstrat gebildet wird, und wobei Source/Drain-Übergänge in dem Halbleitersubstrat gebildet werden; eine Zwischenisolationsschicht wird über dem Halbleitersubstrat gebildet; die Zwischenisolationsschicht wird geätzt, um ein Kontaktloch zu bilden; ein Anschluß wird in dem Kontaktloch gebildet, wobei der Anschluß eine Diffusionsbarrierenschicht und eine Impfschicht für eine Elektroplatierung aufweist; eine untere Elektrode eines Kondensators wird gebildet, kontaktiert mit der Impfschicht, indem eine Elektroplatiertechnik verwendet wird; eine dielektrische Schicht des Kondensators wird auf der unteren Elektrode gebildet; eine obere Elektrode des Kondensators wird auf der dielektrischen Schicht gebildet.
In Übereinstimmung mit noch einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterspeicherelementes zur Verfügung gestellt, welches die Schritte aufweist: ein Halbleitersubstrat wird zur Verfügung gestellt, wobei eine Gate-Elektrode auf dem Halbleitersubstrat gebildet wird, und wobei Source/Drain-Übergänge in dem Halbleitersubstrat gebildet werden; eine Zwischenisolationsschicht wird über dem Halbleitersubstrat gebildet; die Zwischenisolationsschicht wird geätzt, um ein Kontaktloch zu bilden; ein Anschluß wird in dem Kontaktloch gebildet, wobei der Anschluss eine Diffusionsbarrierenschicht und eine Impfschicht für eine Elektroplatierung aufweist;
eine klebende Schicht wird auf der Impfschicht und der Zwischenisolationsschicht gebildet; eine Opferschicht wird auf der klebenden Schicht gebildet; die Opferschicht und die klebende Schicht werden geätzt, um eine Öffnung zu bilden, die eine Region einer unteren Elektrode eines Kondensators definiert; die untere Elektrode der Impfschicht in der Öffnung wird gebildet, indem eine Elektroplatiertechnik verwendet wird; die Opferschicht und die Impfschicht werden entfernt; eine dielektrische Schicht des Kondensators wird auf der unteren Elektrode gebildet; eine obere Elektrode des Kondensators wird auf der dielektrischen Schicht gebildet.
Kurze Beschreibung der Zeichnung
Das obige und andere Aufgaben und Eigenschaften der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen, die in Verbindung mit der begleitenden Zeichnung beschrieben werden, klar.
Fig. 1A bis 1C sind Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterspeicherelementes gemäß dem herkömmlichen Verfahren zeigen.
Fig. 2A bis 2E sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterspeicherelementes gemäß einem zweiten herkömmlichen Verfahren darstellen.
Fig. 3A bis 3I sind Querschnitte, die ein Verfahren zur Herstellung eines Kondensators eines Halbleiterelementes gemäß einem Verfahren der vorliegenden Erfindung darstellen.
Detaillierte Beschreibung der bevorzugten Ausführungsformen.
Im folgenden wird ein Halbleiterspeicherelementherstellungsverfahren gemäß Ausführungsformen der vorliegenden Erfindung im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
Wie in der Fig. 3A dargestellt, wird eine leitende Schicht 31 auf einem Halbleitersubstrat 30 gebildet, auf welchem sich eine bestimmte untere (nicht dargestellte) Struktur befindet, bestehend aus einer Isolationsschicht, wie einer Feldoxidschicht, einem Transistor, der eine Gate-Isolationsschicht einschließt, einer Gate-Elektrode und Source/Drain-Übergängen. Anschließend wird eine Zwischenisolationsschicht, bestehend aus einer ersten Isolationsschicht 32 und einer zweiten Isolationsschicht 33, auf der leitenden Schicht 31 gebildet.
Die leitende Schicht 31 wird als eine Elektrode zur Bildung einer unteren Elektrode eines Kondensators verwendet, indem eine Elektroplatiertechnik verwendet wird. In der bevorzugten Ausführungsform der vorliegenden Erfindung wird eine dotierte Polysiliziumschicht abgeschieden, und es wird ein thermischer Behandlungsprozess durchgeführt, um Störstellen in der dotierten Polysiliziumschicht zu aktivieren, wodurch die leitende Schicht 31 gebildet wird.
Der Prozess zur Bildung der leitenden Schicht 31 kann weggelassen werden; in diesem Fall, kann das Halbleitersubstrat 30 als Dielektrode zur Bildung einer unteren Elektrode eines Kondensators verwendet werden. Die zweite Isolationsschicht 33, die als eine Antireflexionsschicht dient, wir mit einem Material gebildet, dessen Ätzselektivität höher ist als die der ersten Isolationsschicht 32. In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die erste Isolationsschicht 32 gebildet durch Abscheiden einer Siliziumoxidschicht bis zu einer Dicke von 3000-­ 8000 Å, und die zweite Isolationsschicht 33 wird gebildet durch Abscheiden einer Siliziumnitrid-Schicht bis zu einer Dicke von 300-1000 Å.
Wie in der Fig. 3B dargestellt werden die zweite Isolationsschicht 33 und die erste Isolationsschicht 32 geätzt, um ein Kontaktloch zu bilden, welches die leitende Schicht 31 exponiert. Einer der Source/Drain-Übergänge (nicht dargestellt), die in dem Halbleitersubstrat 30 gebildet sind, können durch das Kontaktloch exponiert werden, wenn die leitende Schicht 31 nicht gebildet wird.
Anschließend wird zur Bildung eines Anschlusses eine Polysiliziumschicht 34A mit einer Dicke von 500-3000 Å auf der zweiten Isolationsschicht 33 und in dem Kontaktloch gebildet. Anschließend wird ein Ätzprozess durchgeführt, um die Oberfläche der zweiten Isolationsschicht 33 zu exponieren, und um ein Teil der Polysiliziumschicht 34A in dem Kontaktloch zu entfernen. Dadurch beträgt die Höhendifferenz zwischen der Oberfläche der zweiten Isolationsschicht 33 und der Oberfläche der Polysiliziumschicht 34A 500-1500 Å.
Wie in der Fig. 3C dargestellt, werden eine ohmsche Kontaktschicht 34B und eine Diffusionsbarrierenschicht 34C einzeln auf der Polysiliziumschicht 34A gebildet. Anschließend wird ein chemisch-mechanischer Polier (im folgenden als CMP)- Prozess ausgeführt, bis die Oberfläche der zweiten Isolationsschicht 33 exponiert ist. In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die ohmsche Kontaktschicht 34B mit TiSix und die Diffusionsbarrierenschicht 34C mit TiN, TiSiN, TiAIN, TaSiN, TaAIN, IrO2 oder RuO2 gebildet. Zur Bildung des TiSix wird eine Ti- Schicht abgeschieden, ein Aushärtungsprozess ausgeführt, um eine Reaktion zwischen dem Ti-Atom in der Titanschicht und dem Si-Atom in der Polysiliziumschicht 34A zu erzeugen, und es wird ein Nassätzprozess ausgeführt, um die Ti-Schicht, die auf der zweiten Isolationsschicht 33 und der TiSix-Schicht verblieben ist zu entfernen.
Wie in der Fig. 3D dargestellt, wird ein Teil der Diffusionsbarrierenschicht 34C unter Verwendung eines Ätzmittels, wie etwa eines Gasgemisches, welches Cl2 und BCl3 enthält, für welches die Diffusionsbarrierenschicht 34C eine höhere Ätzselektivität aufweist als die zweite Isolationsschicht 33, geätzt.
Wie in Fig. 3E dargestellt, wird eine Impfschicht 34D auf der zweiten Isolationsschicht 33 und der Diffusionsbarrierenschicht 34c abgeschieden, und es wird ein Dünnschichtätzprozess oder ein CMP-Prozess ausgeführt, bis die zweite Isolationsschicht 33 exponiert ist. Dadurch wird der aus der Polysiliziumschicht 34A, der ohmschen Kontaktschicht 34B, der Diffusionsbarriere 34C und der Impfschicht 34D gebildete Anschluß 34 vollständig gebildet. In der bevorzugten Ausführungsform der vorliegenden Erfindung wird Ru, Ir, Pt, SrO, W, Mo, Co, N1, Au oder Ag durch Verwendung einer chemischen Dampfabscheidungstechnik zur Bildung der Impfschicht 34D abgeschieden.
Der Prozess zur Bildung der Polysiliziumschicht 34A kann auch weggelassen werden; in einem solchen Fall wird der Anschluß 34 aus der ohmschen Kontaktschicht 34B, der Diffusionsbarrierenschicht 34C und der Impfschicht 34D gebildet. Darüber hinaus kann der Prozess zur Bildung der ohmschen Kontaktschicht 34B weggelassen werden; in einem solchen Fall wird der Anschluß 34 durch die Polysiliziumschicht 34A, die Diffusionsbarrierenschicht 34C und die leitende Schicht 34D gebildet. Dementsprechend ist es möglich, dass der Anschluß 34 aus der Diffusionsbarrierenschicht 34C und der leitenden Schicht 34D gebildet wird.
Wie in der Fig. 3F dargestellt, wird eine klebende Schicht 35 auf der Impfschicht 34D und der zweiten Isolationsschicht 33 gebildet, wobei anschließend eine Opferschicht 36 auf der klebenden Schicht 35 gebildet wird. In der bevorzugten Ausführungsform der vorliegenden Erfindung wird die klebende Schicht 35 mit TiN, TiAIN, TaN, TaSiN, Al2O3 oder TiO2 in einer Dicke von 50-500 Å gebildet, und die Opferschicht 36 wird mit einem Siliziumoxid in einer Dicke von 5000-15 000 Å gebildet.
Wie in der Fig. 3G werden die Opferschicht 36 und die klebende Schicht 35 selektiv geätzt, um eine Öffnung zu bilden, die die Impfschicht 34D exponiert, und es wird eine untere Elektrode 37 mit auf der Impfschicht 34D in der Öffnung gebildet. In der bevorzugten Ausführungsform der vorliegenden Erfindung wird eine Pt-Schicht auf der unteren Elektrode 37 bis zu einer Dicke von 4000-12 000 Å durch das Elektroplatieren abgeschieden. Es wird eine Stromdichte von 0,1-20 mA/cm2 an die leitende Schicht 31 mit einem Gleichstrom oder einem gepulsten Gleichstrom angelegt. Auf der anderen Seite kann das Halbleitersubstrat 30 als eine Elektrode während des Elektroplatierens verwendet werden, wenn die leitende Schicht 31 nicht gebildet wird.
Wie in der Fig. 3H dargestellt, werden die Opferschicht 36 und die klebende Schicht 35 durch Nassätzen unter Verwendung einer HF-Lösung oder BOE-Lösung entfernt. Die klebende Schicht 35 kann auch durch eine Trockenätzung entfernt werden.
Gemäß dem vorstehenden Prozess der vorliegenden Erfindung wird die Diffusionsbarrierenschicht 34C des Anschlusses 34 nicht exponiert, sogar dann, wenn eine Fehlausrichtung der Maske in dem Prozess zur Bildung der Öffnung auftritt. D. h., dass die Impfschicht 34D, die die Diffusionsschicht 34C abdeckt, im Falle des Auftretens einer Fehlausrichtung der Maske exponiert wird.
Wie in der Fig. 31 dargestellt, wird eine dielektrische Schicht 38 auf der unteren Elektrode 37 und der zweiten Isolationsschicht 33 abgeschieden. Anschließend wird eine untere Elektrode 39 auf der dielektrischen Schicht 38 gebildet. In der bevorzugten Ausführungsform der vorliegenden Erfindung wird eine BST-Schicht bis zu einer Dicke von 150-500 Å bei einer Temperatur von 350-600°C zur Bildung der dielektrischen Schicht 38 abgeschieden, und es wird ein Aushärten zur Kristallisation der dielektrischen Schicht 38 in einer N2 Gasatmosphäre bei einer Temperatur von 500-700°C für 30-180 Sekunden durchgeführt, wodurch die dielektrische Eigenschaft der dielektrischen Schicht 38 verbessert werden kann. Die obere Elektrode 39 wird mit einem Material gebildet, wie etwa Pt, Ru, Ir oder SrO.
In der Bildung der leitenden Schicht auf der Diffusionsbarriere liegen verschiedene Vorteile. Ein erster Vorteil ist, dass es möglich ist, zu verhindern, dass die dielektrische Schicht mit der Diffusionsbarriere in Kontakt gerät. Ein zweiter Vorteil ist, dass es möglich ist, den Leckstrom zu reduzieren. Ein dritter Vorteil ist, dass es möglich ist, die Diffusionsbarriere daran zu hindern, dann exponiert zu werden, wenn eine Fehlausrichtung der Maske auftritt, wodurch das Aushärten für die Kristallisation der dielektrischen Schicht bei einer hohen Temperatur ausgeführt werden kann. Ein vierter Vorteil ist, dass es möglich ist, eine hohe Kapazität des Kondensators in einem hochintegrierten Halbleiterelement zu erreichen.
Obwohl die bevorzugten Ausführungsformen der Erfindung für darstellerische Zwecke offenbart wurden, wird dem Durchschnittsfachmann klar sein, dass verschiedene Modifikationen, Zusätze und Ersetzungen möglich sind, ohne den Schutzbereich und den Kern der Erfindung, wie er in den anschließenden Ansprüchen offenbart ist, zu verlassen.

Claims (18)

1. Halbleiterspeicherelement, mit:
einem Halbleitersubstrat, wobei eine Gate-Elektrode auf dem Halbleitersubstrat gebildet ist, und wobei Source/Drain-Übergänge in dem Halbleitersubstrat gebildet sind;
einer Zwischenisolationsschicht, gebildet über dem Halbleitersubstrat;
einem Anschluß, gebildet in der Zwischenisolationsschicht, wobei der Anschluß eine Diffusionsbarrierenschicht und eine Impfschicht für eine Elektroplatierung aufweist;
einer unteren Elektrode des Kondensators, verbunden mit der leitenden Schicht;
einer dielektrischen Schicht, gebildet auf der unteren Elektrode; und
einer oberen Elektrode, gebildet auf der dielektrischen Schicht.
2. Halbleiterelement nach Anspruch 1, wobei die Impfschicht aus einer Gruppe ausgewählt ist, die aus einer Ru-, Ir-, Pt-, SrO-, W-, Mo-, Co-, Ni-, Au-, und eine Ag-Schicht besteht.
3. Halbleiterelement nach Anspruch 1, wobei die Diffusionsbarrierenschicht ausgewählt ist aus einer Gruppe, die eine TiN-, eine TiSiN-, eine TiAIN-, eine TaSiN-, eine TaAlN-, eine IrO2- und eine RuO2-Schicht umfasst.
4. Halbleiterelement nach Anspruch 1, weiterhin eine Polysiliziumschicht zwischen der Diffusionsbarrierenschicht und dem Halbhaltersubstrat aufweisend.
5. Halbleiterelement nach Anspruch 1, weiterhin eine ohmsche Kontaktschicht zwischen der Diffusionsbarrierenschicht und dem Halbleitersubstrat aufweisend.
6. Halbleiterelement nach Anspruch 5, weiterhin eine Polysiliziumschicht zwischen der ohmschen Kontaktschicht und dem Halbleitersubstrat aufweisend.
7. Verfahren zur Herstellung eines Halbleiterspeicherelementes, mit den Schritten:
ein Halbleitersubstrat wird zur Verfügung gestellt, wobei eine Gate-Elektrode auf dem Halbleitersubstrat gebildet wird und wobei Source/Drain-Übergänge in dem Halbleitersubstrat gebildet werden;
eine Zwischenisolationsschicht wird über dem Halbleitersubstrat gebildet;
die Zwischenisolationsschicht wird geätzt, um ein Kontaktloch zu bilden;
ein Anschluss wird in dem Kontaktloch gebildet, wobei der Anschluss eine Diffusionsbarrierenschicht und eine Impfschicht für eine Elektroplatierung aufweist;
eine untere Elektrode eines Kondensators wird gebildet, in Verbindung mit der Impfschicht unter Verwendung einer Elektroplatiertechnik;
eine dielektrische Schicht des Kondensators wird auf der unteren Elektrode gebildet;
eine obere Elektrode des Kondensators wird auf der dielektrischen Schicht gebildet.
8. Verfahren nach Anspruch 7, wobei die Impfschicht mit Ru, Ir, Pt, SrO, W, Mo, Co, Nl, Au oder Ag gebildet wird.
9. Verfahren nach Anspruch 8, wobei der Schritt des Zurverfügungstellens des Halbleitersubstrates umfasst:
eine leitende Schicht auf dem Halbleitersubstrat wird gebildet, wobei die leitende Schicht in dem Schritt des Bildens der unteren Elektrode des Kondensators als Elektrode dient.
10. Verfahren nach Anspruch 8, wobei die Diffusionsbarrierenschicht mit TiN, TiSiN, TiAIN, TaSiN, TaAlN, IrO2 oder RuO2 gebildet wird.
11. Verfahren nach Anspruch 8, wobei die dielektrische Schicht mit einer BaSrTiO3-Schicht gebildet wird, und wobei die untere Elektrode mit einer Pt-, Ru- oder Ir-Schicht gebildet wird.
12. Verfahren zur Herstellung eines Halbleiterspeicherelementes, mit den Schritten:
ein Halbleitersubstrat wird zur Verfügung gestellt, wobei eine Gate-Elektrode auf dem Halbleitersubstrat gebildet wird und wobei Source/Drain-Übergänge in dem Halbleitersubstrat gebildet werden;
eine Zwischenisolationsschicht wird über dem Halbleitersubstrat gebildet;
die Zwischenisolationsschicht wird geätzt, um ein Kontaktloch zu bilden;
ein Anschluss wird in dem Kontaktloch gebildet, wobei der Anschluss eine Diffusionsbarrierenschicht und eine Impfschicht für eine Elektroplatierung aufweist;
eine klebende Schicht wird auf der Impfschicht und der Zwischenisolationsschicht gebildet;
eine Opferschicht wird auf der klebenden Schicht gebildet;
die Opferschicht und die klebende Schicht werden geätzt, um eine Öffnung zu bilden, die eine Region einer unteren Elektrode eines Kondensators definiert;
die untere Elektrode der Impfschicht in der Öffnung wird unter Verwendung einer Elektroplatiertechnik gebildet;
die Opferschicht und die klebende Schicht werden entfernt;
eine dielektrische Schicht des Kondensators wird auf der unteren Elektrode gebildet; und
eine obere Elektrode des Kondensators wird auf der dielektrischen Schicht gebildet.
13. Verfahren nach Anspruch 12, wobei der Schritt des Bildens des Anschlusses einschließt:
die Diffusionsbarrierenschicht wird in dem Kontaktloch gebildet;
die Diffusionsbarriere wird geätzt, um einen Teil der Diffusionsbarrierenschicht in dem Kontaktloch zu entfernen; und
die leitende Schicht wird auf der Diffusionsbarrierenschicht gebildet.
14. Verfahren nach Anspruch 13; wobei der Schritt des Zurverfügungstellens des Halbleitersubstrates einschließt:
eine leitende Schicht wird auf dem Halbleitersubstrat gebildet, wobei die leitende Schicht als Elektrode in dem Schritt zur Bildung der unteren Elektrode dient.
15. Verfahren nach Anspruch 13, wobei die Impfschicht mit Ru, Ir, Pt, SrO, W, Mo, Co, Nl, Au oder Ag gebildet wird, und wobei die Diffusionsbarrierenschicht mit TiN, TiSiN, TiAlN, TaSiN, TaAIN, IrO2 oder RuO2 gebildet wird.
16. Verfahren nach Anspruch 15, wobei eine Siliziumoxid-Schicht und eine Nitrid-Schicht gestapelt werden, um die Zwischenisolationsschicht zu bilden.
17. Verfahren nach Anspruch 16, wobei die Diffusionsbarrierenschicht mit einem Gasgemisch geätzt wird, welches Cl2 und BCl3 umfasst.
18. Verfahren nach Anspruch 16, wobei die dielektrische Schicht mit einer BaSrTiO3-Schicht gebildet wird und wobei die obere Elektrode mit einer Pt-, einer Ru- oder einer Ir-Schicht gebildet wird.
DE10134499A 2000-06-30 2001-06-28 Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben Ceased DE10134499A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037007A KR100569587B1 (ko) 2000-06-30 2000-06-30 고유전체 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
DE10134499A1 true DE10134499A1 (de) 2002-06-06

Family

ID=19675270

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10134499A Ceased DE10134499A1 (de) 2000-06-30 2001-06-28 Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben

Country Status (6)

Country Link
US (1) US6734061B2 (de)
JP (1) JP4748887B2 (de)
KR (1) KR100569587B1 (de)
CN (1) CN1276511C (de)
DE (1) DE10134499A1 (de)
GB (1) GB2368725B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448852B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7078296B2 (en) * 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US7214594B2 (en) * 2002-03-26 2007-05-08 Intel Corporation Method of making semiconductor device using a novel interconnect cladding layer
KR100428658B1 (ko) * 2002-04-26 2004-04-28 주식회사 하이닉스반도체 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
KR100500472B1 (ko) * 2003-10-13 2005-07-12 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 형성방법
US6967131B2 (en) * 2003-10-29 2005-11-22 International Business Machines Corp. Field effect transistor with electroplated metal gate
TWI272725B (en) * 2005-04-15 2007-02-01 Quanta Display Inc Method of fabricating TFT array substrate and metal layer thereof
JP2007067068A (ja) * 2005-08-30 2007-03-15 Fujitsu Ltd 半導体装置の製造方法
KR100827437B1 (ko) * 2006-05-22 2008-05-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
TW201015718A (en) * 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5375760A (en) * 1976-12-16 1978-07-05 Nec Corp Manufacture for semiconductor device
JP2956582B2 (ja) * 1995-04-19 1999-10-04 日本電気株式会社 薄膜キャパシタ及びその製造方法
JP2953369B2 (ja) * 1996-01-17 1999-09-27 日本電気株式会社 半導体装置の構造およびその製造方法
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
KR100219506B1 (ko) * 1996-12-04 1999-09-01 윤종용 반도체장치의 커패시터 제조방법
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
JPH10340871A (ja) * 1997-06-06 1998-12-22 Toshiba Corp 研磨方法及び半導体装置の製造方法
JPH1174487A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH11265984A (ja) * 1998-03-17 1999-09-28 Sony Corp 半導体装置の製造方法
JP3672436B2 (ja) * 1998-05-19 2005-07-20 シャープ株式会社 太陽電池セルの製造方法
JP3905977B2 (ja) * 1998-05-22 2007-04-18 株式会社東芝 半導体装置の製造方法
JP2000101042A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 半導体記憶装置
JP2000174224A (ja) * 1998-12-01 2000-06-23 Hitachi Ltd 誘電体キャパシタ及び半導体装置並びに混載ロジック
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
TW425711B (en) 1999-11-26 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method for capacitor
JP2001189437A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 半導体装置およびその製造方法
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
JP2001244434A (ja) * 2000-02-25 2001-09-07 Hitachi Ltd 半導体記憶装置およびその製造方法
JP2001274349A (ja) * 2000-03-24 2001-10-05 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1330407A (zh) 2002-01-09
GB2368725A (en) 2002-05-08
KR100569587B1 (ko) 2006-04-10
US20020013027A1 (en) 2002-01-31
KR20020002721A (ko) 2002-01-10
JP4748887B2 (ja) 2011-08-17
GB0115506D0 (en) 2001-08-15
GB2368725B (en) 2004-12-08
CN1276511C (zh) 2006-09-20
JP2002043440A (ja) 2002-02-08
US6734061B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE102015216902B4 (de) Verfahren, das einen Austausch einer Dummy-Gate-Struktur durch eine Gate-Struktur, die ein ferroelektrisches Material enthält, umfasst und zugehörige Halbleiterstruktur
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE10130626B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss
DE60035503T2 (de) Halbleiter-kondensator mit einer diffusionsbarriere
DE4434040C2 (de) Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10142580A1 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE10163345A1 (de) Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10134499A1 (de) Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben
EP1145319B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE4229837C2 (de) Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10248704B4 (de) Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
8131 Rejection