JPH10340871A - 研磨方法及び半導体装置の製造方法 - Google Patents
研磨方法及び半導体装置の製造方法Info
- Publication number
- JPH10340871A JPH10340871A JP14915697A JP14915697A JPH10340871A JP H10340871 A JPH10340871 A JP H10340871A JP 14915697 A JP14915697 A JP 14915697A JP 14915697 A JP14915697 A JP 14915697A JP H10340871 A JPH10340871 A JP H10340871A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- noble metal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005498 polishing Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 37
- 239000002002 slurry Substances 0.000 claims abstract description 37
- 230000002378 acidificating effect Effects 0.000 claims abstract description 19
- 239000007800 oxidant agent Substances 0.000 claims abstract description 19
- 239000000126 substance Substances 0.000 claims abstract description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical group O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 235000012054 meals Nutrition 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 238000004544 sputter deposition Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 229910015801 BaSrTiO Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 229910002367 SrTiO Inorganic materials 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000020477 pH reduction Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 貴金属膜をシリコン酸化膜に対して選択的に
研磨することを可能とする。 【解決手段】 接続用電極１１を有する下地上に開口部
１４を有するシリコン酸化膜１３を形成する工程と、こ
の上にキャパシタの下部電極となる貴金属膜１５を形成
する工程と、酸化剤を少なくとも含む酸性のスラリーを
用いた化学的機械的研磨法によりシリコン酸化膜１３を
ストッパーとして貴金属膜１５を研磨することにより、
開口部１４内に貴金属膜１５を選択的に残置させる工程
と、開口部１４内に残置した貴金属膜１５上及びシリコ
ン酸化膜１３上にキャパシタの誘電体膜１６を形成する
工程と、この誘電体膜１６上にキャパシタの上部電極と
なる導電体膜１７を形成する工程とを有する。
研磨することを可能とする。 【解決手段】 接続用電極１１を有する下地上に開口部
１４を有するシリコン酸化膜１３を形成する工程と、こ
の上にキャパシタの下部電極となる貴金属膜１５を形成
する工程と、酸化剤を少なくとも含む酸性のスラリーを
用いた化学的機械的研磨法によりシリコン酸化膜１３を
ストッパーとして貴金属膜１５を研磨することにより、
開口部１４内に貴金属膜１５を選択的に残置させる工程
と、開口部１４内に残置した貴金属膜１５上及びシリコ
ン酸化膜１３上にキャパシタの誘電体膜１６を形成する
工程と、この誘電体膜１６上にキャパシタの上部電極と
なる導電体膜１７を形成する工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、研磨方法及び半導
体装置の製造方法、並びに化学的機械的研磨（ＣＭＰ）
用スラリーに関する。
体装置の製造方法、並びに化学的機械的研磨（ＣＭＰ）
用スラリーに関する。
【０００２】
【従来の技術】近年、半導体装置の高密度化・微細化に
伴い、種々の微細加工技術が研究開発されている。その
中でＣＭＰ技術は、層間絶縁膜の平坦化、プラグの形
成、埋め込み金属配線の形成、埋め込み素子分離などを
行う際に、欠かすことのできない必須の技術になってい
る。
伴い、種々の微細加工技術が研究開発されている。その
中でＣＭＰ技術は、層間絶縁膜の平坦化、プラグの形
成、埋め込み金属配線の形成、埋め込み素子分離などを
行う際に、欠かすことのできない必須の技術になってい
る。
【０００３】このＣＭＰ技術を応用してキャパシタの電
極加工を行う試みもなされている。特に、誘電体膜とし
てペロフスカイト結晶を用いる次世代ＤＲＡＭ或いはＦ
ＲＡＭのキャパシタ形成においては、ＣＭＰ技術の確立
が非常に重要になると考えられる。なぜなら、これらの
キャパシタの下部電極には誘電体膜の成膜時に酸化され
難い貴金属を選択する必要があり、貴金属は化学的に安
定であるためウェットエッチング法或いはドライエッチ
ング法により加工することが一般に困難だからである。
これに対して、ＣＭＰ法は、化学的な研磨作用に機械的
な研磨作用が加わるので、貴金属に対しても加工が可能
になる。また、微細加工という点で、ウェットエッチン
グ法、ドライエッチング法に優る。
極加工を行う試みもなされている。特に、誘電体膜とし
てペロフスカイト結晶を用いる次世代ＤＲＡＭ或いはＦ
ＲＡＭのキャパシタ形成においては、ＣＭＰ技術の確立
が非常に重要になると考えられる。なぜなら、これらの
キャパシタの下部電極には誘電体膜の成膜時に酸化され
難い貴金属を選択する必要があり、貴金属は化学的に安
定であるためウェットエッチング法或いはドライエッチ
ング法により加工することが一般に困難だからである。
これに対して、ＣＭＰ法は、化学的な研磨作用に機械的
な研磨作用が加わるので、貴金属に対しても加工が可能
になる。また、微細加工という点で、ウェットエッチン
グ法、ドライエッチング法に優る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
スラリーを用いてＣＭＰを行った場合には、貴金属の研
磨レートより下地のシリコン酸化膜の研磨レートの方が
大きいため、シリコン酸化膜をストッパーとして貴金属
膜を研磨することができなかった。そのため、ウエハ面
内或いはウエハ間で安定した加工を行うことが困難であ
った。
スラリーを用いてＣＭＰを行った場合には、貴金属の研
磨レートより下地のシリコン酸化膜の研磨レートの方が
大きいため、シリコン酸化膜をストッパーとして貴金属
膜を研磨することができなかった。そのため、ウエハ面
内或いはウエハ間で安定した加工を行うことが困難であ
った。
【０００５】本発明は、上記従来の課題に対してなされ
たものであり、貴金属膜をシリコン酸化膜に対して選択
的に研磨することが可能な研磨方法等を提供することを
目的とする。
たものであり、貴金属膜をシリコン酸化膜に対して選択
的に研磨することが可能な研磨方法等を提供することを
目的とする。
【０００６】
【課題を解決するための手段】本発明における研磨方法
は、シリコン酸化膜上に形成された貴金属膜を酸化剤を
少なくとも含む酸性のスラリーを用いた化学的機械的研
磨法により前記シリコン酸化膜に対して選択的に研磨す
ることを特徴とする。
は、シリコン酸化膜上に形成された貴金属膜を酸化剤を
少なくとも含む酸性のスラリーを用いた化学的機械的研
磨法により前記シリコン酸化膜に対して選択的に研磨す
ることを特徴とする。
【０００７】前記酸性のスラリーは２種以上の酸化剤を
少なくとも含むものであることが好ましい。このよう
に、酸性でかつ酸化力のあるスラリーを用いた場合、ス
ラリーのｐＨや酸化剤の濃度等を適当な値に設定するこ
とにより、貴金属膜の研磨レートを上げるとともにシリ
コン酸化膜の研磨レートを下げることが可能となる。し
たがって、貴金属膜の研磨レートをシリコン酸化膜の研
磨レートよりも上げることができ、シリコン酸化膜をス
トッパーとして貴金属膜を化学的機械的研磨することが
可能になる。
少なくとも含むものであることが好ましい。このよう
に、酸性でかつ酸化力のあるスラリーを用いた場合、ス
ラリーのｐＨや酸化剤の濃度等を適当な値に設定するこ
とにより、貴金属膜の研磨レートを上げるとともにシリ
コン酸化膜の研磨レートを下げることが可能となる。し
たがって、貴金属膜の研磨レートをシリコン酸化膜の研
磨レートよりも上げることができ、シリコン酸化膜をス
トッパーとして貴金属膜を化学的機械的研磨することが
可能になる。
【０００８】貴金属膜としてはＲｕ膜、酸化剤（２種以
上の酸化剤）としては硝酸及び過酸化水素を代表的なも
のとしてあげることができる。この場合、スラリーのｐ
Ｈ及び過酸化水素の濃度を所定の値に調整することによ
り、Ｒｕ膜をシリコン酸化膜に対して選択的に研磨する
ことができる。例えば、スラリーのｐＨを２程度（１．
５〜２．５の範囲であればよい）にするとともに、スラ
リー中の過酸化水素の濃度を３．５ｗｔ％程度（２．０
〜６．０ｗｔ％の範囲であればよい）にすることによ
り、高い選択比を得ることができる。
上の酸化剤）としては硝酸及び過酸化水素を代表的なも
のとしてあげることができる。この場合、スラリーのｐ
Ｈ及び過酸化水素の濃度を所定の値に調整することによ
り、Ｒｕ膜をシリコン酸化膜に対して選択的に研磨する
ことができる。例えば、スラリーのｐＨを２程度（１．
５〜２．５の範囲であればよい）にするとともに、スラ
リー中の過酸化水素の濃度を３．５ｗｔ％程度（２．０
〜６．０ｗｔ％の範囲であればよい）にすることによ
り、高い選択比を得ることができる。
【０００９】前記の例では、硝酸は酸化剤として機能す
る他、スラリーを酸性にする機能を有する。スラリーを
酸性にするものとしては、硝酸以外に硫酸や塩酸等もあ
げられる。
る他、スラリーを酸性にする機能を有する。スラリーを
酸性にするものとしては、硝酸以外に硫酸や塩酸等もあ
げられる。
【００１０】前記研磨方法を半導体装置の製造方法に適
用することにより、下部電極としてＲｕ膜等の貴金属
膜、誘電体膜としてＢａＳｒＴｉＯ3 膜等のペロフスカ
イト結晶構造を有する膜、上部電極としてＲｕ膜等の導
電体膜を用いたキャパシタを形成することができる。す
なわち、接続用電極（通常はプラグ）を有する下地上に
該接続用電極に対応した領域に開口部を有するシリコン
酸化膜を形成し、その後全面にＲｕ膜等の貴金属膜を形
成し、前記研磨方法により前記シリコン酸化膜をストッ
パーとして前記貴金属膜を研磨することにより、キャパ
シタの下部電極を形成することができる。
用することにより、下部電極としてＲｕ膜等の貴金属
膜、誘電体膜としてＢａＳｒＴｉＯ3 膜等のペロフスカ
イト結晶構造を有する膜、上部電極としてＲｕ膜等の導
電体膜を用いたキャパシタを形成することができる。す
なわち、接続用電極（通常はプラグ）を有する下地上に
該接続用電極に対応した領域に開口部を有するシリコン
酸化膜を形成し、その後全面にＲｕ膜等の貴金属膜を形
成し、前記研磨方法により前記シリコン酸化膜をストッ
パーとして前記貴金属膜を研磨することにより、キャパ
シタの下部電極を形成することができる。
【００１１】このように、前記研磨方法を半導体装置の
キャパシタの作製に適用することにより、Ｒｕ等の貴金
属からなるキャパシタの下部電極の加工が容易になる。
また、誘電体膜と接する電極の表面を滑らかにすること
も可能であり、電気特性が良好で信頼性の高い次世代Ｄ
ＲＡＭ或いはＦＲＡＭのキャパシタを得ることが可能に
なる。
キャパシタの作製に適用することにより、Ｒｕ等の貴金
属からなるキャパシタの下部電極の加工が容易になる。
また、誘電体膜と接する電極の表面を滑らかにすること
も可能であり、電気特性が良好で信頼性の高い次世代Ｄ
ＲＡＭ或いはＦＲＡＭのキャパシタを得ることが可能に
なる。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図１（ａ）〜（ｃ）は、本発明の第１
の実施形態であり、本発明に係るＣＭＰ法を用いたキャ
パシタの製造方法を示したものである。
ついて説明する。図１（ａ）〜（ｃ）は、本発明の第１
の実施形態であり、本発明に係るＣＭＰ法を用いたキャ
パシタの製造方法を示したものである。
【００１３】１１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜１２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜１３を厚さ１００ｎｍ程度成膜する。そし
て、プラグ１１の真上に間口が直径３００ｎｍ程度の穴
１４（開口部）を形成する。続いて、キャパシタの下部
電極となるＲｕ膜１５をスパッタ法或いはＣＶＤ法によ
り１５０ｎｍ程度成膜し、穴１４を埋め込む（図１
（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜１２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜１３を厚さ１００ｎｍ程度成膜する。そし
て、プラグ１１の真上に間口が直径３００ｎｍ程度の穴
１４（開口部）を形成する。続いて、キャパシタの下部
電極となるＲｕ膜１５をスパッタ法或いはＣＶＤ法によ
り１５０ｎｍ程度成膜し、穴１４を埋め込む（図１
（ａ））。
【００１４】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
１３をストッパーとしてＲｕ膜１５のＣＭＰを行い、Ｒ
ｕ膜１５からなる下部電極をセルごとに絶縁する。ここ
で、スラリーとしては、粒径５０ｎｍのアルミナ粒子を
水に５ｗｔ％分散させたものにＨＮＯ3 を添加してｐＨ
を２に調整し、さらにＨ2 Ｏ2 を３．５ｗｔ％添加した
ものを用いる。また、研磨時の荷重を４００ｇ重／ｃｍ
2 に、トップリング及びターンテーブルの回転数を１０
０ｒｐｍに設定する（図１（ｂ））。
１３をストッパーとしてＲｕ膜１５のＣＭＰを行い、Ｒ
ｕ膜１５からなる下部電極をセルごとに絶縁する。ここ
で、スラリーとしては、粒径５０ｎｍのアルミナ粒子を
水に５ｗｔ％分散させたものにＨＮＯ3 を添加してｐＨ
を２に調整し、さらにＨ2 Ｏ2 を３．５ｗｔ％添加した
ものを用いる。また、研磨時の荷重を４００ｇ重／ｃｍ
2 に、トップリング及びターンテーブルの回転数を１０
０ｒｐｍに設定する（図１（ｂ））。
【００１５】上記ＣＭＰに用いるスラリーのポイント
は、酸性でかつ酸化力のあることである。これは、Ｒｕ
膜及びプラズマＳｉＯ2 膜（ともにベタ膜）の研磨レー
トをそれぞれ求めた以下の実験結果から明らかである。
は、酸性でかつ酸化力のあることである。これは、Ｒｕ
膜及びプラズマＳｉＯ2 膜（ともにベタ膜）の研磨レー
トをそれぞれ求めた以下の実験結果から明らかである。
【００１６】Ｈ2 Ｏ2 を添加しないでＨＮＯ3 の添加量
によってスラリーのｐＨを変化させた場合、図４に示す
ように、プラズマＳｉＯ2 膜の研磨レートは酸性にする
と急激に低下する。そして、スラリーを酸性（ｐＨ＝２
程度）にして、Ｒｕ膜とプラズマＳｉＯ2 膜の研磨レー
トを接近させてから酸化剤であるＨ2 Ｏ2 をある程度添
加すると、図５に示すように、両者の研磨レートの大小
関係が逆転する。つまり、スラリーを酸性にすることに
よってプラズマＳｉＯ2 膜の研磨レートが下がり、酸化
剤の有する酸化力によってＲｕ膜の研磨レートが上が
り、その結果、両者の研磨レートの大小関係が逆転する
わけである。Ｒｕ膜のプラズマＳｉＯ2 膜に対する研磨
レートの比を最大にするには、ｐＨ＝２になるようにＨ
ＮＯ3 を添加するとともに、Ｈ2 Ｏ2 を３．５ｗｔ％添
加すればよい。なお、ｐＨ＝２よりもさらに酸性側にす
ると、かえって選択比が小さくなってしまうことがわか
っている。
によってスラリーのｐＨを変化させた場合、図４に示す
ように、プラズマＳｉＯ2 膜の研磨レートは酸性にする
と急激に低下する。そして、スラリーを酸性（ｐＨ＝２
程度）にして、Ｒｕ膜とプラズマＳｉＯ2 膜の研磨レー
トを接近させてから酸化剤であるＨ2 Ｏ2 をある程度添
加すると、図５に示すように、両者の研磨レートの大小
関係が逆転する。つまり、スラリーを酸性にすることに
よってプラズマＳｉＯ2 膜の研磨レートが下がり、酸化
剤の有する酸化力によってＲｕ膜の研磨レートが上が
り、その結果、両者の研磨レートの大小関係が逆転する
わけである。Ｒｕ膜のプラズマＳｉＯ2 膜に対する研磨
レートの比を最大にするには、ｐＨ＝２になるようにＨ
ＮＯ3 を添加するとともに、Ｈ2 Ｏ2 を３．５ｗｔ％添
加すればよい。なお、ｐＨ＝２よりもさらに酸性側にす
ると、かえって選択比が小さくなってしまうことがわか
っている。
【００１７】次に、キャパシタの誘電体膜として、Ｂａ
ＳｒＴｉＯ3 膜１６をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合には、さらにアニール処理を施し、Ｂａ
ＳｒＴｉＯ3 膜１６をペロフスカイト結晶化させる。続
いて、キャパシタの上部電極として、Ｒｕ膜１７をスパ
ッタ法或いはＣＶＤ法により６０ｎｍ程度成膜する（図
１（ｃ））。
ＳｒＴｉＯ3 膜１６をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合には、さらにアニール処理を施し、Ｂａ
ＳｒＴｉＯ3 膜１６をペロフスカイト結晶化させる。続
いて、キャパシタの上部電極として、Ｒｕ膜１７をスパ
ッタ法或いはＣＶＤ法により６０ｎｍ程度成膜する（図
１（ｃ））。
【００１８】その後、Ｒｕ膜１７上に層間絶縁膜（図示
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜１７と電気的接続をとるためのプラグ（図示せず）を
形成して、ＤＲＡＭのキャパシタが完成する。
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜１７と電気的接続をとるためのプラグ（図示せず）を
形成して、ＤＲＡＭのキャパシタが完成する。
【００１９】従来のスラリーを用いてＣＭＰ法を行った
場合、Ｒｕ膜１５よりプラズマＳｉＯ2 膜１３の方が大
幅に研磨レートが速いため、プラズマＳｉＯ2 膜１３が
ストッパーとして機能せず、研磨後のＲｕ膜１５の膜厚
制御が困難であった。そのため、ウエハ面内或いはウエ
ハ間で下部電極形状にばらつきが出てしまい、信頼性に
欠けるという問題があった。本発明のスラリーを用いる
ことにより、Ｒｕ膜１５とプラズマＳｉＯ2 膜１３との
間に選択比がとれるようになったため、安定した加工形
状を得ることが可能になった。
場合、Ｒｕ膜１５よりプラズマＳｉＯ2 膜１３の方が大
幅に研磨レートが速いため、プラズマＳｉＯ2 膜１３が
ストッパーとして機能せず、研磨後のＲｕ膜１５の膜厚
制御が困難であった。そのため、ウエハ面内或いはウエ
ハ間で下部電極形状にばらつきが出てしまい、信頼性に
欠けるという問題があった。本発明のスラリーを用いる
ことにより、Ｒｕ膜１５とプラズマＳｉＯ2 膜１３との
間に選択比がとれるようになったため、安定した加工形
状を得ることが可能になった。
【００２０】また、このＣＭＰ法により製造されるキャ
パシタは、誘電体膜１６に接する下部電極表面がＣＭＰ
法によりミクロ的にも滑らかになるため、電界集中が緩
和されてリーク電流が低減する。さらに、同理由から、
誘電体膜１６の結晶性や配向性が向上し、誘電率が上が
る効果もある。よって、キャパシタの電気特性および信
頼性の向上につながることになる。
パシタは、誘電体膜１６に接する下部電極表面がＣＭＰ
法によりミクロ的にも滑らかになるため、電界集中が緩
和されてリーク電流が低減する。さらに、同理由から、
誘電体膜１６の結晶性や配向性が向上し、誘電率が上が
る効果もある。よって、キャパシタの電気特性および信
頼性の向上につながることになる。
【００２１】図２（ａ）〜（ｃ）は、本発明の第２の実
施形態であり、本発明に係るＣＭＰ法を用いたキャパシ
タの製造方法を示したものである。２１は電気的な接続
をとるためのプラグであり、シリコン基板（図示せず）
の主面側に形成された絶縁体膜２２中に埋め込まれてい
る。このような下地上に、ＴＥＯＳを用いたプラズマＣ
ＶＤ法によりプラズマＳｉＯ2 膜２３を厚さ１５０ｎｍ
程度成膜する。そして、プラグ２１の真上に間口が直径
３００ｎｍ程度の穴２４（開口部）を形成する。続い
て、キャパシタの下部電極となるＲｕ膜２５をスパッタ
法或いはＣＶＤ法により２００ｎｍ程度成膜し、穴２４
を埋め込む（図２（ａ））。
施形態であり、本発明に係るＣＭＰ法を用いたキャパシ
タの製造方法を示したものである。２１は電気的な接続
をとるためのプラグであり、シリコン基板（図示せず）
の主面側に形成された絶縁体膜２２中に埋め込まれてい
る。このような下地上に、ＴＥＯＳを用いたプラズマＣ
ＶＤ法によりプラズマＳｉＯ2 膜２３を厚さ１５０ｎｍ
程度成膜する。そして、プラグ２１の真上に間口が直径
３００ｎｍ程度の穴２４（開口部）を形成する。続い
て、キャパシタの下部電極となるＲｕ膜２５をスパッタ
法或いはＣＶＤ法により２００ｎｍ程度成膜し、穴２４
を埋め込む（図２（ａ））。
【００２２】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
２３をストッパーとしてＲｕ膜２５のＣＭＰを行い、Ｒ
ｕ膜２５からなる下部電極をセルごとに絶縁する。ここ
で、スラリーとしては、粒径５０ｎｍのアルミナ粒子を
水に５ｗｔ％分散させたものにＨＮＯ3 を添加してｐＨ
を２に調整し、さらにＨ2 Ｏ2 を３．５ｗｔ％添加した
ものを用いる。また、研磨時の荷重を４００ｇ重／ｃｍ
2 に、トップリング及びターンテーブルの回転数を１０
０ｒｐｍに設定する（図２（ｂ））。
２３をストッパーとしてＲｕ膜２５のＣＭＰを行い、Ｒ
ｕ膜２５からなる下部電極をセルごとに絶縁する。ここ
で、スラリーとしては、粒径５０ｎｍのアルミナ粒子を
水に５ｗｔ％分散させたものにＨＮＯ3 を添加してｐＨ
を２に調整し、さらにＨ2 Ｏ2 を３．５ｗｔ％添加した
ものを用いる。また、研磨時の荷重を４００ｇ重／ｃｍ
2 に、トップリング及びターンテーブルの回転数を１０
０ｒｐｍに設定する（図２（ｂ））。
【００２３】次に、フッ酸又はフッ化アンモニウムによ
るウェットエッチング法或いはフロロカーボン系ガスに
よる反応性イオンエッチング法により、プラズマＳｉＯ
2 膜２３をＲｕ膜２５に対して選択的に除去し、Ｒｕ膜
２５の側壁及び下地の絶縁体膜２２の上面を露出させ
る。続いて、キャパシタの誘電体膜として、ＢａＳｒＴ
ｉＯ3 膜２６をスパッタ法或いはＣＶＤ法により６０ｎ
ｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルファス状
態の場合には、さらにアニール処理を施し、ＢａＳｒＴ
ｉＯ3 膜２６をペロフスカイト結晶化させる。続いて、
キャパシタの上部電極として、Ｒｕ膜２７をスパッタ法
或いはＣＶＤ法により６０ｎｍ程度成膜する。このよう
にして形成されたキャパシタでは、プラズマＳｉＯ2 膜
２３が除去された領域２８のＲｕ膜２５の側壁にもＢａ
ＳｒＴｉＯ3 膜２６が形成されるので、その分キャパシ
タの容量を大きくすることができる（図２（ｃ））。
るウェットエッチング法或いはフロロカーボン系ガスに
よる反応性イオンエッチング法により、プラズマＳｉＯ
2 膜２３をＲｕ膜２５に対して選択的に除去し、Ｒｕ膜
２５の側壁及び下地の絶縁体膜２２の上面を露出させ
る。続いて、キャパシタの誘電体膜として、ＢａＳｒＴ
ｉＯ3 膜２６をスパッタ法或いはＣＶＤ法により６０ｎ
ｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルファス状
態の場合には、さらにアニール処理を施し、ＢａＳｒＴ
ｉＯ3 膜２６をペロフスカイト結晶化させる。続いて、
キャパシタの上部電極として、Ｒｕ膜２７をスパッタ法
或いはＣＶＤ法により６０ｎｍ程度成膜する。このよう
にして形成されたキャパシタでは、プラズマＳｉＯ2 膜
２３が除去された領域２８のＲｕ膜２５の側壁にもＢａ
ＳｒＴｉＯ3 膜２６が形成されるので、その分キャパシ
タの容量を大きくすることができる（図２（ｃ））。
【００２４】その後、Ｒｕ膜２７上に層間絶縁膜（図示
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜２７と電気的接続をとるためのプラグ（図示せず）を
形成して、ＤＲＡＭのキャパシタが完成する。
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜２７と電気的接続をとるためのプラグ（図示せず）を
形成して、ＤＲＡＭのキャパシタが完成する。
【００２５】従来のスラリーを用いてＣＭＰ法を行った
場合、Ｒｕ膜２５よりプラズマＳｉＯ2 膜２３の方が大
幅に研磨レートが速いため、プラズマＳｉＯ2 膜２３が
ストッパーとして機能せず、研磨後のＲｕ膜２５の膜厚
制御が困難であった。そのため、ウエハ面内或いはウエ
ハ間で下部電極形状にばらつきが出てしまい、信頼性に
欠けるという問題があった。本発明のスラリーを用いる
ことにより、Ｒｕ膜２５とプラズマＳｉＯ2 膜２３との
間に選択比がとれるようになったため、安定した加工形
状を得ることが可能になった。
場合、Ｒｕ膜２５よりプラズマＳｉＯ2 膜２３の方が大
幅に研磨レートが速いため、プラズマＳｉＯ2 膜２３が
ストッパーとして機能せず、研磨後のＲｕ膜２５の膜厚
制御が困難であった。そのため、ウエハ面内或いはウエ
ハ間で下部電極形状にばらつきが出てしまい、信頼性に
欠けるという問題があった。本発明のスラリーを用いる
ことにより、Ｒｕ膜２５とプラズマＳｉＯ2 膜２３との
間に選択比がとれるようになったため、安定した加工形
状を得ることが可能になった。
【００２６】また、このＣＭＰ法により製造されるキャ
パシタは、誘電体膜２６に接する下部電極表面（側壁表
面は除く）がＣＭＰ法によりミクロ的にも滑らかになる
ため、電界集中が緩和されてリーク電流が低減する。さ
らに、同理由から、誘電体膜２６の結晶性や配向性が向
上し、誘電率が上がる効果もある。よって、キャパシタ
の電気特性および信頼性の向上につながることになる。
パシタは、誘電体膜２６に接する下部電極表面（側壁表
面は除く）がＣＭＰ法によりミクロ的にも滑らかになる
ため、電界集中が緩和されてリーク電流が低減する。さ
らに、同理由から、誘電体膜２６の結晶性や配向性が向
上し、誘電率が上がる効果もある。よって、キャパシタ
の電気特性および信頼性の向上につながることになる。
【００２７】図３（ａ）〜（ｃ）は、本発明の第３の実
施形態であり、本発明に係るＣＭＰ法を用いたキャパシ
タの製造方法を示したものである。３１は電気的な接続
をとるためのプラグであり、シリコン基板（図示せず）
の主面側に形成された絶縁体膜３２中に埋め込まれてい
る。このような下地上に、ＴＥＯＳを用いたプラズマＣ
ＶＤ法によりプラズマＳｉＯ2 膜３３を厚さ３００ｎｍ
程度成膜する。そして、プラグ３１の真上に穴３４（開
口部）を形成する。穴３４は、間口が直径２００ｎｍ程
度の丸穴であり、側面は垂直方向から１０度程度傾くよ
うにテーパーをつけることが望ましい。続いて、キャパ
シタの下部電極となるＲｕ膜３５をスパッタ法或いはＣ
ＶＤ法により、プラズマＳｉＯ2 膜３３の上面及び穴３
４の内面に沿って６０ｎｍ程度成膜する（図３
（ａ））。
施形態であり、本発明に係るＣＭＰ法を用いたキャパシ
タの製造方法を示したものである。３１は電気的な接続
をとるためのプラグであり、シリコン基板（図示せず）
の主面側に形成された絶縁体膜３２中に埋め込まれてい
る。このような下地上に、ＴＥＯＳを用いたプラズマＣ
ＶＤ法によりプラズマＳｉＯ2 膜３３を厚さ３００ｎｍ
程度成膜する。そして、プラグ３１の真上に穴３４（開
口部）を形成する。穴３４は、間口が直径２００ｎｍ程
度の丸穴であり、側面は垂直方向から１０度程度傾くよ
うにテーパーをつけることが望ましい。続いて、キャパ
シタの下部電極となるＲｕ膜３５をスパッタ法或いはＣ
ＶＤ法により、プラズマＳｉＯ2 膜３３の上面及び穴３
４の内面に沿って６０ｎｍ程度成膜する（図３
（ａ））。
【００２８】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
３３をストッパーとしてＲｕ膜３５のＣＭＰを行い、Ｒ
ｕ膜３５からなる下部電極をセルごとに絶縁する。ここ
で、スラリーとしては、粒径５０ｎｍのアルミナ粒子を
水に５ｗｔ％分散させたものにＨＮＯ3 を添加してｐＨ
を２に調整し、さらにＨ2 Ｏ2 を３．５ｗｔ％添加した
ものを用いる。また、研磨時の荷重を４００ｇ重／ｃｍ
2 に、トップリング及びターンテーブルの回転数を１０
０ｒｐｍに設定する（図３（ｂ））。
３３をストッパーとしてＲｕ膜３５のＣＭＰを行い、Ｒ
ｕ膜３５からなる下部電極をセルごとに絶縁する。ここ
で、スラリーとしては、粒径５０ｎｍのアルミナ粒子を
水に５ｗｔ％分散させたものにＨＮＯ3 を添加してｐＨ
を２に調整し、さらにＨ2 Ｏ2 を３．５ｗｔ％添加した
ものを用いる。また、研磨時の荷重を４００ｇ重／ｃｍ
2 に、トップリング及びターンテーブルの回転数を１０
０ｒｐｍに設定する（図３（ｂ））。
【００２９】次に、キャパシタの誘電体膜として、Ｂａ
ＳｒＴｉＯ3 膜３６をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合には、さらにアニール処理を施し、Ｂａ
ＳｒＴｉＯ3 膜３６をペロフスカイト結晶化させる。続
いて、キャパシタの上部電極として、Ｒｕ膜３７をスパ
ッタ法或いはＣＶＤ法により６０ｎｍ程度成膜する。こ
のようにして形成されたキャパシタでは、Ｒｕ膜３５の
側壁にもＢａＳｒＴｉＯ3 膜３６が形成されるので、そ
の分キャパシタの容量を大きくすることができる（図３
（ｃ））。
ＳｒＴｉＯ3 膜３６をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合には、さらにアニール処理を施し、Ｂａ
ＳｒＴｉＯ3 膜３６をペロフスカイト結晶化させる。続
いて、キャパシタの上部電極として、Ｒｕ膜３７をスパ
ッタ法或いはＣＶＤ法により６０ｎｍ程度成膜する。こ
のようにして形成されたキャパシタでは、Ｒｕ膜３５の
側壁にもＢａＳｒＴｉＯ3 膜３６が形成されるので、そ
の分キャパシタの容量を大きくすることができる（図３
（ｃ））。
【００３０】その後、Ｒｕ膜３７上に層間絶縁膜（図示
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜３７と電気的接続をとるためのプラグ（図示せず）を
形成して、ＤＲＡＭのキャパシタが完成する。
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜３７と電気的接続をとるためのプラグ（図示せず）を
形成して、ＤＲＡＭのキャパシタが完成する。
【００３１】従来のスラリーを用いてＣＭＰ法を行った
場合、Ｒｕ膜３５よりプラズマＳｉＯ2 膜３３の方が大
幅に研磨レートが速いため、プラズマＳｉＯ2 膜３３が
ストッパーとして機能せず、研磨後のＲｕ膜３５の形状
制御が困難であった。そのため、ウエハ面内或いはウエ
ハ間で下部電極形状にばらつきが出てしまい、信頼性に
欠けるという問題があった。本発明のスラリーを用いる
ことにより、Ｒｕ膜３５とプラズマＳｉＯ2 膜３３との
間に選択比がとれるようになったため、安定した加工形
状を得ることが可能になった。
場合、Ｒｕ膜３５よりプラズマＳｉＯ2 膜３３の方が大
幅に研磨レートが速いため、プラズマＳｉＯ2 膜３３が
ストッパーとして機能せず、研磨後のＲｕ膜３５の形状
制御が困難であった。そのため、ウエハ面内或いはウエ
ハ間で下部電極形状にばらつきが出てしまい、信頼性に
欠けるという問題があった。本発明のスラリーを用いる
ことにより、Ｒｕ膜３５とプラズマＳｉＯ2 膜３３との
間に選択比がとれるようになったため、安定した加工形
状を得ることが可能になった。
【００３２】なお、本発明は上記実施形態に限定される
ものではない。スラリーに関しては、酸性でかつ酸化力
があればよく、添加物はＨＮＯ3 及びＨ2 Ｏ2 以外のも
のも使用可能である。酸性にする目的では、Ｈ2 ＳＯ4
やＨＣｌも使用できる。酸化力を持たせる目的では、Ｋ
ＭｎＯ4 、Ｋ2 Ｃｒ2 Ｏ7 等の酸化剤も使用できる。ま
た、酸性と酸化力を同時に満足するような物質、例えば
Ｆｅ（ＮＯ3 ）3 ，Ｃｅ（ＮＨ4 ）2 （ＮＯ3 ）6 を添
加する方法もある。研磨時の荷重、トップリング及びタ
ーンテーブルの回転数等に関しても、適宜変更可能であ
る。
ものではない。スラリーに関しては、酸性でかつ酸化力
があればよく、添加物はＨＮＯ3 及びＨ2 Ｏ2 以外のも
のも使用可能である。酸性にする目的では、Ｈ2 ＳＯ4
やＨＣｌも使用できる。酸化力を持たせる目的では、Ｋ
ＭｎＯ4 、Ｋ2 Ｃｒ2 Ｏ7 等の酸化剤も使用できる。ま
た、酸性と酸化力を同時に満足するような物質、例えば
Ｆｅ（ＮＯ3 ）3 ，Ｃｅ（ＮＨ4 ）2 （ＮＯ3 ）6 を添
加する方法もある。研磨時の荷重、トップリング及びタ
ーンテーブルの回転数等に関しても、適宜変更可能であ
る。
【００３３】また、下部電極に関しては、Ｒｕ以外にも
Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔを用いることも可能であ
る。Ａｕ、Ａｇも使用可能であり、これらは硬度が小さ
いので、研磨粒子としてシリカを用いることもできる。
また、上部電極に関しては、これらの材料に加えて、Ｒ
ｕＯ2 、ＳｒＲｕＯ3 、Ｗ、ＷＮ等も用いることが可能
である。
Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔを用いることも可能であ
る。Ａｕ、Ａｇも使用可能であり、これらは硬度が小さ
いので、研磨粒子としてシリカを用いることもできる。
また、上部電極に関しては、これらの材料に加えて、Ｒ
ｕＯ2 、ＳｒＲｕＯ3 、Ｗ、ＷＮ等も用いることが可能
である。
【００３４】さらに、誘電体膜に関しては、ＢａＳｒＴ
ｉＯ3 以外にも、ＳｒＴｉＯ3 、ＢａＴｉＯ3 、ＰｂＴ
ｉＯ3 、ＰｂＺｒＴｉＯ3 等のペロフスカイト結晶の誘
電体を用いることができる。ＰｂＺｒＴｉＯ3 、ＰｂＴ
ｉＯ3 、ＢａＴｉＯ3 、ＢａＳｒＴｉＯ3 のように強誘
電性を発現するペロフスカイト結晶を誘電体膜として用
いる場合は、ＤＲＡＭ以外にＦＲＡＭへの適用も可能に
なる。その他、本発明はその趣旨を逸脱しない範囲内に
おいて種々変形して実施可能である。
ｉＯ3 以外にも、ＳｒＴｉＯ3 、ＢａＴｉＯ3 、ＰｂＴ
ｉＯ3 、ＰｂＺｒＴｉＯ3 等のペロフスカイト結晶の誘
電体を用いることができる。ＰｂＺｒＴｉＯ3 、ＰｂＴ
ｉＯ3 、ＢａＴｉＯ3 、ＢａＳｒＴｉＯ3 のように強誘
電性を発現するペロフスカイト結晶を誘電体膜として用
いる場合は、ＤＲＡＭ以外にＦＲＡＭへの適用も可能に
なる。その他、本発明はその趣旨を逸脱しない範囲内に
おいて種々変形して実施可能である。
【００３５】
【発明の効果】本発明によれば、酸性でかつ酸化力のあ
るスラリーを用いることにより、Ｒｕ等の貴金属膜をシ
リコン酸化膜に対して選択的に研磨することが可能とな
る。したがって、シリコン酸化膜をストッパーとして貴
金属膜を化学的機械的研磨することができ、半導体装置
のキャパシタの作製に用いた場合、キャパシタ電極の加
工が容易になる。
るスラリーを用いることにより、Ｒｕ等の貴金属膜をシ
リコン酸化膜に対して選択的に研磨することが可能とな
る。したがって、シリコン酸化膜をストッパーとして貴
金属膜を化学的機械的研磨することができ、半導体装置
のキャパシタの作製に用いた場合、キャパシタ電極の加
工が容易になる。
【図１】本発明の第１の実施形態を示した製造工程断面
図。
図。
【図２】本発明の第２の実施形態を示した製造工程断面
図。
図。
【図３】本発明の第３の実施形態を示した製造工程断面
図。
図。
【図４】スラリーのｐＨを変化させたときのＲｕ膜及び
プラズマＳｉＯ2 膜の研磨レートを示した図。
プラズマＳｉＯ2 膜の研磨レートを示した図。
【図５】スラリーのｐＨを固定して過酸化水素の濃度を
変化させたときのＲｕ膜及びプラズマＳｉＯ2 膜の研磨
レートを示した図。
変化させたときのＲｕ膜及びプラズマＳｉＯ2 膜の研磨
レートを示した図。
１１、２１、３１…プラグ（接続用電極） １２、２２、３２…絶縁体膜 １３、２３、３３…プラズマＳｉＯ2 膜（シリコン酸化
膜） １４、２４、３４…穴（開口部） １５、２５、３５…Ｒｕ膜（貴金属膜、キャパシタの下
部電極） １６、２６、３６…ＢａＳｒＴｉＯ3 膜（誘電体膜） １７、２７、３７…Ｒｕ膜（導電体膜、キャパシタの上
部電極）
膜） １４、２４、３４…穴（開口部） １５、２５、３５…Ｒｕ膜（貴金属膜、キャパシタの下
部電極） １６、２６、３６…ＢａＳｒＴｉＯ3 膜（誘電体膜） １７、２７、３７…Ｒｕ膜（導電体膜、キャパシタの上
部電極）
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8242
Claims (10)
- 【請求項１】 シリコン酸化膜上に形成された貴金属膜
を酸化剤を少なくとも含む酸性のスラリーを用いた化学
的機械的研磨法により前記シリコン酸化膜に対して選択
的に研磨することを特徴とする研磨方法。 - 【請求項２】 前記酸性のスラリーは２種以上の酸化剤
を少なくとも含むものであることを特徴とする請求項１
に記載の研磨方法。 - 【請求項３】 前記貴金属膜はＲｕ膜であることを特徴
とする請求項１又は２に記載の研磨方法。 - 【請求項４】 前記酸化剤は硝酸及び過酸化水素である
ことを特徴とする請求項１又は２に記載の研磨方法。 - 【請求項５】 前記貴金属膜はＲｕ膜であり、前記酸化
剤は硝酸及び過酸化水素であり、前記スラリーのｐＨ及
び前記過酸化水素の濃度を所定の値に調整することによ
り、前記Ｒｕ膜を前記シリコン酸化膜に対して選択的に
研磨することを特徴とする請求項２に記載の研磨方法。 - 【請求項６】 接続用電極を有する下地上に該接続用電
極に対応した領域に開口部を有するシリコン酸化膜を形
成する工程と、前記開口部以外の領域の前記シリコン酸
化膜上及び前記開口部内にキャパシタの下部電極となる
貴金属膜を形成する工程と、酸化剤を少なくとも含む酸
性のスラリーを用いた化学的機械的研磨法により前記シ
リコン酸化膜をストッパーとして前記貴金属膜を前記シ
リコン酸化膜に対して選択的に研磨することにより、前
記開口部内に前記貴金属膜を選択的に残置させる工程
と、前記開口部内に残置した貴金属膜上及び前記開口部
以外の領域のシリコン酸化膜上にキャパシタの誘電体膜
を形成する工程と、この誘電体膜上にキャパシタの上部
電極となる導電体膜を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項７】 接続用電極を有する下地上に該接続用電
極に対応した領域に開口部を有するシリコン酸化膜を形
成する工程と、前記開口部以外の領域の前記シリコン酸
化膜上及び前記開口部内にキャパシタの下部電極となる
貴金属膜を形成する工程と、酸化剤を少なくとも含む酸
性のスラリーを用いた化学的機械的研磨法により前記シ
リコン酸化膜をストッパーとして前記貴金属膜を前記シ
リコン酸化膜に対して選択的に研磨することにより、前
記開口部内に前記貴金属膜を選択的に残置させる工程
と、前記開口部内に残置した貴金属膜に対して選択的に
前記酸化膜を除去する工程と、この酸化膜が除去された
領域上及び前記貴金属膜上にキャパシタの誘電体膜を形
成する工程と、この誘電体膜上にキャパシタの上部電極
となる導電体膜を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項８】 接続用電極を有する下地上に該接続用電
極に対応した領域に開口部を有するシリコン酸化膜を形
成する工程と、このシリコン酸化膜の上面及び前記開口
部の内面に沿ってキャパシタの下部電極となる貴金属膜
を形成する工程と、酸化剤を少なくとも含む酸性のスラ
リーを用いた化学的機械的研磨法により前記シリコン酸
化膜をストッパーとして前記貴金属膜を前記シリコン酸
化膜に対して選択的に研磨することにより、前記開口部
の内面に沿って前記貴金属膜を選択的に残置させる工程
と、この開口部の内面に沿って残置した貴金属膜上及び
前記開口部以外の領域のシリコン酸化膜上にキャパシタ
の誘電体膜を形成する工程と、この誘電体膜上にキャパ
シタの上部電極となる導電体膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項９】 前記酸性のスラリーは２種以上の酸化剤
を少なくとも含むものであることを特徴とする請求項６
乃至８のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 ２種以上の酸化剤を少なくとも含みか
つ酸性であることを特徴とする化学的機械的研磨用スラ
リー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14915697A JPH10340871A (ja) | 1997-06-06 | 1997-06-06 | 研磨方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14915697A JPH10340871A (ja) | 1997-06-06 | 1997-06-06 | 研磨方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340871A true JPH10340871A (ja) | 1998-12-22 |
Family
ID=15469023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14915697A Abandoned JPH10340871A (ja) | 1997-06-06 | 1997-06-06 | 研磨方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10340871A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144266A (ja) * | 1999-11-11 | 2001-05-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| WO2001084605A1 (de) * | 2000-04-28 | 2001-11-08 | Infineon Technologies Ag | Verfahren zur herstellung von kondensatorstrukturen |
| JP2002043440A (ja) * | 2000-06-30 | 2002-02-08 | Hynix Semiconductor Inc | 半導体メモリおよびその製造方法 |
| WO2002026906A1 (de) * | 2000-09-29 | 2002-04-04 | Infineon Techonologies Ag | Verfahren zum chemisch-mechanischen polieren von schichten aus metallen der platingruppe |
| JP2002540626A (ja) * | 1999-03-31 | 2002-11-26 | ラム リサーチ コーポレーション | メモリセルキャパシタ構造におけるメモリセルキャパシタプレートの形成方法 |
| JP2004514266A (ja) * | 1999-12-14 | 2004-05-13 | ロデール ホールディングス インコーポレイテッド | 貴金属用研磨組成物 |
| US7022580B2 (en) | 1999-06-30 | 2006-04-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2007526626A (ja) * | 2003-06-30 | 2007-09-13 | キャボット マイクロエレクトロニクス コーポレイション | 貴金属のｃｍｐ |
| US7354861B1 (en) | 1998-12-03 | 2008-04-08 | Kabushiki Kaisha Toshiba | Polishing method and polishing liquid |
| KR100881751B1 (ko) * | 2002-12-30 | 2009-02-06 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| US7531863B2 (en) | 1999-05-26 | 2009-05-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8124476B2 (en) | 2005-10-21 | 2012-02-28 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
-
1997
- 1997-06-06 JP JP14915697A patent/JPH10340871A/ja not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7354861B1 (en) | 1998-12-03 | 2008-04-08 | Kabushiki Kaisha Toshiba | Polishing method and polishing liquid |
| JP2002540626A (ja) * | 1999-03-31 | 2002-11-26 | ラム リサーチ コーポレーション | メモリセルキャパシタ構造におけるメモリセルキャパシタプレートの形成方法 |
| USRE41625E1 (en) | 1999-05-26 | 2010-09-07 | Panasonic Corporation | Semiconductor device and method of fabricating the same |
| US7531863B2 (en) | 1999-05-26 | 2009-05-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7405133B2 (en) | 1999-06-30 | 2008-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US7022580B2 (en) | 1999-06-30 | 2006-04-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2001144266A (ja) * | 1999-11-11 | 2001-05-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2004514266A (ja) * | 1999-12-14 | 2004-05-13 | ロデール ホールディングス インコーポレイテッド | 貴金属用研磨組成物 |
| WO2001084605A1 (de) * | 2000-04-28 | 2001-11-08 | Infineon Technologies Ag | Verfahren zur herstellung von kondensatorstrukturen |
| JP2002043440A (ja) * | 2000-06-30 | 2002-02-08 | Hynix Semiconductor Inc | 半導体メモリおよびその製造方法 |
| WO2002026906A1 (de) * | 2000-09-29 | 2002-04-04 | Infineon Techonologies Ag | Verfahren zum chemisch-mechanischen polieren von schichten aus metallen der platingruppe |
| KR100881751B1 (ko) * | 2002-12-30 | 2009-02-06 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| JP2007526626A (ja) * | 2003-06-30 | 2007-09-13 | キャボット マイクロエレクトロニクス コーポレイション | 貴金属のｃｍｐ |
| US8124476B2 (en) | 2005-10-21 | 2012-02-28 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8361861B2 (en) | 2005-10-21 | 2013-01-29 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4825247B2 (ja) | 半導体集積回路構造を形成する方法 | |
| US5461536A (en) | Storage capacitors using high dielectric constant materials | |
| TW508808B (en) | Stacked type capacitor structure and its manufacturing method | |
| US8883591B2 (en) | Method for obtaining extreme selectivity of metal nitrides and metal oxides | |
| JPH09283723A (ja) | 半導体デバイスのキャパシタ構造及び製造方法 | |
| JPH10340871A (ja) | 研磨方法及び半導体装置の製造方法 | |
| JPH10223604A (ja) | 半導体装置の白金膜蝕刻方法 | |
| TW574754B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3660511B2 (ja) | 研磨方法及び半導体装置の製造方法 | |
| JP2001308287A (ja) | 半導体装置、及びその製造方法 | |
| US7078309B2 (en) | Methods for producing a structured metal layer | |
| KR100489845B1 (ko) | 커패시터 구조물의 제조 방법 | |
| JPH1154729A (ja) | 半導体素子のコンデンサの製造方法 | |
| US6767786B1 (en) | Method for forming bottle trenches by liquid phase oxide deposition | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| JPH11150245A (ja) | 半導体装置の製造方法 | |
| JP2000196032A (ja) | キャパシタの製造方法及びキャパシタ | |
| JP3039425B2 (ja) | 容量素子及びその製造方法 | |
| JPH09135007A (ja) | 半導体装置及びその製造方法 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| JPH0982914A (ja) | 半導体装置およびその製造方法 | |
| JP2004172326A (ja) | 研磨用スラリー及び半導体装置の製造方法 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| JP2000114489A (ja) | 半導体装置およびその製造方法 | |
| TW416142B (en) | Capacitor forming method on memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060915 |