JPH10223604A - 半導体装置の白金膜蝕刻方法 - Google Patents
半導体装置の白金膜蝕刻方法Info
- Publication number
- JPH10223604A JPH10223604A JP10023493A JP2349398A JPH10223604A JP H10223604 A JPH10223604 A JP H10223604A JP 10023493 A JP10023493 A JP 10023493A JP 2349398 A JP2349398 A JP 2349398A JP H10223604 A JPH10223604 A JP H10223604A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- platinum film
- film
- mask pattern
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title claims abstract description 189
- 238000005530 etching Methods 0.000 title claims abstract description 123
- 229910052697 platinum Inorganic materials 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000012790 adhesive layer Substances 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 13
- 239000000460 chlorine Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 13
- 229910003087 TiOx Inorganic materials 0.000 abstract 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 abstract 3
- 239000007789 gas Substances 0.000 description 19
- 239000010936 titanium Substances 0.000 description 12
- 230000003628 erosive effect Effects 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- -1 platinum ions Chemical class 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GSJBKPNSLRKRNR-UHFFFAOYSA-N $l^{2}-stannanylidenetin Chemical compound [Sn].[Sn] GSJBKPNSLRKRNR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003057 platinum Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 半導体装置キャパシタの下部電極に使われる
白金膜の蝕刻方法を提供する。 【解決手段】 白金膜１０８上に、Ｔｉで構成された接
着層１０６が酸素が豊富な蝕刻ガスを使用すればＴｉＯ
xに変わって付加的な蝕刻マスクとして作用する特性
と、この様なＴｉＯx層が全体的な接着層マスク１１０
が侵食されない程度に十分に形成される特性を利用し
て、白金膜１０８をオーバエッチングすることで白金膜
１０８の蝕刻傾斜度を改善させる。ＴｉＯx層が、接着
層マスク１１０の侵食がなされない程度に十分に形成さ
れる温度は、半導体基板１００の温度として、１２０〜
３００℃の範囲である。
白金膜の蝕刻方法を提供する。 【解決手段】 白金膜１０８上に、Ｔｉで構成された接
着層１０６が酸素が豊富な蝕刻ガスを使用すればＴｉＯ
xに変わって付加的な蝕刻マスクとして作用する特性
と、この様なＴｉＯx層が全体的な接着層マスク１１０
が侵食されない程度に十分に形成される特性を利用し
て、白金膜１０８をオーバエッチングすることで白金膜
１０８の蝕刻傾斜度を改善させる。ＴｉＯx層が、接着
層マスク１１０の侵食がなされない程度に十分に形成さ
れる温度は、半導体基板１００の温度として、１２０〜
３００℃の範囲である。
Description
【０００１】
【発明の属する技術の分野】本発明は半導体装置の製造
方法に係り、半導体装置キャパシタの下部電極(storage
node)として使われる白金膜の蝕刻方法に関する。
方法に係り、半導体装置キャパシタの下部電極(storage
node)として使われる白金膜の蝕刻方法に関する。
【０００２】
【従来の技術】半導体メモリー素子が漸次高集積化に成
ることによってDRAM(Dynamic RandomAccess Memory)
の様な半導体メモリー素子では高いキャパシタンスを保
有しながら、同時に少ない面積内に形成出来るキャパシ
タに対する必要性が高まりつつある。この様な必要を充
足する為に、トレンチ(trench)またはシリンダー型の様
なキャパシタが登場した。しかし、トレンチ或はシリン
ダー型のキャパシタは、複雑な工程段階を持って形成す
るのが難しい為に、高集積化された半導体メモリー素子
において必要とする高いキャパシタンスと高集積化を実
現するには限界を持つ。
ることによってDRAM(Dynamic RandomAccess Memory)
の様な半導体メモリー素子では高いキャパシタンスを保
有しながら、同時に少ない面積内に形成出来るキャパシ
タに対する必要性が高まりつつある。この様な必要を充
足する為に、トレンチ(trench)またはシリンダー型の様
なキャパシタが登場した。しかし、トレンチ或はシリン
ダー型のキャパシタは、複雑な工程段階を持って形成す
るのが難しい為に、高集積化された半導体メモリー素子
において必要とする高いキャパシタンスと高集積化を実
現するには限界を持つ。
【０００３】最近、この様な問題点を補完する為に既存
の誘電体より高い誘電率(dielectric constant)を持つB
ST(Barium strontium Titanate)をキャパシタの誘電体
に利用してキャパシタを形成する方法が一般化されてい
る。BSTの様な高誘電体を使用してキャパシタを形成す
る場合、キャパシタの上部及び下部電極に一般的に白金
膜が使われる。その理由は白金膜がBST誘電体膜を高温
処理する過程で酸化されない安定な物質であるためであ
る。また、白金は電気伝導度が優れるだけでなく他の種
類の導電膜、例えばイリジウム(Iridium :Ir)、ルテニ
ウム(ruthenium :Ru)、ポリシリコン(poly silicon)等
と比較してキャパシタの誘電体電極で発生する漏れ電流
(leakage current)が少ない。
の誘電体より高い誘電率(dielectric constant)を持つB
ST(Barium strontium Titanate)をキャパシタの誘電体
に利用してキャパシタを形成する方法が一般化されてい
る。BSTの様な高誘電体を使用してキャパシタを形成す
る場合、キャパシタの上部及び下部電極に一般的に白金
膜が使われる。その理由は白金膜がBST誘電体膜を高温
処理する過程で酸化されない安定な物質であるためであ
る。また、白金は電気伝導度が優れるだけでなく他の種
類の導電膜、例えばイリジウム(Iridium :Ir)、ルテニ
ウム(ruthenium :Ru)、ポリシリコン(poly silicon)等
と比較してキャパシタの誘電体電極で発生する漏れ電流
(leakage current)が少ない。
【０００４】しかしながら、白金を利用して導電膜、例
えばキャパシタの上部及び下部電極を形成しようとする
場合、乾式蝕刻を利用したパターニングが非常に難しい
短所がある。これは白金が非反応性金属であるから他の
化学物質と反応し難いためである。特に白金膜を蝕刻す
る反応性イオン蝕刻(reactive ion-beam etching :RIE)
で通常使われるハロゲン元素と白金イオンとは反応性が
非常に低いため、白金膜は化学反応によって蝕刻するこ
とよりは、却って物理的な反応によるスパッタリングに
よって主に蝕刻される。
えばキャパシタの上部及び下部電極を形成しようとする
場合、乾式蝕刻を利用したパターニングが非常に難しい
短所がある。これは白金が非反応性金属であるから他の
化学物質と反応し難いためである。特に白金膜を蝕刻す
る反応性イオン蝕刻(reactive ion-beam etching :RIE)
で通常使われるハロゲン元素と白金イオンとは反応性が
非常に低いため、白金膜は化学反応によって蝕刻するこ
とよりは、却って物理的な反応によるスパッタリングに
よって主に蝕刻される。
【０００５】したがって、イオンスパッタリングを利用
して白金膜を蝕刻する場合には、蝕刻残留物が発生する
問題点と、蝕刻残留物により白金膜の蝕刻傾斜度が緩慢
になりキャパシタの下部電極及び上部電極が傾斜する様
に形成される問題点が発生する。そして、反応性イオン
蝕刻時低い蝕刻率を改善する為に塩素と弗素系の蝕刻ガ
スを使用している。
して白金膜を蝕刻する場合には、蝕刻残留物が発生する
問題点と、蝕刻残留物により白金膜の蝕刻傾斜度が緩慢
になりキャパシタの下部電極及び上部電極が傾斜する様
に形成される問題点が発生する。そして、反応性イオン
蝕刻時低い蝕刻率を改善する為に塩素と弗素系の蝕刻ガ
スを使用している。
【０００６】従来の技術として塩素ガスを蝕刻ガスとし
て使用して白金膜を蝕刻する方法が最近米国特許第５５
１５９８４号(Title : Method for etching Pt Film, I
ssuedate :1996/May/14)の明細書において開示されてい
る。この特許においては、酸素と塩素ガスを白金膜の蝕
刻時に蝕刻ガスとして利用して蝕刻マスク層の側壁に形
成される蝕刻残留物のＰｔＣｌ及びＰｔＯを利用して白
金膜を蝕刻した後、蝕刻残留物を湿式蝕刻で除去する方
法である。しかし、この様な蝕刻残留物の適切な除去
と、白金膜の蝕刻傾斜度を改善しなければならない課題
がまだ残っている状態である。
て使用して白金膜を蝕刻する方法が最近米国特許第５５
１５９８４号(Title : Method for etching Pt Film, I
ssuedate :1996/May/14)の明細書において開示されてい
る。この特許においては、酸素と塩素ガスを白金膜の蝕
刻時に蝕刻ガスとして利用して蝕刻マスク層の側壁に形
成される蝕刻残留物のＰｔＣｌ及びＰｔＯを利用して白
金膜を蝕刻した後、蝕刻残留物を湿式蝕刻で除去する方
法である。しかし、この様な蝕刻残留物の適切な除去
と、白金膜の蝕刻傾斜度を改善しなければならない課題
がまだ残っている状態である。
【０００７】
【発明が解決しようとする課題】本発明が達成しようと
する技術的課題は、白金膜が形成された半導体基板を特
定温度に加熱して白金膜の上部にあるチタンを含む接着
層を蝕刻マスクとして白金膜をオーバエッチングするこ
とで白金膜の側壁の蝕刻傾斜度を改善出来る半導体装置
の白金膜蝕刻方法を提供することである。
する技術的課題は、白金膜が形成された半導体基板を特
定温度に加熱して白金膜の上部にあるチタンを含む接着
層を蝕刻マスクとして白金膜をオーバエッチングするこ
とで白金膜の側壁の蝕刻傾斜度を改善出来る半導体装置
の白金膜蝕刻方法を提供することである。
【０００８】
【課題を解決するための手段】上記の技術的課題を達成
するために、本発明に伴う半導体装置の白金膜蝕刻方法
は、下地膜が形成された半導体基板に障壁層と、白金膜
と、チタンを含む接着層及びマスク層を順次的に形成す
る。続いて、前記マスク層をパターニングしてマスクパ
ターンを作って、これを利用して下部の接着層をパター
ニングする。この時、前記パターニングは乾式蝕刻で蝕
刻ガスはＡｒ／Ｃｌ2ガスを使用して行う。前記結果物
を１２０から１３０゜Ｃの温度でプラズマ蝕刻設備でプ
ラズマを励起させない状態で加熱させる。最終的に前記
半導体基板に形成されパターニングされたマスク層と接
着層を利用して白金膜を蝕刻し、オーバエッチングを行
って白金膜上部のマスクパターンを除去する。
するために、本発明に伴う半導体装置の白金膜蝕刻方法
は、下地膜が形成された半導体基板に障壁層と、白金膜
と、チタンを含む接着層及びマスク層を順次的に形成す
る。続いて、前記マスク層をパターニングしてマスクパ
ターンを作って、これを利用して下部の接着層をパター
ニングする。この時、前記パターニングは乾式蝕刻で蝕
刻ガスはＡｒ／Ｃｌ2ガスを使用して行う。前記結果物
を１２０から１３０゜Ｃの温度でプラズマ蝕刻設備でプ
ラズマを励起させない状態で加熱させる。最終的に前記
半導体基板に形成されパターニングされたマスク層と接
着層を利用して白金膜を蝕刻し、オーバエッチングを行
って白金膜上部のマスクパターンを除去する。
【０００９】本発明の望ましい実施の形態によれば、前
記マスク層は一個以上の膜を使用して形成することもで
き、少なくとも一つの酸化膜を含む様に形成することが
適合である。前記接着層は、Ｔｉを使用して形成するこ
とが望ましい。また、前記障壁層は、ＴｉＮまたはスズ
（Ｔｉｎ）を含む物質を使用して形成することが好まし
く、前記下地膜は、半導体基板上にコンタクトホールが
形成された第１絶縁膜である。
記マスク層は一個以上の膜を使用して形成することもで
き、少なくとも一つの酸化膜を含む様に形成することが
適合である。前記接着層は、Ｔｉを使用して形成するこ
とが望ましい。また、前記障壁層は、ＴｉＮまたはスズ
（Ｔｉｎ）を含む物質を使用して形成することが好まし
く、前記下地膜は、半導体基板上にコンタクトホールが
形成された第１絶縁膜である。
【００１０】コンタクトホール内部は、ポリシリコンプ
ラグ(poly silicon plug)で埋立された膜を使用する
ことが適合である。望ましくは、前記白金膜をパターニ
ングする方法はＯ2を含む蝕刻ガスを使用するが、Ｏ2と
Ｃｌ2との混合ガス、または、Ｏ2とＨＢｒ、Ｂｒ2、Ｂ
ｒの混合ガスを蝕刻ガスとして使用し、この時、酸素と
塩素ガスの混合比率は、酸素ガスを５０％以上に混合し
て、酸素が多く含まれる様にすることが好ましい。
ラグ(poly silicon plug)で埋立された膜を使用する
ことが適合である。望ましくは、前記白金膜をパターニ
ングする方法はＯ2を含む蝕刻ガスを使用するが、Ｏ2と
Ｃｌ2との混合ガス、または、Ｏ2とＨＢｒ、Ｂｒ2、Ｂ
ｒの混合ガスを蝕刻ガスとして使用し、この時、酸素と
塩素ガスの混合比率は、酸素ガスを５０％以上に混合し
て、酸素が多く含まれる様にすることが好ましい。
【００１１】また、前記マスクパターンを除去する為に
オーバエッチングを実施する方法は、白金膜の蝕刻終末
点までの蝕刻時間に対して、５０〜１５０％を追加でエ
ッチングすることが好ましく、接着層と障壁層を、Ａｒ
／Ｃｌ2を、蝕刻ガスに利用してパターニングすること
が好ましい。本発明によれば、白金膜が形成されている
半導体基板を一定温度で加熱して白金膜上部にある接着
層を蝕刻マスクでオーバエッチングを行うことによって
白金膜側壁の蝕刻傾斜度を改善出来る。
オーバエッチングを実施する方法は、白金膜の蝕刻終末
点までの蝕刻時間に対して、５０〜１５０％を追加でエ
ッチングすることが好ましく、接着層と障壁層を、Ａｒ
／Ｃｌ2を、蝕刻ガスに利用してパターニングすること
が好ましい。本発明によれば、白金膜が形成されている
半導体基板を一定温度で加熱して白金膜上部にある接着
層を蝕刻マスクでオーバエッチングを行うことによって
白金膜側壁の蝕刻傾斜度を改善出来る。
【００１２】
【発明の実施の形態】以下に本発明の一実施の形態につ
いて説明するが、本願明細書でいうマスク層は、一つの
膜だけに限定されるものではない。例えば、図示した望
ましい実施の形態においては、マスク層が酸化膜で構成
された一つの膜であるが、これを変形して、酸化膜を含
む複数個の膜に置き換えることが可能もある。
いて説明するが、本願明細書でいうマスク層は、一つの
膜だけに限定されるものではない。例えば、図示した望
ましい実施の形態においては、マスク層が酸化膜で構成
された一つの膜であるが、これを変形して、酸化膜を含
む複数個の膜に置き換えることが可能もある。
【００１３】図１ないし図５は、本発明の一実施の形態
として示した半導体装置の白金膜蝕刻方法を説明する為
に図示した断面図である。図１を参照すれば、トランジ
スタの下部構造が形成された半導体基板１００に下地膜
を形成する。ここで、前記下地膜は半導体基板１００に
第１絶縁膜、例えば層間絶縁膜１０２を積層し、パター
ニングを行ってコンタクトホールを形成した後に、前記
コンタクトホール内部をポリシリコンプラグ１０４で埋
立した膜をいう。
として示した半導体装置の白金膜蝕刻方法を説明する為
に図示した断面図である。図１を参照すれば、トランジ
スタの下部構造が形成された半導体基板１００に下地膜
を形成する。ここで、前記下地膜は半導体基板１００に
第１絶縁膜、例えば層間絶縁膜１０２を積層し、パター
ニングを行ってコンタクトホールを形成した後に、前記
コンタクトホール内部をポリシリコンプラグ１０４で埋
立した膜をいう。
【００１４】続いて、前記下地膜に対して、エッチバッ
クまたは化学機械的研磨(ChemicalMechanical Polishin
g:CMP)のような平坦化工程(planarization process)を
行って半導体基板を平坦化させる。前記平坦化が行われ
た基板の全面に、ポリシリコンプラグ１０４と白金膜１
０８との相互拡散に起因したキャパシタの性能低下を防
止する為に、障壁層１０６を形成する。
クまたは化学機械的研磨(ChemicalMechanical Polishin
g:CMP)のような平坦化工程(planarization process)を
行って半導体基板を平坦化させる。前記平坦化が行われ
た基板の全面に、ポリシリコンプラグ１０４と白金膜１
０８との相互拡散に起因したキャパシタの性能低下を防
止する為に、障壁層１０６を形成する。
【００１５】ここで、前記障壁層１０６は、スズ（Ｔｉ
ｎ）またはこれを含む物質を使用して３００オングスト
ローム〜７００オングストロームの厚さ範囲で形成す
る。続いて、前記障壁層１０６上にスパッタリングまた
は化学気相蒸着のような通常の方法で白金を蒸着させる
ことで、白金膜１０８を形成する。この白金膜１０８
は、半導体メモリー素子でキャパシタの下部電極として
使用される導電膜で、本実施の形態においては、その厚
さを２０００オングストローム±５００オングストロー
ムの範囲に形成する。
ｎ）またはこれを含む物質を使用して３００オングスト
ローム〜７００オングストロームの厚さ範囲で形成す
る。続いて、前記障壁層１０６上にスパッタリングまた
は化学気相蒸着のような通常の方法で白金を蒸着させる
ことで、白金膜１０８を形成する。この白金膜１０８
は、半導体メモリー素子でキャパシタの下部電極として
使用される導電膜で、本実施の形態においては、その厚
さを２０００オングストローム±５００オングストロー
ムの範囲に形成する。
【００１６】図２を参照すれば、前記白金膜１０８が形
成された基板上に、白金膜１０８とマスク層との接着力
を増進させるための接着層を、Ｔｉを使用して形成す
る。前記接着層は、本実施の形態においては、４００オ
ングストローム〜８００オングストロームの厚さに形成
する。続いて、前記接着層上にマスク層を酸化膜を使用
して５０００オングストローム±１０００オングストロ
ームの厚さに形成する。前記マスク層にフォトレジスト
(photo resist)を塗布し、通常の方法で写真及び蝕刻工
程を行ってマスクパターン１１２を形成する。本実施の
形態においては、マスク層を一つの酸化膜で構成しだ
が、少なくとも一つの酸化膜を含む複数の膜（複合膜）
で構成することも出来る。引続き、前記マスクパターン
１１２を蝕刻マスクに使用して下部の接着層をパターニ
ングし、前記マスクパターン１１２と接触された接着層
マスクパターン１１０を形成する。この時、接着層をパ
ターニングする方法は乾式蝕刻、例えば磁場を利用した
反応性イオン蝕刻方式でＡｒ／Ｃｌ2を蝕刻ガスとして
使用して行う。
成された基板上に、白金膜１０８とマスク層との接着力
を増進させるための接着層を、Ｔｉを使用して形成す
る。前記接着層は、本実施の形態においては、４００オ
ングストローム〜８００オングストロームの厚さに形成
する。続いて、前記接着層上にマスク層を酸化膜を使用
して５０００オングストローム±１０００オングストロ
ームの厚さに形成する。前記マスク層にフォトレジスト
(photo resist)を塗布し、通常の方法で写真及び蝕刻工
程を行ってマスクパターン１１２を形成する。本実施の
形態においては、マスク層を一つの酸化膜で構成しだ
が、少なくとも一つの酸化膜を含む複数の膜（複合膜）
で構成することも出来る。引続き、前記マスクパターン
１１２を蝕刻マスクに使用して下部の接着層をパターニ
ングし、前記マスクパターン１１２と接触された接着層
マスクパターン１１０を形成する。この時、接着層をパ
ターニングする方法は乾式蝕刻、例えば磁場を利用した
反応性イオン蝕刻方式でＡｒ／Ｃｌ2を蝕刻ガスとして
使用して行う。
【００１７】図３を参照すれば、前記マスクパターン１
１２と接着層マスクパターン１１０とが形成された基板
を、磁場を利用した反応性イオン蝕刻設備を用いて、プ
ラズマを励起させない状態で、１２０〜３００℃の温度
範囲で加熱させる。続いて、Ｏ2を用いた蝕刻ガス、例
えばＣｌ2／Ｏ2またはＯ2とＨＢｒ、Ｂｒ2、Ｂｒの混合
ガスを蝕刻ガスとして使用し、前記マスクパターン１１
２と接着層マスクパターン１１０を蝕刻マスクとして使
用して、下部の障壁層１０６が現れる（露出される）時
まで、白金膜１０８を蝕刻する。この時、前記混合ガス
のＯ2は、５０％以上の割合で混合することが好まし
い。
１２と接着層マスクパターン１１０とが形成された基板
を、磁場を利用した反応性イオン蝕刻設備を用いて、プ
ラズマを励起させない状態で、１２０〜３００℃の温度
範囲で加熱させる。続いて、Ｏ2を用いた蝕刻ガス、例
えばＣｌ2／Ｏ2またはＯ2とＨＢｒ、Ｂｒ2、Ｂｒの混合
ガスを蝕刻ガスとして使用し、前記マスクパターン１１
２と接着層マスクパターン１１０を蝕刻マスクとして使
用して、下部の障壁層１０６が現れる（露出される）時
まで、白金膜１０８を蝕刻する。この時、前記混合ガス
のＯ2は、５０％以上の割合で混合することが好まし
い。
【００１８】本発明の実施の形態においては、好ましく
は、酸素と塩素ガスの混合比率を４：１の割合で混合す
る。そうすれば、酸素ガスのイオンまたはラジカルは白
金膜をスパッタリングする種(species）になる。同時
に、酸素ガスは酸化膜で構成されたマスクパターン１１
２に対し、白金膜１０８の蝕刻選択比を高めて、接着層
マスクパターン１１０のＴｉ膜質を、酸化チタン（Ｔｉ
Ｏx）系の物質に変化させることによって、白金膜蝕刻
時に、付加的な蝕刻マスクパターンの役割をするように
なる。即ち、酸素イオンまたはラジカル一部が、ＴｉＯ
x膜を酸化させる反応に使われるようになり、全体的に
マスクの侵食速度が遅くなる。
は、酸素と塩素ガスの混合比率を４：１の割合で混合す
る。そうすれば、酸素ガスのイオンまたはラジカルは白
金膜をスパッタリングする種(species）になる。同時
に、酸素ガスは酸化膜で構成されたマスクパターン１１
２に対し、白金膜１０８の蝕刻選択比を高めて、接着層
マスクパターン１１０のＴｉ膜質を、酸化チタン（Ｔｉ
Ｏx）系の物質に変化させることによって、白金膜蝕刻
時に、付加的な蝕刻マスクパターンの役割をするように
なる。即ち、酸素イオンまたはラジカル一部が、ＴｉＯ
x膜を酸化させる反応に使われるようになり、全体的に
マスクの侵食速度が遅くなる。
【００１９】図４は、前記白金膜１０８に、図３と同一
の蝕刻条件でオーバエッチングを行って蝕刻傾斜度が改
善された白金膜１０８Ａを形成した時の断面図である。
この時、マスクパターン１１２は、オーバエッチングが
行われる間に完全に侵食して除去される。ここで、前記
オーバエッチングを行う時間は、蝕刻終末点（ｅｎｄｐ
ｏｉｎｔ）である障壁層１０６まで蝕刻される時間に追
加して、５０〜１５０％を追加エッチングすることが好
ましい。現在まで、Ｏ2／Ｃｌ／Ａｒを使用した蝕刻ガ
スによれば、０．５８μｍのピッチ(pitch)と、２００
０オングストロームの厚さを持つ白金膜１０８の蝕刻傾
斜度を、６５度以上には形成出来ないのである。
の蝕刻条件でオーバエッチングを行って蝕刻傾斜度が改
善された白金膜１０８Ａを形成した時の断面図である。
この時、マスクパターン１１２は、オーバエッチングが
行われる間に完全に侵食して除去される。ここで、前記
オーバエッチングを行う時間は、蝕刻終末点（ｅｎｄｐ
ｏｉｎｔ）である障壁層１０６まで蝕刻される時間に追
加して、５０〜１５０％を追加エッチングすることが好
ましい。現在まで、Ｏ2／Ｃｌ／Ａｒを使用した蝕刻ガ
スによれば、０．５８μｍのピッチ(pitch)と、２００
０オングストロームの厚さを持つ白金膜１０８の蝕刻傾
斜度を、６５度以上には形成出来ないのである。
【００２０】その理由は、白金（Ｐｔ）が酸素及び塩素
と化学的に反応しないためである。しかし、本発明のよ
うに、酸素を多く含む蝕刻ガスを使用して白金膜１０８
に対する蝕刻を行えば、白金膜上に形成された接着層マ
スクパターン１１０を構成するＴｉがＴｉＯx系の物質
に変換されて、マスクパターン１１２である酸化膜マス
クパターンと共に付加的なマスクパターンとして作用す
るようになる。この時、ＴｉＯx系の接着層マスクパタ
ーン１１０は、１２０〜３００℃範囲の高温でも、常温
の場合と同じような侵食程度を示すことが確認された。
従って、高温でマスクパターンが損傷されないことは、
Ｔｉが高温で酸化反応が促進されて相対的に酸素イオン
やラジカルのスパッタリングによる侵食が減少されたか
らである。そして、前記侵食が発生されない接着層マス
クパターンは、白金膜１０８Ａの蝕刻傾斜度を改善させ
る因子として作用するようになる。即ち、１２０℃より
低い範囲の温度条件でオーバエッチングを行うと、Ｔｉ
を含む接着層マスクパターン１１０Ａは、スパッタリン
グにより急速に縁部から侵食し始める。
と化学的に反応しないためである。しかし、本発明のよ
うに、酸素を多く含む蝕刻ガスを使用して白金膜１０８
に対する蝕刻を行えば、白金膜上に形成された接着層マ
スクパターン１１０を構成するＴｉがＴｉＯx系の物質
に変換されて、マスクパターン１１２である酸化膜マス
クパターンと共に付加的なマスクパターンとして作用す
るようになる。この時、ＴｉＯx系の接着層マスクパタ
ーン１１０は、１２０〜３００℃範囲の高温でも、常温
の場合と同じような侵食程度を示すことが確認された。
従って、高温でマスクパターンが損傷されないことは、
Ｔｉが高温で酸化反応が促進されて相対的に酸素イオン
やラジカルのスパッタリングによる侵食が減少されたか
らである。そして、前記侵食が発生されない接着層マス
クパターンは、白金膜１０８Ａの蝕刻傾斜度を改善させ
る因子として作用するようになる。即ち、１２０℃より
低い範囲の温度条件でオーバエッチングを行うと、Ｔｉ
を含む接着層マスクパターン１１０Ａは、スパッタリン
グにより急速に縁部から侵食し始める。
【００２１】しかし、オーバエッチング時、温度条件を
１６０℃程度の理想的な温度条件でエッチングを行え
ば、マスクパターン１１２が全て侵食されて除去された
後にも、接着層マスクパターン１１０Ａの侵食は全くな
く、白金膜１０８Ａの側壁を、垂直に近い蝕刻傾斜度に
形成することができる。この際、Ｔｉよりなる接着層マ
スクパターン１１０Ａは、１２０℃以下の温度条件で蝕
刻を行った時より、さらに深くＴｉＯx系統に変化する
ことになる。実際に磁場を利用した反応性イオン蝕刻設
備(MERIE)チャンバ(chamber)の温度を１６０℃に設定し
て、半導体基板の表面温度を１４０℃にした時、白金膜
１０８Ａの蝕刻傾斜度（θ1）が、８０度まで改善され
ることが観察された。
１６０℃程度の理想的な温度条件でエッチングを行え
ば、マスクパターン１１２が全て侵食されて除去された
後にも、接着層マスクパターン１１０Ａの侵食は全くな
く、白金膜１０８Ａの側壁を、垂直に近い蝕刻傾斜度に
形成することができる。この際、Ｔｉよりなる接着層マ
スクパターン１１０Ａは、１２０℃以下の温度条件で蝕
刻を行った時より、さらに深くＴｉＯx系統に変化する
ことになる。実際に磁場を利用した反応性イオン蝕刻設
備(MERIE)チャンバ(chamber)の温度を１６０℃に設定し
て、半導体基板の表面温度を１４０℃にした時、白金膜
１０８Ａの蝕刻傾斜度（θ1）が、８０度まで改善され
ることが観察された。
【００２２】前記１２０〜３００℃は半導体基板表面の
温度を意味する。本発明で、前述した白金膜１０８Ａの
オーバエッチング工程と、蝕刻温度は本発明の目的とす
る白金膜の蝕刻傾斜度を改善する課題を達成する特徴的
な手段になる。
温度を意味する。本発明で、前述した白金膜１０８Ａの
オーバエッチング工程と、蝕刻温度は本発明の目的とす
る白金膜の蝕刻傾斜度を改善する課題を達成する特徴的
な手段になる。
【００２３】図５は、図４の結果と比較するために１２
０℃より低い温度で蝕刻を行った時の半導体基板の断面
を図示した断面図である。この時にはマスクパターン１
１２が侵食され除去された後、接着層マスクパターン１
１０Ｂの縁部にも侵食がなされる。このような接着層マ
スクパターン１１０Ｂの縁部の侵食は、接着層マスクパ
ターン１１０Ｂの側壁傾斜度を４５度まで傾斜するよう
にする。
０℃より低い温度で蝕刻を行った時の半導体基板の断面
を図示した断面図である。この時にはマスクパターン１
１２が侵食され除去された後、接着層マスクパターン１
１０Ｂの縁部にも侵食がなされる。このような接着層マ
スクパターン１１０Ｂの縁部の侵食は、接着層マスクパ
ターン１１０Ｂの側壁傾斜度を４５度まで傾斜するよう
にする。
【００２４】したがって、スパッタリングによって白金
膜を蝕刻する時、接着層マスクパターン１１０Ｂが蝕刻
傾斜度を改善させる役割をしないことが分かる。一例と
しては、チャンバ温度を１３０℃として半導体基板表面
の温度を１２０℃より低く設定してオーバエッチングを
行った時、白金膜１０８Ｂの蝕刻傾斜度（θ2）は７２
度以下を示すという現象が観察された。
膜を蝕刻する時、接着層マスクパターン１１０Ｂが蝕刻
傾斜度を改善させる役割をしないことが分かる。一例と
しては、チャンバ温度を１３０℃として半導体基板表面
の温度を１２０℃より低く設定してオーバエッチングを
行った時、白金膜１０８Ｂの蝕刻傾斜度（θ2）は７２
度以下を示すという現象が観察された。
【００２５】図５は、前記マスクパターンがオーバエッ
チングが行われた後に白金膜１０８Ａ上の接着層マスク
パターン１１０Ａを除去して、白金膜１０８Ａの下部の
障壁層１０６Ａをパターニングした後の断面図である。
この時、接着層マスクパターン１１０Ａを除去して、白
金膜下部の障壁層１０６Ａをパターニングするための蝕
刻ガスとしては、Ａｒ／Ｃｌ2ガスを利用する。以上
で、ポリシリコンプラグ１０４上に障壁層１０６Ａを含
む白金膜１０８Ａの蝕刻を完了する。
チングが行われた後に白金膜１０８Ａ上の接着層マスク
パターン１１０Ａを除去して、白金膜１０８Ａの下部の
障壁層１０６Ａをパターニングした後の断面図である。
この時、接着層マスクパターン１１０Ａを除去して、白
金膜下部の障壁層１０６Ａをパターニングするための蝕
刻ガスとしては、Ａｒ／Ｃｌ2ガスを利用する。以上
で、ポリシリコンプラグ１０４上に障壁層１０６Ａを含
む白金膜１０８Ａの蝕刻を完了する。
【００２６】蝕刻温度と白金膜の蝕刻傾斜度との関係の
実施の形態において説明する。蝕刻チャンバの蝕刻温度
を１００℃、１３０℃、１６０℃としてオーバエッチン
グした時の白金膜側壁の蝕刻傾斜度を測定した。この
時、白金膜の厚さは２０００オングストローム、その上
部の接着層の厚さは６００オングストローム、そして酸
化膜でなされたマスクパターンの厚さは５０００オング
ストロームに形成した。
実施の形態において説明する。蝕刻チャンバの蝕刻温度
を１００℃、１３０℃、１６０℃としてオーバエッチン
グした時の白金膜側壁の蝕刻傾斜度を測定した。この
時、白金膜の厚さは２０００オングストローム、その上
部の接着層の厚さは６００オングストローム、そして酸
化膜でなされたマスクパターンの厚さは５０００オング
ストロームに形成した。
【００２７】測定の結果、蝕刻チャンバの温度を１００
℃、１３０℃、１６０℃とした時の白金膜側壁の蝕刻傾
斜度は、各々７１度、７２度及び８０度を示した。蝕刻
チャンバの温度が、１００℃及び１３０℃では、白金膜
側壁の蝕刻傾斜度が大きく改善されなかったが、１６０
℃の時は白金膜側壁の蝕刻傾斜度が顕著に改善された。
℃、１３０℃、１６０℃とした時の白金膜側壁の蝕刻傾
斜度は、各々７１度、７２度及び８０度を示した。蝕刻
チャンバの温度が、１００℃及び１３０℃では、白金膜
側壁の蝕刻傾斜度が大きく改善されなかったが、１６０
℃の時は白金膜側壁の蝕刻傾斜度が顕著に改善された。
【００２８】その原因としては、蝕刻チャンバの温度を
１００℃でオーバエッチングを行われば、酸化膜で構成
されたマスクパターンが全部侵食されて除去された後
に、下部にあるＴｉ或いはＴｉＯxに変化された接着層
の縁部でも侵食が発生し続けて中央の接着層の厚さは６
００オングストロームを示すが、接着層の縁部は、ほと
んど侵食されて接着層側壁の傾斜度が４５度に悪化した
為である。また、１３０℃に蝕刻チャンバの温度を設定
してオーバエッチングを行われば、白金膜上部にある接
着層の厚さは中央部上で６００オングストロームを示す
が、接着層縁の厚さは４００オングストロームに悪化す
る。したがって、接着層の侵食によって白金膜の蝕刻傾
斜度を改善するのにあまり寄与しないことを分かる。
１００℃でオーバエッチングを行われば、酸化膜で構成
されたマスクパターンが全部侵食されて除去された後
に、下部にあるＴｉ或いはＴｉＯxに変化された接着層
の縁部でも侵食が発生し続けて中央の接着層の厚さは６
００オングストロームを示すが、接着層の縁部は、ほと
んど侵食されて接着層側壁の傾斜度が４５度に悪化した
為である。また、１３０℃に蝕刻チャンバの温度を設定
してオーバエッチングを行われば、白金膜上部にある接
着層の厚さは中央部上で６００オングストロームを示す
が、接着層縁の厚さは４００オングストロームに悪化す
る。したがって、接着層の侵食によって白金膜の蝕刻傾
斜度を改善するのにあまり寄与しないことを分かる。
【００２９】しかしながら、蝕刻チャンバの温度を１６
０℃に設定して半導体基板表面の温度を１４０℃になる
ようにすれば、最上部のマスクパターンの侵食がなされ
た後にも、その下部にある接着層の侵食がほとんど発生
しない。即ち、接着層は縁部と中央部で、全て６００オ
ングストロームの均一な厚さを見せるようになり、接着
層の側壁は比較的垂直に近い側面を持つようになる。し
たがって、白金膜を異方性に蝕刻する時に、スパッタリ
ングによって白金原子が飛んで、白金膜の蝕刻傾斜度が
緩慢になるという問題点を防止することが出来る。
０℃に設定して半導体基板表面の温度を１４０℃になる
ようにすれば、最上部のマスクパターンの侵食がなされ
た後にも、その下部にある接着層の侵食がほとんど発生
しない。即ち、接着層は縁部と中央部で、全て６００オ
ングストロームの均一な厚さを見せるようになり、接着
層の側壁は比較的垂直に近い側面を持つようになる。し
たがって、白金膜を異方性に蝕刻する時に、スパッタリ
ングによって白金原子が飛んで、白金膜の蝕刻傾斜度が
緩慢になるという問題点を防止することが出来る。
【００３０】一方、前記温度条件で蝕刻を行った時、蝕
刻率は１００℃で３９５オングストローム／分、１３０
℃では、３６８オングストローム／分及び１６０℃で
は、３７１オングストローム／分を各々表した。白金膜
の側壁で揮発性の化合物が新しく形成されて、白金膜側
壁の蝕刻傾斜度を改善させたとすれば、蝕刻率も温度が
上がることによって増加すべきである。しかしながら、
前記の結果は、そのような仮定を裏付けるものではなか
った。したがって、白金膜側壁の蝕刻率が改善される原
因は白金膜で発生する化学反応に起因したこととは見な
されない。尚、本発明は前記した実施例に限定されな
く、本発明が属する技術的思想内で当分野の通常の知識
を持った者により多くの変形が可能なことは明白であ
る。
刻率は１００℃で３９５オングストローム／分、１３０
℃では、３６８オングストローム／分及び１６０℃で
は、３７１オングストローム／分を各々表した。白金膜
の側壁で揮発性の化合物が新しく形成されて、白金膜側
壁の蝕刻傾斜度を改善させたとすれば、蝕刻率も温度が
上がることによって増加すべきである。しかしながら、
前記の結果は、そのような仮定を裏付けるものではなか
った。したがって、白金膜側壁の蝕刻率が改善される原
因は白金膜で発生する化学反応に起因したこととは見な
されない。尚、本発明は前記した実施例に限定されな
く、本発明が属する技術的思想内で当分野の通常の知識
を持った者により多くの変形が可能なことは明白であ
る。
【００３１】
【発明の効果】前述した本発明によれば、白金膜を蝕刻
する時に、付加的な蝕刻マスクとして使われる接着層が
温度変化にしたがって侵食される程度が変わる現象を利
用してキャパシタの下部電極及び上部電極に使われる白
金膜の蝕刻傾斜度を改善出来る。
する時に、付加的な蝕刻マスクとして使われる接着層が
温度変化にしたがって侵食される程度が変わる現象を利
用してキャパシタの下部電極及び上部電極に使われる白
金膜の蝕刻傾斜度を改善出来る。
【図１】 本発明に伴う半導体装置の白金膜蝕刻方法を
説明するために図示した断面図である。
説明するために図示した断面図である。
【図２】 本発明に伴う半導体装置の白金膜蝕刻方法を
説明するために図示した断面図である。
説明するために図示した断面図である。
【図３】 本発明に伴う半導体装置の白金膜蝕刻方法を
説明するために図示した断面図である。
説明するために図示した断面図である。
【図４】 本発明に伴う半導体装置の白金膜蝕刻方法を
説明するために図示した断面図である。
説明するために図示した断面図である。
【図５】 本発明に伴う半導体装置の白金膜蝕刻方法を
説明するために図示した断面図である。
説明するために図示した断面図である。
１００ 半導体基板 １０２ 層間絶縁膜 １０４ ポリシリコンプラグ １０６ 障壁層 １０８ 白金膜 １１０ 接着層マスクパターン １１２ マスクパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 劉 元鍾 大韓民国ソウル特別市松坡區巨餘洞362番 地現代１次アパート301棟1304號
Claims (17)
- 【請求項１】 下地膜が形成された半導体基板に白金膜
を形成する段階と、 前記白金膜の上部に接着層を形成する段階と、 前記接着層の上部にマスク層を形成する段階と、 前記マスク層をパターニングしてマスクパターンを形成
する段階と、 前記マスクパターンを利用して下部の接着層をパターニ
ングする段階と、 前記半導体基板をプラズマ蝕刻設備で加熱させる段階
と、 前記マスクパターンとパターニングされた接着層を蝕刻
マスクとして下部の白金膜を蝕刻する段階と、 前記マスクパターンを除去する段階とを具備することを
特徴とする半導体装置の白金膜蝕刻方法。 - 【請求項２】 前記白金膜を形成する段階の前に、下地
膜上に障壁層を形成する段階を更に具備することを特徴
とする請求項１に記載の半導体装置の白金膜蝕刻方法。 - 【請求項３】 前記障壁層はＴｉＮまたはＴｉＮを含む
物質を使用して形成することを特徴とする請求項２に記
載の半導体装置の白金膜蝕刻方法。 - 【請求項４】 前記接着層はＴｉを使用して形成するこ
とを特徴とする請求項１に記載の半導体装置の白金膜蝕
刻方法。 - 【請求項５】 前記マスク層は、一つ以上の膜で形成す
ることを特徴とする請求項１に記載の半導体装置の白金
膜蝕刻方法。 - 【請求項６】 前記一つ以上の膜は、少なくとも一つの
酸化膜を含むことを特徴とする請求項５に記載の半導体
装置の白金膜蝕刻方法。 - 【請求項７】 前記半導体基板を加熱させる方法はプラ
ズマを励起させない状態で加熱させることを特徴とする
請求項１に記載の半導体装置の白金膜蝕刻方法。 - 【請求項８】 前記半導体基板を加熱させる方法は、半
導体基板が１２０〜３００℃の温度範囲になる様に加熱
させることを特徴とする請求項１に記載の半導体装置の
白金膜蝕刻方法。 - 【請求項９】 前記白金膜を蝕刻する段階はＯ2を含ん
だ蝕刻ガスを使用することを特徴とする請求項１に記載
の半導体装置の白金膜蝕刻方法。 - 【請求項１０】 前記Ｏ2を含む蝕刻ガスは、Ｏ2／Ｃｌ
2であることを特徴とする請求項９に記載の半導体装置
の白金膜蝕刻方法。 - 【請求項１１】 前記Ｏ2／Ｃｌ2蝕刻ガスの混合比率
は、Ｏ2を５０％以上に混合して、Ｏ2が塩素ガスに比べ
てさらに多くなることを特徴とする請求項１０に記載の
半導体装置の白金膜蝕刻方法。 - 【請求項１２】 前記Ｏ2を含む蝕刻ガスは、さらに、
ＨＢｒ、Ｂｒ2及びＢｒを含むことを特徴とする請求項
９に記載の半導体装置の白金膜蝕刻方法。 - 【請求項１３】 前記Ｏ2を含む蝕刻ガスでにおいて、
Ｏ2とＢｒとの混合比率は、Ｏ2を５０％以上に混合する
ことを特徴とする請求項１２に記載の半導体装置の白金
膜蝕刻方法。 - 【請求項１４】 前記マスクパターンを除去する段階
は、蝕刻終末点まで白金膜を蝕刻した後にもオーバエッ
チングすることにより除去することを特徴とする請求項
１に記載の半導体装置の白金膜蝕刻方法。 - 【請求項１５】 前記オーバエッチングは、白金膜の蝕
刻終末点までの蝕刻時間に対し５０〜１５０％の時間範
囲を追加することを特徴とする請求項１４に記載の半導
体装置の白金膜蝕刻方法。 - 【請求項１６】 前記マスクパターンを除去した後に障
壁層をパターニングする段階を更に具備することを特徴
とする請求項２に記載の半導体装置の白金膜蝕刻方法。 - 【請求項１７】 前記障壁層をパターニングする段階は
Ａｒ／Ｃｌ2ガスを蝕刻ガスとして使用する乾式蝕刻を
利用してパターニングすることを特徴とする請求項１６
に記載の半導体装置の白金膜蝕刻方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970003580A KR100243281B1 (ko) | 1997-02-05 | 1997-02-05 | 커패시터의 스토리지 전극 형성 방법 |
| KR1019970023660A KR100269298B1 (ko) | 1997-06-09 | 1997-06-09 | 반도체장치의백금막식각방법 |
| KR199723660 | 1997-06-09 | ||
| KR19973580 | 1997-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223604A true JPH10223604A (ja) | 1998-08-21 |
| JP3729632B2 JP3729632B2 (ja) | 2005-12-21 |
Family
ID=26632508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02349398A Expired - Fee Related JP3729632B2 (ja) | 1997-02-05 | 1998-02-04 | 半導体装置の白金膜蝕刻方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6004882A (ja) |
| EP (1) | EP0858103B1 (ja) |
| JP (1) | JP3729632B2 (ja) |
| CN (1) | CN1121712C (ja) |
| DE (1) | DE69837301T2 (ja) |
| TW (1) | TW365691B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258203A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US9799534B1 (en) | 2017-01-04 | 2017-10-24 | International Business Machines Corporation | Application of titanium-oxide as a patterning hardmask |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6063710A (en) * | 1996-02-26 | 2000-05-16 | Sony Corporation | Method and apparatus for dry etching with temperature control |
| EP0865079A3 (en) | 1997-03-13 | 1999-10-20 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
| DE19728474A1 (de) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Elektrodenanordnung |
| JP2002510146A (ja) | 1998-01-13 | 2002-04-02 | アプライド マテリアルズ インコーポレイテッド | 異方性プラチナプロファイルのエッチング方法 |
| US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
| US6323132B1 (en) | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6958295B1 (en) * | 1998-01-20 | 2005-10-25 | Tegal Corporation | Method for using a hard mask for critical dimension growth containment |
| KR100319879B1 (ko) * | 1998-05-28 | 2002-08-24 | 삼성전자 주식회사 | 백금족금속막식각방법을이용한커패시터의하부전극형성방법 |
| JP2000133633A (ja) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
| JP2003529914A (ja) * | 1999-02-17 | 2003-10-07 | アプライド マテリアルズ インコーポレイテッド | 高密度ｒａｍキャパシタの電極をパターン化する改良マスキング法及びエッチング配列 |
| JP2003067527A (ja) * | 2001-08-29 | 2003-03-07 | Nec Corp | コンテンツアクセス管理装置及びそれに用いるコンテンツアクセス管理方法並びにそのプログラム |
| TWI316273B (en) * | 2003-07-24 | 2009-10-21 | Nanya Technology Corp | Method of reworking integrated circuit device |
| US7544579B1 (en) | 2005-03-15 | 2009-06-09 | National Semiconductor Corporation | System and method for faceting the corners of a resistor protect layer to reduce vertical step height |
| US7585775B1 (en) * | 2005-11-21 | 2009-09-08 | National Semiconductor Corporation | System and method for faceting a masking layer in a plasma etch to slope a feature edge |
| US7790531B2 (en) | 2007-12-18 | 2010-09-07 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US7829428B1 (en) | 2008-08-26 | 2010-11-09 | National Semiconductor Corporation | Method for eliminating a mask layer during thin film resistor manufacturing |
| CN102176415B (zh) * | 2011-03-15 | 2016-04-13 | 上海集成电路研发中心有限公司 | 衬底表面处理方法 |
| JP5694022B2 (ja) * | 2011-03-22 | 2015-04-01 | 東京エレクトロン株式会社 | 基板処理方法及び記憶媒体 |
| CN107424923A (zh) * | 2017-07-06 | 2017-12-01 | 鲁汶仪器有限公司（比利时） | 一种自限制精确刻蚀硅的方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3951709A (en) * | 1974-02-28 | 1976-04-20 | Lfe Corporation | Process and material for semiconductor photomask fabrication |
| US3975252A (en) * | 1975-03-14 | 1976-08-17 | Bell Telephone Laboratories, Incorporated | High-resolution sputter etching |
| JP3088178B2 (ja) * | 1991-04-22 | 2000-09-18 | 日本電気株式会社 | ポリシリコン膜のエッチング方法 |
| KR0171060B1 (ko) * | 1993-12-28 | 1999-03-30 | 스기야마 카즈히코 | 반도체장치의 제조방법 |
| US5413669A (en) * | 1994-02-07 | 1995-05-09 | Applied Materials, Inc. | Metal CVD process with post-deposition removal of alloy produced by CVD process |
| MY130503A (en) * | 1994-03-30 | 2007-06-29 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor devices |
| JP3122579B2 (ja) * | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Ｐｔ膜のエッチング方法 |
| US5612606A (en) * | 1994-09-15 | 1997-03-18 | David C. Guimarin | Battery exchange system for electric vehicles |
| KR0168346B1 (ko) * | 1994-12-29 | 1998-12-15 | 김광호 | 고유전율 재료를 이용한 커패시터 및 그 제조방법 |
| JPH0982687A (ja) * | 1995-09-19 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
| US5688718A (en) * | 1997-02-03 | 1997-11-18 | Taiwan Semiconductor Manufacturing Company Ltd | Method of CVD TiN barrier layer integration |
-
1998
- 1998-01-15 TW TW087100479A patent/TW365691B/zh not_active IP Right Cessation
- 1998-01-27 DE DE69837301T patent/DE69837301T2/de not_active Expired - Lifetime
- 1998-01-27 EP EP98300564A patent/EP0858103B1/en not_active Expired - Lifetime
- 1998-01-30 US US09/016,022 patent/US6004882A/en not_active Expired - Fee Related
- 1998-02-04 JP JP02349398A patent/JP3729632B2/ja not_active Expired - Fee Related
- 1998-02-04 CN CN98103727.5A patent/CN1121712C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258203A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7763545B2 (en) | 2002-02-28 | 2010-07-27 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| US9799534B1 (en) | 2017-01-04 | 2017-10-24 | International Business Machines Corporation | Application of titanium-oxide as a patterning hardmask |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1121712C (zh) | 2003-09-17 |
| DE69837301T2 (de) | 2007-07-05 |
| US6004882A (en) | 1999-12-21 |
| TW365691B (en) | 1999-08-01 |
| JP3729632B2 (ja) | 2005-12-21 |
| EP0858103A2 (en) | 1998-08-12 |
| EP0858103A3 (en) | 1999-09-15 |
| DE69837301D1 (de) | 2007-04-26 |
| CN1190251A (zh) | 1998-08-12 |
| EP0858103B1 (en) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729632B2 (ja) | 半導体装置の白金膜蝕刻方法 | |
| US6261967B1 (en) | Easy to remove hard mask layer for semiconductor device fabrication | |
| JP3999383B2 (ja) | 高誘電体物質を有するキャパシタの形成方法 | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| KR100319879B1 (ko) | 백금족금속막식각방법을이용한커패시터의하부전극형성방법 | |
| JP2000138349A (ja) | 半導体記憶装置の製造方法 | |
| JP3666877B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH10229176A (ja) | コンデンサ電極の製造方法 | |
| JPH10107223A (ja) | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 | |
| KR100224730B1 (ko) | 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법 | |
| KR100269298B1 (ko) | 반도체장치의백금막식각방법 | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| JPH11289055A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100311034B1 (ko) | 반도체장치의캐패시터제조방법 | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| KR100255660B1 (ko) | 이리듐막의 식각 방법 | |
| JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
| KR100223831B1 (ko) | 커패시터의 제조 방법 | |
| KR100268911B1 (ko) | 반도체소자의 커패시터 및 이의 제조방법 | |
| KR20030048883A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20000043578A (ko) | 캐패시터 제조방법 | |
| KR100304956B1 (ko) | 커패시터의 형성 방법 | |
| KR100546275B1 (ko) | 반도체 장치의 백금막 식각방법 | |
| KR20010063495A (ko) | 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |