JP2001244434A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法

Info

Publication number
JP2001244434A
JP2001244434A JP2000054390A JP2000054390A JP2001244434A JP 2001244434 A JP2001244434 A JP 2001244434A JP 2000054390 A JP2000054390 A JP 2000054390A JP 2000054390 A JP2000054390 A JP 2000054390A JP 2001244434 A JP2001244434 A JP 2001244434A
Authority
JP
Japan
Prior art keywords
film
electrode
platinum
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000054390A
Other languages
English (en)
Inventor
Masahiko Hiratani
正彦 平谷
Yuichi Matsui
裕一 松井
Toshihide Namatame
俊秀 生田目
Yasuhiro Shimamoto
泰洋 嶋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000054390A priority Critical patent/JP2001244434A/ja
Publication of JP2001244434A publication Critical patent/JP2001244434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】ドライエッチング等によってPt下部電極を微細
加工する工程なしで、キャパシタ間が電気的に分離され
た立体構造キャパシタを実現すること。 【解決手段】半導体基板表面にソース電極もしくはドレ
イン電極に接続されたプラグ１及びSiO2からなるプラグ
部層間絶縁膜２を有する基板を準備する。この層間絶縁
膜３上に非選択性膜４を堆積後、それをマスクとして層
間絶縁膜を開口部が円筒形の立体構造に加工する。その
後、下地選択性が生じる条件下で化学的気相成長法を用
いてPt膜を下部電極５として堆積すれば、非選択性膜４
にはPt膜が堆積せず、所望の領域のみにPt膜が形成され
る。続いて、非酸化性膜４が導電性であれば選択的な酸
化によって絶縁化を行い、誘電体層６と上部電極７とを
順に堆積して半導体基板上にキャパシタを完成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置及
びその製造方法に係り、特に大規模集積回路（ＬＳＩ）
に好適な、酸化物誘電体キャパシタの電極として化学気
相法で形成した白金を用いる半導体記憶装置及びその製
造方法に関する。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ（ＤＲＡＭ）をはじめとするＬＳＩを有する半導体
記憶装置（以下、単に半導体装置と略称）は、高集積化
に伴ってキャパシタ面積が縮小するため、これまでキャ
パシタ絶縁膜として使用されてきたシリコン酸化物に代
わって、比誘電率が数十から数百と大きいTa2O5(五酸化
タンタル)やBST[(Ba,Sr)TiO3の略称、チタン酸バリウム
ストロンチウム]などの酸化物誘電体をキャパシタ絶縁
膜に適用することが検討されている。
【０００３】しかし、最小加工寸法が0.15μm以下とな
るようなギガビット世代の半導体装置では、非誘電率の
大きい酸化物誘電体を適用しても蓄積電荷量を維持確保
することが難しいので、キャパシタ構造の立体化は避け
難い。こういった、立体構造のキャパシタを有する半導
体装置に関しては、例えば、アイ・イー・デーエム テッ
ク ダイジェスト 第811頁から第814頁(IEDM 1998 Tech.
Digest, p.811-814)に記載されている。
【０００４】上記半導体装置に使用される電極として
は、白金、ルテニウム及びイリジウム等の貴金属が一般
的である。なかでも、白金は酸化物誘電体を形成する酸
素中700℃の高温酸化性条件でも化学的に安定であるの
で、電極として最も好ましい材料である。
【０００５】まず、キャパシタを構成する下部白金電極
について説明する。これまで、下部白金電極は、スパッ
タリング法で形成した後に、これをリソグラフィー及び
エッチング技術により加工することによって、立体化さ
れてきた。あるいは、SiO2で形成された孔の内側表面に
スパッタリング法で形成することにより、立体キャパシ
タの白金電極は形成されてきた。
【０００６】これら下部白金電極に関しては、例えば、
アイ・イー・デー・エム テック ダイジェスト 第815頁か
ら第818頁(IEDM 1998 Tech. Digest, p.815-818)に記載
されている。
【０００７】この白金下部電極を化学的気相成長法(以
下、同義語としてCVD法を併用する)で形成することがで
きれば、白金膜をスパッタリング法で形成した後にリソ
グラフィー及びエッチングで加工する方法よりも容易に
立体電極を形成することができる。また、SiO2で形成さ
れた孔にスパッタリング法で白金膜を形成する方法と比
較して、より均一な膜厚をもつ立体電極を形成すること
ができる。
【０００８】次に、白金膜のCVD形成技術に関して説明
する。歴史的には、フッ素系原料やカルボニル系原料な
どが開発されてきたが、それぞれ膜中の高炭素濃度や残
留フッ素不純物などの問題点を抱える。この例として、
原料にPt-HFA [Pt(CF3COCHCOCF3)2]を用いる結果が、ジ
ャーナル オブ エレクトロケミカル ソサエティー、第1
45巻(1998年)第1066頁から第1069頁 [J. Electrochem.
Soc., vol.145(1998)p.1066-1069]に報告されている。
【０００９】これを克服するために、シクロペンタジエ
ニル白金化合物が開発され、水素を含む還元性雰囲気で
の膜形成技術が開発された。この方法を用いれば、シク
ロペンタジエニルトリメチル白金原料では90℃で、メチ
ルシクロペンタジエニルトリメチル白金原料では120℃
のそれぞれ低温で白金膜を形成できることが報告されて
いる。
【００１０】しかし、シクロペンタジエニル白金化合物
系原料を水素を含む還元性雰囲気で分解し膜を形成する
ときには、白金膜の形成速度が膜形成時間及び基板表面
の状態に依存するために、膜厚を制御することが難しい
という問題がある。また、低温での分解が速いために、
膜を形成する反応槽のいたるところに白金膜が形成さ
れ、微細パターンを有する半導体基板上への形成におい
ては、異物の発生などの問題も懸念される。
【００１１】水素を含む還元性雰囲気でシクロペンタジ
エニル白金化合物原料を分解して膜を形成する方法につ
いては、例えば、ケミカル マテリアルズ、第４巻(199
2年)第162頁から第166頁 [Chem. Mater., vol.4(1992)
p.162-166]やジャーナル オブ アメリカン ケミカル
ソサエティ、第111巻(1989年)第8779頁から第8784頁
[J. Am. Chem. Soc., vol.111(1989)p.8779-8784] に報
告されている。
【００１２】シクロペンタジエニルトリメチル白金原料
をアルゴンガス雰囲気もしくはアルゴンと酸素の混合ガ
ス雰囲気で分解して、白金膜を形成する方法に関して
は、ジャーナル オブ バキュウム サイエンス テク
ノロジー、第A7巻(1989年)第2799頁から第2802頁 [J. V
ac. Sci. Technology, vol.A7(1989)p2799-2802]に報告
されている。
【００１３】しかし、原料分解にＲＦプラズマが必要で
あったり、アルゴン-酸素混合ガスの酸素濃度が10〜20
％と低いために金属光沢の白金膜が得られていないな
ど、半導体装置の電極応用としては好ましくない。
【００１４】
【発明が解決しようとする課題】上述したシクロペンタ
ジエニルトリメチル白金原料を用いるCVD法で、半導体
装置のキャパシタ電極として好適な薄膜を形成すること
ができない理由は、その原料の分解機構や薄膜の成長機
構が把握されていないことが第一原因である。
【００１５】CVD法における一般的な制御変数は、温
度、圧力、酸素分圧そして基板の種類などである。これ
らすべての条件について薄膜成長機構を理解すると同時
に、そのすべてを上位概念で拘束するようなCVD原料特
有の反応機構を把握することで、半導体装置の電極とし
て最適な薄膜電極を形成することが可能となる。
【００１６】具体的には、直径0.13マイクロメートル、
深さ1ミクロン程度の酸化シリコン層中に形成した深孔
の内側へ、厚さ10nmから30nmの極薄電極膜を均一に形成
することができるようになる。この深孔内側表面上への
均一な極薄電極膜形成の必要性を以下に詳しく説明す
る。
【００１７】図９は、半導体基板上に形成された従来の
深孔型キャパシタの断面模式図を示したものである。図
９(a)に示すように、先ず、例えばプラグ１及び例えばS
iO2からなるプラグ開口部層間絶縁膜２上に、膜厚1μm
(マイクロメートル)の例えばSiO2からなるキャパシタ部
層間絶縁膜３を堆積する。
【００１８】その後、周知のフォトリソグラフィー法と
ドライエッチング法を用いて、キャパシタ部層間絶縁膜
３を開口部が円筒形、楕円筒形あるいは矩形となるよう
にプラグ開口部層間絶縁膜２の表面まで穿孔する。その
後、膜厚25nmの下部Pt電極５(白金とPtは同義語として
用いる)をCVD法によって堆積すれば、立体構造をもつ下
部電極が形成できる。
【００１９】ただし、キャパシタ部層間絶縁膜３の上面
に堆積した下部電極５ａを除去し、隣り合うキャパシタ
間を電気的に分離する必要がある。このキャパシタ間分
離を行う方法として、先ず、物理的なスパッタリングエ
ッチングを用いて、層間絶縁膜３の上面に堆積したPt膜
５ａを除去する方法ついて考察する。
【００２０】この時、図９(b)に示すように層間絶縁膜
３の上面が優先的に除去されるものの、同時に、電極と
して利用するべき孔内面、特に開口部に近い上部内面や
孔底面中央部のPt電極５も同時にエッチングされる。結
果として、図９(b)に示すように電極５の厚さは不均一
になり、電極形状は最適化されない。
【００２１】エッチングすべき層間絶縁膜上面のPt膜５
ａの厚さが電極として用いる孔内部のPt膜の厚さと比較
して厚い時ほど、この問題は顕著になる。
【００２２】続いて、図９(c)に示すように、例えばBST
からなる酸化物誘電体６を化学的気相成長法により堆積
し、その後、例えばPtからなる上部電極７を化学的気相
成長法により堆積して深孔型キャパシタは完成する。
【００２３】しかし、孔内側壁部の高さ低減によるキャ
パシタ表面積の低下や、下部電極５の膜厚減少による電
極抵抗の増大といった問題が生じる。つまり、深孔内面
および上面に均一な厚さの下部電極５を形成できたとし
ても、スパッタエッチングによるキャパシタ間分離は最
善策ではない。
【００２４】あるいは、隣り合うキャパシタ間を電気的
に分離する方法として、化学機械研磨法を用いる場合を
考察する。図９(a)に示したように下部Pt電極５を形成
した後、層間絶縁膜３の上面に堆積したPt膜５ａを研磨
法によって除去するときには、均一な研磨および孔内部
の汚染防止のために、予め孔開口部内に別の材料を埋め
込む必要がある。もちろん、研磨後にこの埋設材を除去
し洗浄することが前提である。したがって、研磨法によ
るキャパシタ間分離は工程数の増大と洗浄などの手間を
付加するので、キャパシタ間分離法としてやはり得策で
ない。
【００２５】以上の問題点をまとめる。先ず、深孔型キ
ャパシタ用の極薄Pt電極を深孔内部に均一に形成するた
めには、用いるCVD原料特有の反応機構を把握した上
で、薄膜成長条件のすべてを最適化する必要がある。次
に、深孔に極薄Pt電極を首尾よく形成できたとしても、
キャパシタ間を電気的に分離する必要があるが、従来の
エッチングや研磨法は最適でない。
【００２６】したがって、この問題点を解決するため
に、詳細な薄膜成長機構を理解した上で新規なキャパシ
タ間分離法が望まれる。
【００２７】そこで本発明の目的は、上述した従来の問
題点を解消することにあり、第１の目的は、CVD法で形
成する極薄Pt膜をキャパシタ電極に用いて、高集積化に
好適な微細なメモリセルを有する半導体記憶装置を提供
することにある。特に、Pt薄膜の成長機構を上手く活用
して、キャパシタ間分離が容易な半導体記憶装置を提供
する。本発明の第２の目的は、そのような半導体装置の
製造方法を提供することにある。
【００２８】
【課題を解決するための手段】本発明者等は、上記課題
を解決すべく高誘電体キャパシタ用の白金電極を得るた
めに、種々実験検討したところ、以下に説明する有効な
知見を見出した。本発明はかかる知見に基づいてなされ
たものであり、先ず、上記第１の目的のうち、最も基本
となるCVD法によるPt薄膜の成長機構について説明し、
次にこの機構を用いるキャパシタの構造について説明す
る。そして、上記第2の目的である、CVD法で形成したPt
電極を持つキャパシタで構成される半導体記憶装置の製
造方法について説明する。
【００２９】先ず、図７を用いて、メチルシクロペンタ
ジエニルトリメチル白金を原料としてCVD法で形成され
るPt膜の成長機構を説明する。この図は、Pt膜の堆積速
度の温度依存、酸素比依存、種依存を示したものであ
る。
【００３０】すなわち、図７(a)は、膜形成速度と形成
温度の関係を示すアーレニウスプロット、酸素ガス量を
アルゴンガス量で除した値で定義される酸素比に対する
変化を示したもの、図７(b)は、膜厚の形成時間にとも
なう増大と、酸素ガス量をアルゴンガス量で除した値で
定義される酸素比依存、特に、遅い初期成長を示したも
の、そして図７(c)は、Pt種層上にSiO2上と比較して選
択的に膜が形成される比率を、膜形成温度に対してプロ
ットした図であり、酸素ガス量をアルゴンガス量で除し
た値で定義される酸素比による変化も示した。
【００３１】膜の形成方法およびその条件は下記のとお
りである。なお、CVD法を実施する成膜装置の構成は周
知のものであるので、ここでは図面を省略した。原料槽
と膜を形成する反応槽を配管で接続し、各槽を別々の恒
温槽内に設置し、原料の温度は融点直上の35℃、反応槽
の温度は40℃とした。液体原料中にアルゴンガスを導入
し、原料をバブリング法にて膜形成反応槽に搬送する。
【００３２】膜形成反応槽の直前で、原料分解ガスであ
る酸素ガスをバブリング搬送ガスと混合した。つまり、
原料はバブリング搬送アルゴンガスおよび原料分解酸素
ガスと共に反応槽内の半導体基板（以下、基板と略称）
表面上へ輸送される。マスフロー制御器を用いて、アル
ゴンガス供給速度を5〜20sccm、酸素ガス供給速度を0.5
〜55sccmの範囲で制御し、膜形成中の酸素比(O2／Ar)を
1／20、2／1、7／1に調節した。全圧は排気系の流量調
整バルブを用いて、5Torrに設定した。
【００３３】試料はSUS製の密着型ヒータに固定し、形
成温度を200〜450℃の間で変化させた。基板には熱酸化
被覆SiO2平坦基板、もしくはP−TEOS（テトラエトキシ
シランを原料にプラズマCVDで成膜したSiO2膜の略称）
上に形成した直径130nm、深さ1000nmの孔加工基板を用
いた。
【００３４】図７(a)に、膜形成速度をアーレニウスプ
ロット(縦軸は膜形成速度、横軸は1000K／Tつまり絶対
温度で表す形成温度の逆数の1000倍)し、その酸素比(O2
／Ar)依存を示す。全体的傾向として、酸素比(O2／Ar)
を1／20から2／1、7／1と増大させると膜形成速度は増
大する。酸素比(O2／Ar)が1／20と小さい時には、膜形
成速度はひとつの直線上を変化した。酸素比が最大の7
／1では、膜形成速度はおよそ280℃(1000K／T＝1.8)を
境にして、不連続に増大した。
【００３５】酸素比が中間的な2／1では、同様の不連続
に加えて、図７(b)に示すように膜厚の増大は時間に対
して折れ曲がりを示した。つまり、膜形成初期の10分間
では成長速度は非常に遅いが、これ以降で成長速度は急
激に増大した。
【００３６】図７(a)の酸素比が2／1では、初期の遅い
速度と後段の速い速度を区別してプロットしたので、成
長速度は２本の直線で表される。ここで重要なのは、酸
素比が2／1では、一旦形成された初期Pt層上では、膜形
成速度が増大するということである。さすれば、初期成
長をCVD法で行うことにこだわらず、スパッタリング法
であらかじめPt膜を形成し、この上にCVD法で膜を形成
しても、同様の形成速度の増大が期待される。これを図
７(c)に示した。
【００３７】縦軸は、CVD法で形成されるPt膜の厚さに
関し、スパッタ形成Pt膜上とSiO2膜上との膜厚の比であ
る。酸素比が2／1の時、初期成長において3倍以上の増
大効果が見られる。これは、予め形成したPt膜[以下，
これを種(たね)と呼ぶ]上では，膜形成速度の遅い初期
が消滅したためである。
【００３８】一方、図７(b)に示すように、酸素比が7／
1と高いときには、種がなくても、初期の遅い成長過程
は見られない。詳細には、種の効果はやはり温度に依存
して酸素比が7／1では、200℃の低い形成温度を除いて
種上での形成速度の増大は見られない。
【００３９】つまり、種の存在と高い酸素比は、(1)遅
い初期成長の消滅ゆえの成長速度の増大、という同等の
効果をもたらす。加えて、(2)種上では、低温、低酸素
圧力下ほど形成速度の増大が著しい、(3)高温では、形
成速度は酸素比、全圧および種に依存しない、(4)反応
の活性化エネルギは初期と後段成長および種に依存しな
い、という知見も得られた。
【００４０】以上の知見から、膜成長機構として、(1)
原料の分解は酸素の供給、つまり基板上での酸素分子の
吸着に律速される、(2)酸素吸着量はPt上で増大する、
つまり、(3)白金の自触媒作用による酸素吸着量の増大
が膜形成速度を決定する、と結論される。
【００４１】この機構にしたがって、原料分解に関与す
る酸素吸着量を減少させるような基板上では、逆に膜形
成が抑制されることを見出した。例えば、Ti、Ta、Wな
どは酸化され易い遷移金属であり、TiN、TaN、WNなどは
酸化され易い遷移金属窒化物であり、そしてTiO2、Ta2O
5、WO3、BSTなどは酸素に対して結合をつくる遷移金属
酸化物である。これらの上にCVD法でPt膜を形成させる
ときには、原料分解に必要な酸素が、遷移金属や窒化物
の酸化に優先的に消費されたり、酸化物に補足されたり
する結果、原料分解に利用し得る吸着酸素量が減少して
膜形成が抑制される。
【００４２】Pt種上の選択性と遷移金属(化合物を含む)
上の非選択性を、図８により説明する。横軸に膜形成の
経過時間、縦軸に形成される膜の膜厚を示す。すなわ
ち、この図８は、Pt上、SiO2上、および非選択性膜上の
膜形成時間に対する膜厚の変化を示したものであり、Ａ
はTiなどの非選択性膜上への非選択的形成条件、ＢはPt
上への選択的形成条件、をそれぞれ示す。この図から以
下のことが分かる。
【００４３】SiO2膜上に比べて、例えばTiなど非選択性
膜上では、初期の遅い成長速度の時間が長い。
【００４４】一方、Pt種上では、この初期の遅い成長速
度の時間がない。この時間差を利用してやれば、例えば
図中の時間Ａでは、SiO2膜上にはPt膜は形成されるがTi
膜上にはPt膜が形成されない非選択性をなすことができ
る。
【００４５】一方、図中の時間Ｂでは、SiO2膜上にはPt
膜は形成されないがPt種上にのみPt膜が形成される選択
性をなすことができる。
【００４６】以上をまとめると、酸素の吸着量が原料分
解の促進と抑制をもたらし、結果として膜成長に関して
選択性と非選択性をもたらす。具体的には、Pt上では酸
素吸着量が増大し選択性が生じ、Tiなどの上では逆に原
料分解に寄与する酸素の吸着量が減少して非選択性が生
じる。
【００４７】この基本的な機構をもとに、以下のキャパ
シタ構造を創出した。この構造は、第一に原料分解に必
要な酸素吸着量を下地構造によって制御し、第二にPt電
極膜の成長に関して下地選択性をもたらし、第三に下部
電極のキャパシタ間の電気的分離を容易にする、ことを
特徴とする。
【００４８】以下に、(1)非選択性膜を用いる薄膜Pt電
極、(2)極薄Pt膜を種として用いる薄膜Pt電極、(3)CVD
法で形成した種上に形成する薄膜Pt電極、(4)非選択性
膜の効果を増大させるための望ましい電極形成条件、
(5)Pt種層の効果を増大させるための望ましい電極形成
条件、(6)CVD法による均一な膜形成に関する望ましい条
件、の順に説明する。
【００４９】（１）先ず、非選択性膜をキャパシタ間分
離層として用いる薄膜Pt電極を説明する。具体的な工程
として、Pt電極を堆積させたくない層間絶縁膜上面の平
坦部に、予め例えばTiなどからなる非選択性膜を形成す
る。続いて、Ti膜上に開口部を設けて、孔を層間絶縁膜
中に形成すれば自己整合的に非選択性膜を加工できる。
【００５０】その後、図８で説明した非選択的条件A
（膜形成時間)でPt膜を20nm程度の膜厚で堆積すればよ
い。この工程によれば、Pt膜は層間絶縁膜に設けた孔の
側面及び底部にのみ堆積するため、従来技術では必要で
あった層間絶縁膜の上面の電極を除去する工程を省略で
きる。ただし、Ti膜自体は導電性であるので、Pt膜を堆
積後にTi膜を酸化して絶縁化する。
【００５１】また、非選択性膜として、遷移金属酸化物
を用いれば、絶縁化する工程を省略できる。さらに、非
選択性膜が酸化物誘電体層と同じ材料であれば、非選択
性膜の除去および絶縁化の工程を省略できるだけでな
く、層間絶縁膜と非選択性膜と酸化物誘電体膜が積層す
る領域での整合性が確保されるので、キャパシタの誘電
体特性が向上する。加えて、プロセスを構築するための
装置数を削減することができる。
【００５２】下部電極を堆積後に非選択性膜をドライエ
ッチングやウエットエッチングによって除去しても、キ
ャパシタ間の電気的な分離は実現できる。この構造で
は、キャパシタ部層間絶縁膜の上面部に非選択性膜は残
らない。これらの工程後、例えばBST膜からなる誘電体
と、例えばPt膜からなる上部電極を順に堆積すれば、所
望の立体構造のキャパシタが形成される。
【００５３】（２）次に、極薄Pt膜を種として用いる薄
膜Pt電極を説明する。この方法の利点は、種には電極ほ
どの均一性や連続性が要求されない点にある。Pt電極を
堆積させたい層間絶縁膜に形成した孔の側面と底面領域
に、予め薄いPt膜を形成しておけば、所望の領域にのみ
薄膜Pt電極を選択的に形成することができる。
【００５４】層間絶縁膜中に開口部を形成して孔を加工
しておき、例えばスパッタリング法でPt種膜を全面に形
成する。このようにスパッタリング法で孔の内面にPt膜
を形成することができるなら、CVD法など不要と思われ
るが、これは矛盾しない。なぜなら、種には、CVD法で
形成する電極に要求されるような平坦性、均一性および
被覆率のいずれも要求されないからである。
【００５５】例えば、厚さ１nm程度の不連続膜でも十分
に種として機能するので、スパッタリング法などの段差
被覆性に劣る成膜法を用いても、十分に種を形成するこ
とができる。
【００５６】種を形成した後、例えば化学的機械的研磨
法によって層間絶縁膜の上面に堆積したPt膜を除去す
る。この時、種は薄いので、短時間でこれを除去するこ
とができる。あるいは、孔内面の種が完全になくならな
いならば、スパッタエッチングによりこれを除去しても
良い。
【００５７】その後、図８の選択的条件B（膜形成時間)
を選んで20nm程度Pt膜を形成すれば、層間絶縁膜上には
Pt膜は形成されないので、キャパシタ間は電気的に絶縁
される。こうしてできた下部電極上に、例えばBST膜か
らなる誘電体と、例えばPt膜からなる上部電極を順に堆
積すれば、所望の薄膜Pt電極を有する立体構造キャパシ
タを形成できる。
【００５８】（３）次に、CVD法で形成した種上に形成
する薄膜Pt電極を説明する。この方法の利点は、種には
電極ほどの均一性や連続性が要求されない点にある。
【００５９】具体的には、層間絶縁膜に開口部を設けた
後、CVD法でPt膜の種を全面に堆積する。次に、化学的
機械的研磨法あるいは孔内の種がなくならない限りスパ
ッタエッチング法によって、層間絶縁膜の上面に堆積し
たPt膜を除去する。
【００６０】ここで、種のPt膜は真空中もしくは不活性
ガス雰囲気中で熱処理しても良い。これにより、種中の
酸素を脱離させ、より金属的な種を形成することができ
る。
【００６１】そして、CVD法により、Pt電極膜をこの種上
に図８の選択的条件B（膜形成時間)で堆積すればよい。
これ以降の詳細な手順は上記（２）で説明した、スパッ
タリング法で種層を形成する場合と同じである。
【００６２】（４）次に、非選択性膜の効果を増大させ
るための望ましいCVD電極形成条件について説明する。
ここでは、原料分解に必要な酸素吸着量が少なくなる低
い温度条件を選択して、膜形成を抑制する。
【００６３】非選択性膜上では酸素が優先的に消費され
る、あるいは酸素が下地と強く結合する。ここでは、こ
の現象を用いて、原料分解に寄与する吸着酸素量を実質
的に減少させることで、非選択性を生じさせる。この非
選択性膜上の酸素吸着量は、主として温度に支配され
る。結果として250℃以下の形成温度で非選択性が向上
することが分かった。
【００６４】また、酸素比に関しては、SiO2酸化膜上で
原料分解に必要な下限である2／1以上であることが望ま
しい。
【００６５】（５）次に、Pt種層の選択的効果を増大さ
せるための望ましいCVD電極形成条件について説明す
る。ここでは、種上へのCVD法によるPt膜形成の選択的
効果が、酸素比が高いときに失われる現象を利用する。
【００６６】白金種上では他の下地と比較して、自触媒
効果により酸素の吸着量が増大する効果を利用する。し
かし、この吸着量は、酸素比および形成温度がある値を
超えると自触媒効果よりも酸素分圧と温度による飽和現
象に支配されるので、選択性が失われる。
【００６７】酸素比は7／1を下回り、かつ有機白金化合
物原料の分解に必要な下限の１／20を超えることが望ま
しいと分かった。形成温度に関しても、Ptの自触媒効果
が薄れる350℃を上回ることは望ましくなく、原料分解
温度の下限の200℃以上が望ましいと分かった。
【００６８】（６）最後に、CVD法による均一な膜形成
に関する望ましい条件について述べる。薄膜電極の厚さ
を10〜30nmに制御するためには、膜厚が時間に対して正
しく比例して増大することが重要である。種上に膜を形
成するときには、膜厚は時間に対して比例するので、膜
厚を正しく制御することができる。
【００６９】しかし、種を用いないときには温度と酸素
比の条件に依存して、図7(b)で説明したように、遅い初
期成長と速い後段成長が出現するので、極薄膜の制御が
困難である。すでに説明したように酸素比が2／1では、
原料分解に必要な吸着酸素量が不足するので膜厚の制御
がむずかしい。酸素比を例えば7／1にすると吸着酸素量
が増大する結果、膜厚は時間に対して正しく比例する。
したがって、種を用いずに膜厚を制御できる条件とし
て、酸素比は2／1を上回ることが望ましい。
【００７０】極薄膜電極の平坦性は膜厚と形成温度に依
存する。これは種の有無に依存しない。CVD法で形成す
るPt膜は、厚さが30nmを超えると凹凸が大きくなる。あ
るいは深孔に形成するときには、孔の外側上面よりも孔
内部の方が原料分解に必要な酸素量が不足する。
【００７１】その結果、膜形成の時間とともに、孔の外
側上面に優先的に膜が形成され、孔内部には膜が成長し
なくなる。この孔外側上面と孔内部が均一な膜厚で成長
する限界もやはり、30nmである。形成温度については、
350℃以上では膜を構成する粒が大きくなり、平坦性が
失われる。したがって、極薄電極に最適な平坦な膜を得
るためには、膜厚は30nm以下、形成温度は350℃未満で
あることが望ましい。
【００７２】図７における膜厚と温度および酸素比の関
係、膜厚と形成時間の関係、種効果と温度の関係など
は、種々の影響を受ける。例えば、膜形成温度は、試料
の加熱方法、温度の測定方法などの違いによって、一義
的に決定できないのは一般的である。酸素比は、装置内
のガスの流れ方、試料とガスの流れとの位置関係に左右
される。
【００７３】さらに、上記の説明では酸素比を反応性酸
素ガスとアルゴン搬送ガスの比で定義したが、アルゴン
ガスの代わりに窒素ガスを用いても、何ら違いは生じな
かった。また、反応性ガスは100％酸素ガスでなくて
も、アルゴンや窒素との混合ガスでも差はなかった。こ
の場合には、ガスの総量において酸素比を定義すればよ
い。
【００７４】また、上記の説明に用いたメチルシクロペ
ンタジエニルトリメチル白金以外にも、シクロペンタジ
エニルトリメチル白金やエチルシクロペンタジエニルト
リメチル白金でも、図７の相関関係に多少の差異は生じ
るものの、本質的には同様の選択性の効果が得られた。
【００７５】さらに、Pt原料をテトラヒドロフランなど
のエーテル溶媒に希釈して搬送する手段を用いれば、原
料をそのまま固体昇華やバブリング気化して搬送する方
法と比較して、相関曲線は高温、高酸素比側へシフトし
た。さらに、同じ溶媒希釈法でも、溶媒の違いもまた相
関曲線を移動させた。しかし、本質的には同様の選択性
の効果が得られた。
【００７６】つまり、いずれの場合でも、適当な形成条
件を選択すれば、CVD法によって、Pt膜を、Tiなどの非
選択性膜と、シリコン酸化膜と、Pt種層の間で選択的に
成長させることができるという本質は変わらない。つま
り、本発明はすべてに対して適用され、同様にキャパシ
タ構造を実現することができる。
【００７７】
【発明の実施の形態】以下、図面にしたがって本発明の
実施例を具体的に説明するが、ここでは、半導体記憶装
置を構成するトランジスタとして、ＭＯＳ形トランジス
タを代表して説明する。本発明は、その他周知のトラン
ジスタ一般に同様に適用できることは言うまでもない。
【００７８】
【実施例】〈実施例１〉この例は、非選択性膜を用いて
白金膜を深孔の内面に選択的に堆積し、下部白金電極を
形成する工程について説明するものである。以下、図１
の断面工程図にしたがって順次説明する。
【００７９】先ず始めに、予めシリコン基板に周知の方
法でＭＯＳ形トランジスタが形成され、さらにこの基板
表面にソース電極もしくはドレイン電極に接続されたプ
ラグ１及びSiO2からなるプラグ部層間絶縁膜２を有する
基板を準備する。
【００８０】図１(a)に示すように、この基板上に膜厚1
000nmのSiO2からなるキャパシタ部層間絶縁膜３をモノ
シランガスを原料とするプラズマCVD法によって堆積し
た。
【００８１】続いて、膜厚20nmのTiからなる非選択性膜
４をDCスパッタリング法によって堆積した。Ti膜のスパ
ッタ条件は、純度99.99％のTiターゲットを用い、基板
温度は300℃、入射電力は12kW、圧力は1mTorrである。
【００８２】その後、周知のフォトリソグラフィー法に
よってレジストを塗布して現像し、それをマスクとして
非選択性膜４をキャパシタ部層間絶縁膜３の表面までド
ライエッチング法によって加工した。なお、非選択性膜
４の加工形状は、開口部が楕円筒形になるようにした。
【００８３】次に、レジスト除去後、非選択性膜４をマ
スクとしてキャパシタ部層間絶縁膜３をプラグ１の表面
までドライエッチング法によって加工した。この方法に
より、下部Pt電極膜を堆積させたくないキャパシタ部層
間絶縁膜３の上面に、自己整合的に非選択性膜４を形成
できた。
【００８４】その後、図１(b)に示すように、膜厚25nm
の下部Pt電極５を化学的気相成長法によって堆積した。
下部Pt電極５は、有機金属錯体CH3C2H4Pt(CH3)3(メチル
シクロペンタジエニルトリメチル白金)を(C2H4)2O(テト
ラヒドロフラン)に0.1mol／lの濃度で溶解した溶液を液
体搬送するCVD技術を用いて形成した。
【００８５】酸素ガスと窒素ガスを７対１の割合で混合
し、基板と対面するシャワーヘッド内でこのガスを液体
原料と混合して基板に吹きつけた。形成温度は250℃、
圧力は5Torrである。この条件下では白金は、Ti膜４上
には非選択的となり形成されず、開口部孔内に限り選択
的に形成される。
【００８６】すなわち、開口部の底面（プラグ１上とプ
ラグ部層間絶縁膜２上）と孔内側面（キャパシタ部層間
絶縁膜３の上）には堆積するが、キャパシタ部層間絶縁
膜の上面（非選択性膜４上）には堆積しない。
【００８７】ただし、非選択性膜４として形成したTi膜
は、導電性であるので、CVD法でPt膜を形成中にTiの一
部が酸化されるものの、本来の目的であるキャパシタ間
の電気的な分離は完全でない。
【００８８】そこで、図１(c)に示すように下部電極５
のPt膜を形成後に、酸素気流中で400℃、1分間の熱処理
を行い、TiをTiO2に酸化して絶縁化した。このような意
図的な酸化熱処理を行わなくても、この後の工程となる
誘電体膜の形成中および結晶化熱処理時にTi膜の酸化は
進行し、やはり絶縁化した。これらの工程により、キャ
パシタ部層間絶縁膜の上面部のみにTiO2からなる分離層
８が形成できた。
【００８９】その後、図１(d)に示すように、BST酸化物
誘電体膜６とPt上部電極７を化学的気相成長法によって
順次形成し、キャパシタを完成させた。
【００９０】BST膜６の形成には、Ba原料としてBa(DPM)
2[Ba｛(CH3)3CCOCH2COC(CH3)3｝3：バリウムジピバロイ
ルメタン]、Sr原料としてSr(DPM)2[Sr｛(CH3)3CCOCH2CO
C(CH3)3｝3：ストロンチウムジピバロイルメタン]、Ti
原料としてTi(OC3H7)4(トリイソプロポキシドチタニウ
ム)を、それぞれテトラヒドロフラン溶媒に溶解した液
体を用いた。
【００９１】これら各溶液を液体搬送し、条件は、堆積
温度が390℃、圧力が3Torrである。BST膜形成後に、BST
膜の結晶化を促進させるために、酸素気流中で650℃、3
0秒間熱処理した。
【００９２】上部Pt電極７は、下部電極５よりも高い酸
素／窒素比(8／1)と形成温度(300℃)で、圧力は5Torrで
形成した。
【００９３】本実施例を用いれば、下部Pt電極５を形成
した後に、隣接するキャパシタ間の電気的分離が自己整
合的に、また、簡便に達成される。
【００９４】非選択性膜４の材料は、上記のTi膜に限ら
ない。例えば、Ti、W、Taなどの遷移金属やそれらの窒
化物でも同様の効果が得られた。これらの材料を使用す
る場合にも、上記実施例と同様に、キャパシタ間の絶縁
を完全にするために酸化絶縁化処理することが望まし
い。
【００９５】また、非選択性膜４としては、Ti、W、Ta
の酸化物を用いても同等の効果が見られた。この場合に
は絶縁化処理を省略した。
【００９６】酸化物誘電体膜６の材料として、上記のBS
T（チタン酸バリウムストロンチウム）の他に、五酸化
タンタル、チタン酸ジルコン酸鉛、ビスマス系層状強誘
電体を用いても本発明の効果は変わらなかった。
【００９７】また、白金膜を形成するCVD法の原料は、
上記のCH3(C5H4)Pt(CH3)3(メチルシクロペンタジエニル
トリメチル白金)に限らず、(C5H5)Pt(CH3)3(シクロペン
タジエニルトリメチル白金)やC2H5(C5H4)Pt(CH3)3(エチ
ルシクロペンタジエニルトリメチル白金などの、Ptの有
機化合物原料を用いても、同様の効果が得られた。
【００９８】また、上記白金膜の原料を、エーテル化合
物溶媒に希釈して液体搬送CVD法で膜形成する以外に
も、固体昇華法や液体バブリング法により原料を搬送し
て膜を形成しても、同様の効果が得られた。
【００９９】下部Pt電極５の形成条件は、上記のものに
限らず、SiO2膜３上には膜が形成されるが非選択性膜４
上には形成されない条件であれば、上記と同様の効果が
得られた。具体的には、酸素対窒素ガス比は2／1以上、
形成温度は250℃以下、厚さは30nm以下であることが必
要である。
【０１００】上部電極７に関しては、五酸化タンタルを
誘電体膜として用いるときには、窒化チタニウムを用い
ても同様の効果が得られた。
【０１０１】〈実施例２〉この例は、非選択性膜に酸化
物誘電体膜と同じ酸化物を用いて、白金膜を深孔の内面
に選択的に堆積し、下部白金電極を形成する工程につい
て説明するものである。以下、図２の断面工程図にした
がって順次説明する。
【０１０２】半導体基板には実施例１と同様に、予めシ
リコン基板に周知の方法でＭＯＳ形トランジスタが形成
され、さらにこの基板表面にソース電極もしくはドレイ
ン電極に接続されたプラグ１及びSiO2からなるプラグ部
層間絶縁膜２を有する基板を準備する。
【０１０３】図２(a)に示すように、先ず、プラグ１及
びSiO2からなるプラグ部層間絶縁膜２の上に、膜厚1000
nmのSiO2からなるキャパシタ部層間絶縁膜３を、モノシ
ランガスを原料とするプラズマCVD法によって堆積し
た。
【０１０４】続いて、膜厚20nmのTa2O5からなる非選択
性かつ分離膜９を、前駆体としてペンタエトキシタンタ
ル[Ta(OC2H5)5]を用いるCVD法で、0.5TorrのN2／O2混合
ガス中(圧力比N2／O2＝2／1)、基板温度480℃、膜厚15n
mの条件で形成した。
【０１０５】その後、周知のフォトリソグラフィー法に
よってレジストを塗布して現像し、それをマスクとして
非選択性かつ分離膜９を貫通し、さらにキャパシタ部層
間絶縁膜３をプラグ１の表面までドライエッチング法に
よって加工した。
【０１０６】なお、孔の加工形状は、開口部が楕円筒形
になるようにした。この方法により、下部Pt電極膜５を
堆積させたくないキャパシタ部層間絶縁膜３の上面に、
自己整合的に非選択性かつ分離膜９を加工できた。
【０１０７】その後、図２(b)に示すように、膜厚25nm
の下部Pt電極５を化学的気相成長法によって堆積した。
下部Pt電極５は、有機金属錯体CH3C2H4Pt(CH3)3(メチル
シクロペンタジエニルトリメチル白金)を(C2H4)2O(テト
ラヒドロフラン)に0.1mol／lの濃度で溶解した溶液を液
体搬送するCVD技術を用いて形成した。
【０１０８】酸素ガスと窒素ガスを７対１の割合で混合
し、基板と対面するシャワーヘッド内でこのガスを液体
原料と混合して基板に吹きつけた。形成温度は250℃、
圧力は5Torrである。この条件下では白金膜５は、Ta2O5
膜９上には非選択的となり形成されず、開口部孔内に限
り選択的に形成される。
【０１０９】すなわち、図示のように、開口部の底面
（プラグ１上とプラグ部層間絶縁膜２上）と孔内側面
（キャパシタ部層間絶縁膜３の上）にはPt膜は堆積する
が、キャパシタ部層間絶縁膜の上面（非選択性かつ分離
膜９上）にはPt膜は堆積しない。
【０１１０】その後、図２(c)に示すように、Ta2O5酸化
物誘電体膜６とPt上部電極７を化学的気相成長法によっ
て順次形成し、キャパシタを完成させた。
【０１１１】酸化物誘電体膜６となるTa2O5膜は、前駆
体としてペンタエトキシタンタル[Ta(OC2H5)5]を用いる
CVD法で、0.5TorrのN2／O2混合ガス中(圧力比N2／O2＝2
／1)、基板温度480℃、膜厚10nmの条件で形成した。Ta2
O5膜の結晶化を促進させるために、窒素気流中650℃で
５分間、酸素気流中で600℃で5分間熱処理した。上部Pt
電極７は、下部電極５よりも高い酸素／窒素比(8／1)と
形成温度(300℃)で、圧力は5Torrで形成した。
【０１１２】本実施例を用いれば、下部Pt電極５を形成
した後に、キャパシタ間の電気的分離が自己整合的に、
また、簡便に達成される。
【０１１３】非選択性膜９の材料としては、上記Ta2O5
の他に、チタン酸バリウムストロンチウムを用いても本
発明の効果は変わらなかった。この時は、酸化物誘電体
膜６も同じチタン酸バリウムストロンチウムとした。
【０１１４】また、白金膜を形成するCVD法の原料は、
上記のCH3(C5H4)Pt(CH3)3(メチルシクロペンタジエニル
トリメチル白金)に限らず、(C5H5)Pt(CH3)3(シクロペン
タジエニルトリメチル白金)やC2H5(C5H4)Pt(CH3)3(エチ
ルシクロペンタジエニルトリメチル白金などの、Ptの有
機化合物原料を用いても、同様の効果が得られる。
【０１１５】また、上記の原料をエーテル化合物溶媒に
希釈して液体搬送CVD法で膜形成する以外にも、固体昇
華法や液体バブリング法により原料を搬送して膜を形成
しても、同様の効果が得られる。
【０１１６】下部Pt電極５の形成条件は、上記のものに
限らず、SiO2膜上には膜が形成されるが非選択性膜９上
には形成されない条件であれば、上記と同様の効果が得
られた。具体的には、酸素対窒素ガス比は2／1以上、形
成温度は250℃以下、厚さは30nm以下であることが必要
である。
【０１１７】上部電極７に関しては、五酸化タンタルを
誘電体膜として用いるときには、窒化チタニウムを用い
ても同様の効果が得られた。
【０１１８】〈実施例３〉この例は実施例１と同様に、
非選択性膜を用いてPt膜を選択的に堆積し、深孔内に下
部Pt電極を形成する工程であるが、酸化物誘電体を形成
する前に非選択性膜を除去する点が異なる。以下、図３
の断面工程図にしたがって順次説明する。
【０１１９】半導体基板には実施例１と同様に、予めシ
リコン基板に周知の方法でＭＯＳ形トランジスタが形成
され、さらにこの基板表面にソース電極もしくはドレイ
ン電極に接続されたプラグ１及びSiO2からなるプラグ部
層間絶縁膜２を有する基板を準備する。
【０１２０】図３(a)に示すように、先ず、プラグ１及
びSiO2からなるプラグ部層間絶縁膜２上に、膜厚1000nm
のSiO2からなるキャパシタ部層間絶縁膜３をモノシラン
ガスを原料とするプラズマCVD法によって堆積した。続
いて、膜厚15nmのTiN膜からなる非選択性膜４をDC反応
性スパッタリング法によって堆積した。
【０１２１】TiN膜４のスパッタ条件は、純度99.99％の
Tiターゲットを用い、基板温度は300℃、入射電力は12k
W、Ar／N2流量比は1／7、圧力は1mTorrである。その
後、周知のフォトリソグラフィー法によってレジストを
塗布、現像し、それをマスクとして非酸化性膜４をキャ
パシタ部層間絶縁膜３の表面までドライエッチング法に
よって加工した。
【０１２２】なお、非選択性膜４の加工形状は、開口部
が楕円筒形になるようにした。次に、レジスト除去後、
非選択性膜４をマスクとしてキャパシタ部層間絶縁膜３
をプラグ１の表面までドライエッチング法によって加工
した。この方法により，下部電極のPt膜を堆積させたく
ないキャパシタ部層間絶縁膜３の上面に，自己整合的に
非選択性膜を形成できる。
【０１２３】その後、図３(b)に示すように、膜厚25nm
のPt下部電極５をCVD法によって堆積した。下部Pt電極
５は、有機金属錯体CH3C2H4Pt(CH3)3(メチルシクロペン
タジエニルトリメチル白金)を(C2H4)2O(テトラヒドロフ
ラン)に0.1mol／lの濃度で溶解した溶液を液体搬送する
CVD技術を用いて形成した。酸素ガスと窒素ガスを７対
１の割合で混合し、基板と対面するシャワーヘッド内で
このガスを液体原料と混合して基板に吹きつけた。形成
温度は250℃、圧力は5Torrである。
【０１２４】この条件下では白金膜５は、TiN膜４上に
は非選択的となり形成されず、開口部孔内に限り選択的
に形成される。
【０１２５】すなわち、図示のように、開口部の底面
（プラグ１上とプラグ部層間絶縁膜２上）と孔内側面
（キャパシタ部層間絶縁膜３の上）にはPt膜は堆積する
が、キャパシタ部層間絶縁膜の上面（非選択性かつ分離
膜９上）にはPt膜は堆積しない。
【０１２６】ただし、TiN膜４は導電性であるため、本
来の目的であるキャパシタ間の電気的な分離は実現でき
ていない。そこで、図３(c)に示すように、下部Pt電極
５を堆積後に、TiN膜４を除去した。TiN膜４がエッチン
グされるCl2ガス雰囲気中では、Pt膜５はエッチングさ
れない。
【０１２７】その後、図３(d)に示すように、BST膜から
なる酸化物誘電体６とPt膜からなる上部電極７を化学的
気相成長法によって順次堆積し、キャパシタを完成させ
た。
【０１２８】BST膜６の形成には、Ba原料としてBa(DPM)
2[Ba｛(CH3)3CCOCH2COC(CH3)3｝3：バリウムジピバロイ
ルメタン]、Sr原料としてSr(DPM)2[Sr｛(CH3)3CCOCH2CO
C(CH3)3｝3：ストロンチウムジピバロイルメタン]、Ti
原料としてTi(OC3H7)4(トリイソプロポキシドチタニウ
ム)をそれぞれテトラヒドロフラン溶媒に溶解した液体
を用いた。
【０１２９】これら各溶液を液体搬送し、条件は、堆積
温度が390℃、圧力が3Torrである。BST膜６の形成後
に、BST膜６の結晶化を促進させるために、酸素気流中
で650℃、30秒間熱処理した。上部Pt電極７は、下部電
極５よりも高い酸素／窒素比(8／1)と温度(300℃)で、
圧力は5Torrで形成した。
【０１３０】非選択性膜４の材料は、上記のTiN膜に限
らない。その他、例えば、Ti、W、Taなどの遷移金属や
それらの窒化物でも同様の効果が得られた。また、非選
択性膜４としては、Ti、W、Taの酸化物を用いても同等
の効果が見られた。
【０１３１】酸化物誘電体膜６の材料として、上記のチ
タン酸バリウムストロンチウムの他に、五酸化タンタ
ル、チタン酸ジルコン酸鉛、ビスマス系層状強誘電体を
用いても本発明の効果は変わらなかった。
【０１３２】また、白金膜を形成するCVD法の原料は、
上記のCH3(C5H4)Pt(CH3)3(メチルシクロペンタジエニル
トリメチル白金)に限らず、(C5H5)Pt(CH3)3(シクロペン
タジエニルトリメチル白金)やC2H5(C5H4)Pt(CH3)3(エチ
ルシクロペンタジエニルトリメチル白金などの、Ptの有
機化合物原料を用いても、同様の効果が得られた。
【０１３３】また、上記の原料をエーテル化合物溶媒に
希釈して液体搬送CVD法で膜形成する以外にも、固体昇
華法や液体バブリング法により原料を搬送して膜を形成
しても、同様の効果が得られた。
【０１３４】下部Pt電極５の形成条件は、上記のものに
限らず、SiO2膜上には膜が形成されるが非選択性膜４上
には形成されない条件であれば、上記と同様の効果が得
られた。具体的には、酸素対窒素ガス比は2／1を上回
り、形成温度は250℃以下、厚さは30nm以下であること
が必要である。
【０１３５】酸化物誘電体膜６の材料は、上記のチタン
酸バリウムストロンチウムに限らず、タンタル酸化物、
チタン酸ジルコン酸鉛、ビスマス系層状強誘電体を用い
ても、同等の効果が得られた。
【０１３６】上部電極７に関しては、五酸化タンタルを
誘電体膜６として用いるときには、Pt電極の変わりに窒
化チタニウムを用いても同様の効果が得られた。
【０１３７】〈実施例４〉この例は、スパッタ法で形成
した種上に化学的気相成長法によりPt膜を選択的に堆積
し、深孔の内側に下部Pt電極を形成する工程を示すもの
である。以下、図４の断面工程図にしたがって順次説明
する。
【０１３８】半導体基板には実施例１と同様に、予めシ
リコン基板に周知の方法でＭＯＳ形トランジスタが形成
され、さらにこの基板表面にソース電極もしくはドレイ
ン電極に接続されたプラグ１及びSiO2からなるプラグ部
層間絶縁膜２を有する基板を準備する。
【０１３９】図４(a)に示すように、先ず、プラグ１及
びSiO2からなるプラグ部層間絶縁膜２上に、膜厚1000nm
のSiO2からなるキャパシタ部層間絶縁膜３をモノシラン
ガスを原料とするプラズマCVD法によって堆積した。そ
の後、周知のフォトリソグラフィー法によってレジスト
を塗布、現像し、それをマスクとしてキャパシタ部層間
絶縁膜３をプラグ１の表面までドライエッチング法によ
って加工した。加工形状は、開口部が楕円筒形になるよ
うにした。
【０１４０】レジスト除去後、膜厚20nm相当のPt種層１
０をスパッタリング法により形成した。Pt膜のスパッタ
条件は、純度99.99％のPtターゲットを用い、基板温度
は300℃、入射電力は1kW、圧力は1mTorrである。スパッ
タ法は段差被覆性が劣るため、膜厚の分布を強調して描
くと、図示の通り深孔の内側が薄い形状となる。実際
は、孔内側で１から２nm、キャパシタ部層間絶縁３上で
20nmの厚さであった。
【０１４１】次に、図４(b)に示すように、スパッタエ
ッチングによって、キャパシタ部層間絶縁膜３の上面に
形成されているPt膜を除去した。この時、孔内側開口部
付近も同時にエッチングされるが、種層は不均一でもか
まわないので問題はない。この方法により、CVD法によ
ってPt膜を選択的に堆積したいキャパシタ部層間絶縁膜
３の側面および底面部に種となるPt膜１０を形成するこ
とができた。
【０１４２】また、スパッタエッチング以外にも、化学
的機械的研磨法によって、キャパシタ部層間絶縁膜３上
のPt膜１０を除去することができた。この時、研磨時に
深孔内側にパーティクルが落ちるのを防ぐために予めレ
ジストを埋め込み、研磨後にエッチングしてこれを除去
した。
【０１４３】続いて、図４(c)に示すように、CVD法によ
り下部Pt電極１１を堆積した。下部Pt電極１１は、有機
金属錯体CH3C2H4Pt(CH3)3(メチルシクロペンタジエニル
トリメチル白金)を(C2H4)2O(テトラヒドロフラン)に0.1
mol／lの濃度で溶解した溶液を液体搬送するCVD技術を
用いて形成した。
【０１４４】酸素ガスと窒素ガスを3対１の割合で混合
し、基板と対面するシャワーヘッド内でこのガスを液体
原料と混合して基板に吹きつけた。形成温度は250℃、
圧力は5Torrである。
【０１４５】この条件下ではPt膜１１は種１０上に選択
的に形成されるため、図示のように、開口部の底面と孔
内側面にはPt膜１１が堆積するが、キャパシタ部層間絶
縁膜３の上面にはPt膜は堆積しない。ここで、後熱処理
によって下部Pt電極を窒素雰囲気中で600℃、1分間熱処
理し、種層中の酸素を脱離させた。この工程は必ずしも
必要ではない。
【０１４６】その後、図４(ｄ)に示すように、Ta2O5酸
化物誘電体膜６とPt上部電極７を化学的気相成長法によ
って順次形成し、キャパシタを完成させた。
【０１４７】Ta2O5膜６は、前駆体としてペンタエトキ
シタンタル[Ta(OC2H5)5]を用いるCVD法で、0.5TorrのN2
／O2混合ガス中(圧力比N2／O2＝2／1)、基板温度480
℃、膜厚10nmの条件で形成した。Ta2O5膜の結晶化を促
進させるために、窒素気流中650℃で５分間、酸素気流
中600℃で5分間熱処理した。
【０１４８】上部Pt電極７は、下部Pt電極１１よりも高
い酸素／窒素比(8／1)と形成温度(300℃)、圧力は5Torr
で形成した。本実施例を用いれば、深孔の内側に選択的
に下部Pt電極１１を形成することができた。
【０１４９】また、Pt膜を形成するCVD法の原料は、上
記のCH3(C5H4)Pt(CH3)3(メチルシクロペンタジエニルト
リメチル白金)に限らず，(C5H5)Pt(CH3)3(シクロペンタ
ジエニルトリメチル白金)やC2H5(C5H4)Pt(CH3)3(エチル
シクロペンタジエニルトリメチル白金などの、Ptの有機
化合物原料を用いても、同様の効果が得られた。
【０１５０】また、上記の原料をエーテル化合物溶媒に
希釈して液体搬送CVD法で膜形成する以外にも、固体昇
華法や液体バブリング法により原料を搬送して膜を形成
しても、同様の効果が得られた。
【０１５１】下部Pt電極１１の形成条件は、上記のもの
に限らず、種１０上には膜が形成されるがSiO2上には形
成されない条件であれば、上記と同様の効果が得られ
た。具体的には、酸素対窒素ガス比は1／20を上回り、
かつ7／1未満、形成温度は200℃を上回り、かつ350℃未
満、厚さは30nm以下であることが必要であった。
【０１５２】酸化物誘電体膜６の材料は、上記の五酸化
タンタルに限らず、チタン酸バリウムストロンチウム、
チタン酸ジルコン酸鉛、ビスマス系層状強誘電体を用い
ることができる。
【０１５３】上部電極７に関しては、五酸化タンタルを
誘電体膜として用いるときには、Pt電極の代わりに窒化
チタニウムを用いても同様の効果が得られた。
【０１５４】〈実施例５〉この例は、2段階のCVD法で、
つまりCVD法で形成したPt種上に、CVD法によりPt膜を選
択的に堆積し、深孔の内側に下部Pt電極を形成する工程
を示すものである。以下、図４の断面工程図にしたがっ
て順次説明する。
【０１５５】半導体基板には実施例１と同様に、予めシ
リコン基板に周知の方法でＭＯＳ形トランジスタが形成
され、さらにこの基板表面にソース電極もしくはドレイ
ン電極に接続されたプラグ１及びSiO2からなるプラグ部
層間絶縁膜２を有する基板を準備する。
【０１５６】図５(a)に示すように、先ず、Ptからなる
プラグ１及びSiO2からなるプラグ部層間絶縁膜２上に、
膜厚1000nmのSiO2からなるキャパシタ部層間絶縁膜３を
モノシランガスを原料とするプラズマCVD法によって堆
積した。その後、周知のフォトリソグラフィー法によっ
てレジストを塗布、現像し、それをマスクとしてキャパ
シタ部層間絶縁膜３をプラグ１の表面までドライエッチ
ング法によって加工した。加工形状は、開口部が楕円筒
形になるようにした。
【０１５７】レジスト除去後、膜厚2nm相当のPt種層１
２を形成した。このPt種層１２の形成は、有機金属錯体
CH3C2H4Pt(CH3)3(メチルシクロペンタジエニルトリメチ
ル白金)の液体を窒素ガスでバブリング搬送するCVD技術
を用いて形成した。酸素ガスと窒素ガスの比を７対１と
し、基板と対面するシャワーヘッド内で酸素ガスをバブ
リング搬送された原料と混合して基板に吹きつけた。形
成温度は250℃、圧力は5Torrである。この条件では、図
５(a)に示すように、Pt膜はいわゆるコンフォーマル形
成が可能である。
【０１５８】次に、図５(b)に示すように、スパッタエ
ッチングによって、キャパシタ部層間絶縁膜３の上面に
形成されているPt膜１２を除去した。この時、孔内側開
口部付近も一部エッチングされるが、種層１２は不均一
でもかまわないので問題はない。
【０１５９】この方法により、CVD法によって下部電極
１１となるPt膜を選択的に堆積したいキャパシタ部層間
絶縁膜３の側面および底面部に種となるPt１２膜を形成
することができた。また、キャパシタ部層間絶縁膜３の
上面に形成されているPt膜１２を除去するに際して、上
記スパッタエッチング以外にも化学的機械的研磨法によ
って、キャパシタ部層間絶縁膜３上のPt膜を除去した。
この時、研磨時に深孔内側にパーティクルが落ちるのを
防ぐために予めレジストを埋め込み、研磨後にエッチン
グしてこれを除去した。
【０１６０】続いて、図５(c)に示すように、CVD法によ
り下部Pt電極１１を堆積した。下部Pt電極１１は、有機
金属錯体CH3C2H4Pt(CH3)3(メチルシクロペンタジエニル
トリメチル白金)を(C2H4)2O(テトラヒドロフラン)に0.1
mol／lの濃度で溶解した溶液を液体搬送するCVD技術を
用いて形成した。酸素ガスと窒素ガスを3対１の割合で
混合し、基板と対面するシャワーヘッド内でこのガスを
液体原料と混合して基板に吹きつけた。形成温度は250
℃、圧力は5Torrである。
【０１６１】この条件下ではPt膜１１は、種１２上に選
択的に形成されるため、図５(c)に示すように、開口部
の底面と孔内側面にはPt膜が堆積するが、キャパシタ部
層間絶縁膜の上面にはPt膜は堆積しない。ここで、後熱
処理によって下部Pt電極を窒素雰囲気中で600℃、1分間
熱処理し、種層中の酸素を脱離させた。この工程は必ず
しも必要ではない。
【０１６２】その後、Ta2O5酸化物誘電体膜６とPt上部
電極７とを化学的気相成長法によって順次形成し、キャ
パシタを完成させた。
【０１６３】Ta2O5膜７は、前駆体としてペンタエトキ
シタンタル[Ta(OC2H5)5]を用いるCVD法で、0.5TorrのN2
／O2混合ガス中(圧力比N2／O2＝2／1)、基板温度480
℃、膜厚10nmの条件で形成した。Ta2O5膜の結晶化を促
進させるために、窒素気流中650℃で５分間、酸素気流
中600℃で5分間熱処理した。
【０１６４】上部Pt電極７は、下部電極１１よりも高い
酸素／窒素比(8／1)と形成温度(300℃)で、圧力は5Torr
で形成した。この実施例を用いれば、深孔の内側に選択
的に下部Pt電極７を形成することができた。
【０１６５】また、Pt膜を形成するCVD法の原料は、上
記のCH3(C5H4)Pt(CH3)3(メチルシクロペンタジエニルト
リメチル白金)に限らず、(C5H5)Pt(CH3)3(シクロペンタ
ジエニルトリメチル白金)やC2H5(C5H4)Pt(CH3)3(エチル
シクロペンタジエニルトリメチル白金などの、Ptの有機
化合物原料を用いても、同様の効果が得られた。また、
上記の原料をエーテル化合物溶媒に希釈して液体搬送CV
D法で膜形成する以外にも、固体昇華法や液体バブリン
グ法により原料を搬送して膜を形成しても、同様の効果
が得られた。
【０１６６】下部Pt電極１１の形成条件は、上記のもの
に限らず、種１２上には膜が形成されるがSiO2上には形
成されない条件であれば、上記と同様の効果が得られ
た。具体的には、酸素対窒素ガス比は1／20を上回り、
かつ7／1未満、形成温度は200℃を上回り、かつ350℃未
満、厚さは30nm以下であることが必要であった。
【０１６７】酸化物誘電体膜６の材料は、上記の五酸化
タンタルに限らず、チタン酸バリウムストロンチウム、
チタン酸ジルコン酸鉛、ビスマス系層状強誘電体を用い
ることができる。
【０１６８】上部電極７に関しては、五酸化タンタルを
誘電体膜６として用いるときには、Pt膜の代わりに窒化
チタニウムを用いても同様の効果が得られた。
【０１６９】〈実施例６〉この例は、実施例２で説明し
た、非酸化性、かつ分離膜のTa2O5膜９が形成されてい
ない領域に下部電極のPt膜を選択的に堆積させることに
よって隣接するキャパシタ間の電気的な分離を行う工程
を用いて容量記憶素子を作製したものである。以下、図
６の断面図を用いて説明する。
【０１７０】半導体基板には下記の方法で、予めシリコ
ン基板にＭＯＳ形トランジスタを形成し、さらにこの基
板表面にソース電極もしくはドレイン電極に接続された
プラグ２３及びSiO2からなるプラグ部層間絶縁膜２４を
形成して、キャパシタ作成用の基板を準備した。
【０１７１】すなわち、Si基板１３に、熱酸化による素
子分離１４とイオン打ち込みによる拡散層１５を形成
し、その上にpoly-SiとWSi2の積層からなるワード線１
６と１７を形成した。その後、Si3N4からなるバリア層
１９上にpoly-SiとWSi2の積層からなるビット線２０と
２１を形成した。
【０１７２】また、SiO2からなるプラグ部層間絶縁膜２
４間に、poly-Siからなるプラグ１８と、TiNからなるプ
ラグ２２と、Ptからなるプラグ２３を形成した。この積
層プラグにより、トランジスタの拡散層１５とキャパシ
タの下部電極２７を電気的に接続する。
【０１７３】その後、実施例２で説明した工程を用い
て、SiO2からなるキャパシタ部層間絶縁膜２５、Ta2O5
からなる非選択性、かつ分離層２６、Ptからなる下部電
極２７、Ta2O5からなる容量絶縁膜２８、Ptからなる上
部電極２９を順次形成した。
【０１７４】キャパシタの上部にSiO2からなる配線部層
間絶縁膜３０と、Wからなる第二の配線層３１を形成し
た。この容量記憶素子のメモリ動作を確認したところ、
所望の特性が得られることが確認された。
【０１７５】ここでは、実施例２で説明した、誘電体膜
と同じ材料で構成される非選択性、かつ分離膜が形成さ
れていない領域に化学的気相成長法によって下部白金電
極２７を選択的に堆積させることによってキャパシタ間
の電気的な分離を行う工程を用いて容量記憶素子を作製
した。
【０１７６】本実施例では、これに限らず、実施例１で
説明した、非選択性膜を形成後、酸化処理して絶縁化す
ることによって、キャパシタ間を電気的に分離する容量
記憶素子を作製しても、所望のメモリ動作の特性が得ら
れた。
【０１７７】また、実施例３で説明した、非選択性膜を
形成後に非選択性膜を除去することにより、キャパシタ
間を電気的に分離する容量記憶素子を作製しても、所望
のメモリ動作の特性が得られた。
【０１７８】また、実施例４で説明した、スパッタ法で
形成したPt種上に化学的気相成長法によりPt膜を選択的
に堆積して、深孔の内側に下部電極を形成する工程を用
いて容量記憶素子を作製しても、所望のメモリ動作の特
性が得られた。
【０１７９】また、実施例５で説明した、2段階のCVD法
で、つまりCVD法で形成したPt種上にCVD法によりPt膜を
選択的に堆積し、深孔の内側に下部Pt電極を形成する工
程を用いて容量記憶素子を作製しても、所望のメモリ動
作の特性が得られた。
【０１８０】
【発明の効果】以上詳述したように、本発明によれば、
Ptを下部電極として用いるキャパシタにおいて、自己整
合的にキャパシタ間の電気的な分離が可能となる。これ
により、スパッタエッチングや化学的機械的研磨法によ
る除去工程を省略することができる。あるいは、除去工
程を行う場合でも、下部電極への損傷を回避することが
できる。さらに、上部電極を作成する際も、形成温度を
低温化できるので、キャパシタ特性の劣化を抑制するこ
とができる。つまり、半導体容量素子の微細化による高
集積化、工程簡略化および高信頼化による歩留まりの向
上、工程数削減もしくは簡素化による低コスト化等を実
現することができる。
【図面の簡単な説明】
【図１】本発明の実施例１を説明する工程の縦断面図で
ある。
【図２】本発明の実施例２を説明する工程の縦断面図で
ある。
【図３】本発明の実施例３を説明する工程の縦断面図で
ある。
【図４】本発明の実施例４を説明する工程の縦断面図で
ある。
【図５】本発明の実施例５を説明する工程の縦断面図で
ある。
【図６】本発明の実施例６を説明する工程の縦断面図で
ある。
【図７】本発明の原理を説明するもので、Pt膜の堆積速
度の温度依存、酸素比依存、種依存を示す図である。
【図８】本発明の原理を説明するもので、Pt上、SiO
2上、および非選択性膜上の膜形成時間に対する膜厚の
変化を示す図である。
【図９】従来方法の一例を説明する工程の縦断面図であ
る。
【符号の説明】
１…プラグ、 ２…プラグ部層間絶縁膜、 ３…キャパシタ部層間絶縁膜、 ４…非選択性膜、 ５…下部白金電極、 ５ａ…キャパシタ部層間絶縁膜３の上面の下部白金電
極、 ６…酸化物誘電体、 ７…上部電極、 ８…分離層、 ９…非選択性かつ分離膜、 １０…スパッタリング法による白金種層、 １１…化学的気相成長法による下部白金電極、 １２…化学的気相成長法による白金種層、 １３…基板(Si)、 １４…素子分離(SiO2)、 １５…拡散層、 １６…ワード線(poly-Si)、 １７…ワード線(WSi2)、 １８…プラグ(poly-Si)、 １９…バリア層(Si3N4)、 ２０…ビット線(poly-Si)、 ２１…ビット線(WSi2)、 ２２…プラグ(TiN)、 ２３…プラグ(Pt)、 ２４…プラグ部層間絶縁膜(SiO2)、 ２５…キャパシタ部層間絶縁膜(SiO2)、 ２６…分離層(TiO2)、 ２７…下部電極(Pt)、 ２８…誘電体(BST)、 ２９…上部電極(Pt)、 ３０…配線部層間絶縁膜（SiO2）、 ３１…第二の配線層（W）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 生田目 俊秀 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 嶋本 泰洋 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F058 BA11 BC20 BD01 BD05 BD06 BD18 BF02 BF22 BF27 BF29 BF62 BJ01 5F083 AD31 AD48 AD49 JA06 JA14 JA15 JA17 JA35 JA38 JA39 JA40 JA53 MA06 MA17 PR07 PR12 PR21 PR22 PR33 PR40

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】基板と、基板上に配置されたＭＯＳトラン
    ジスタと、ＭＯＳトランジスタのソース領域またはドレ
    イン領域と電気的に接続されたプラグと、プラグ上に設
    けられた層間絶縁膜と、層間絶縁膜の上に設けられた非
    選択性膜と、非選択性膜を貫通して層間絶縁膜内に設け
    られた凹型の孔と、凹型の孔の内側側面及び底面上に形
    成され、かつプラグと電気的に接続された下部電極と、
    下部電極上及び非選択性膜上に渡って設けられた酸化物
    誘電体膜と、酸化物誘電体膜上に設けられた上部電極と
    を有すると共に、前記下部電極と前記上部電極と前記酸
    化物誘電体とで酸化物誘電体キャパシタを構成し、前記
    下部電極は前記層間絶縁膜内に設けられた凹型の孔内に
    制限されて、化学的気相成長法により選択的に形成され
    た白金電極であり、前記白金電極は前記非選択性膜上に
    は形成されないことを特徴とする半導体記憶装置。
  2. 【請求項２】基板と、基板上に配置されたＭＯＳトラン
    ジスタと、ＭＯＳトランジスタのソース領域またはドレ
    イン領域と電気的に接続されたプラグと、プラグ上に設
    けられた層間絶縁膜と、層間絶縁膜内に設けられた凹型
    の孔と、凹型の孔の内側側面及び底面上に形成され、か
    つプラグと電気的に接続された下部電極と、下部電極上
    に設けられた酸化物誘電体膜と、酸化物誘電体膜上に設
    けられた上部電極とを有すると共に、前記下部電極と前
    記上部電極と前記酸化物誘電体とで酸化物誘電体キャパ
    シタを構成し、前記下部電極は、前記層間絶縁膜内に設
    けられた凹型の孔内に制限されて形成された第１段階目
    の白金種層と、前記白金種層上に化学的気相成長法によ
    り選択的に堆積して形成された第２段階目の白金層とか
    らなる白金電極であることを特徴とする半導体記憶装
    置。
  3. 【請求項３】半導体基板上に形成された層間絶縁膜上に
    非選択性膜を形成する工程と、非選択性膜を貫通して層
    間絶縁膜内に凹型の孔を設ける工程と、有機白金化合物
    を原料として用いる化学的気相成長法により凹型の孔の
    内側側面及び底面上に選択的に下部白金電極を形成する
    工程と、下部電極上及び上記非選択性膜上に渡って酸化
    物誘電体膜を形成する工程と、酸化物誘電体膜上に上部
    電極を形成する工程とを有し、前記下部電極と前記上部
    電極と前記酸化物誘電体とで酸化物誘電体キャパシタを
    形成することを特徴とする半導体記憶装置の製造方法。
  4. 【請求項４】半導体基板上に形成されたシリコン酸化膜
    内に凹型の孔を設ける工程と、スパッタ法により第１の
    白金膜を全面に形成する工程と、凹型の孔の内側側面及
    び底面を除く領域から第１の白金膜を選択的に除去する
    工程と、凹型の孔内に残された第１の白金膜上に有機白
    金化合物を原料として用いる化学的気相成長法により選
    択的に第２の白金膜を堆積して下部電極を形成する工程
    と、下部電極上に酸化物誘電体膜を形成する工程と、酸
    化物誘電体膜上に上部電極を形成する工程を有し、これ
    によって前記下部電極と前記上部電極と前記酸化物誘電
    体とで酸化物誘電体キャパシタを形成することを特徴と
    する半導体記憶装置の製造方法。
  5. 【請求項５】半導体基板上に形成されたシリコン酸化膜
    内に凹型の孔を設ける工程と、有機白金化合物を原料と
    して用いる化学的気相成長法により第１の白金膜を全面
    に形成する工程と、凹型の孔の内側側面及び底面を除く
    領域から第１の白金膜を除去する工程と、凹型の孔内に
    残された第１の白金膜上に有機白金化合物を原料として
    用いる化学的気相成長法により選択的に第２の白金膜を
    堆積して下部電極を形成する工程と、下部電極上に酸化
    物誘電体膜を形成する工程と、酸化物誘電体膜上に上部
    電極を形成する工程を有し、これによって前記下部電極
    と前記上部電極と前記酸化物誘電体とで酸化物誘電体キ
    ャパシタを形成することを特徴とする半導体記憶装置の
    製造方法。
JP2000054390A 2000-02-25 2000-02-25 半導体記憶装置およびその製造方法 Pending JP2001244434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000054390A JP2001244434A (ja) 2000-02-25 2000-02-25 半導体記憶装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000054390A JP2001244434A (ja) 2000-02-25 2000-02-25 半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001244434A true JP2001244434A (ja) 2001-09-07

Family

ID=18575651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000054390A Pending JP2001244434A (ja) 2000-02-25 2000-02-25 半導体記憶装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001244434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043440A (ja) * 2000-06-30 2002-02-08 Hynix Semiconductor Inc 半導体メモリおよびその製造方法
KR100911864B1 (ko) * 2002-12-30 2009-08-11 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043440A (ja) * 2000-06-30 2002-02-08 Hynix Semiconductor Inc 半導体メモリおよびその製造方法
KR100911864B1 (ko) * 2002-12-30 2009-08-11 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
JP3976462B2 (ja) 半導体装置の製造方法
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
KR100655139B1 (ko) 캐패시터 제조 방법
US7259058B2 (en) Fabricating method of semiconductor integrated circuits
JP4064695B2 (ja) 半導体装置の製造方法
JP2002285333A (ja) 半導体装置の製造方法
JPH09289296A (ja) 強誘電体キャパシタ及びその製造方法
JP2001237400A (ja) 半導体素子のキャパシタ製造方法
GB2362032A (en) Method for fabricating capacitors of a semiconductor device
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US20020048878A1 (en) Method of manufacturing capacitor in semiconductor devices
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
JP3598068B2 (ja) 半導体装置の製造方法
JP2001244434A (ja) 半導体記憶装置およびその製造方法
JPH09199445A (ja) 半導体装置の製造方法
JP4781571B2 (ja) 半導体装置の製造方法
KR100353540B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
KR100520447B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2000150826A (ja) 半導体集積回路装置の製造方法
JP2002033462A (ja) 半導体装置の製造方法
KR20060038615A (ko) 캐패시터 및 그 제조 방법
KR100628377B1 (ko) 캐패시터 제조 방법
JP2003086536A (ja) 半導体装置の製造方法
JP2002033461A (ja) 半導体装置およびその製造方法