KR100911864B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100911864B1 KR100911864B1 KR1020020086412A KR20020086412A KR100911864B1 KR 100911864 B1 KR100911864 B1 KR 100911864B1 KR 1020020086412 A KR1020020086412 A KR 1020020086412A KR 20020086412 A KR20020086412 A KR 20020086412A KR 100911864 B1 KR100911864 B1 KR 100911864B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- hard mask
- photoresist pattern
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- -1 tungsten nitride Chemical class 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 27
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 수직방향의 치수가 큰 고집적 소자에서 캐패시터 형성을 위한 산화막 식각시 포토레지스트 패턴의 변형을 방지하면서 충분한 식각 마진을 확보하여 캐패시터 형성을 용이하게 할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명은 소정의 공정이 완료된 반도체 기판 상에 산화막을 형성하는 단계; 산화막 상부에 하드 마스크용 제 1 및 제 2 물질막을 순차적으로 형성하는 단계; 제 2 물질막 상에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 이용하여 제 2 물질막을 식각하여 상부 하드마스크를 형성하는 단계; 포토레지스트 패턴을 제거하는 단계; 상부 하드마스크를 이용하여 제 1 물질막을 식각하여 하부 하드마스크를 형성하여 이중막의 하드 마스크를 형성하는 단계; 하드 마스크를 이용하여 기판의 일부가 노출되도록 산화막을 식각하는 단계를 포함하고, 제 1 물질막은 폴리실리콘막으로 이루어지고, 제 2 물질막은 폴리실리콘막과의 식각선택비가 우수하면서 비교적 낮은 바이어스 전력하에서 식각이 가능한 금속막 또는 산화막으로 이루어진 반도체 소자의 제조방법에 의해 달성될 수 있다.
포토레지스트, 하드마스크, 식각, 폴리실리콘막, 산화막, 금속막
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조시 캐패시터용 홀 형성공정을 순차적으로 나타낸 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 질화막
12 : 캐패시터 산화막 13 : 제 1 물질막
14 : 제 2 물질막 15 : 포토레지스트 패턴
13A : 하부 하드마스크 14A : 상부 하드마스크
16 : 캐패시터용 홀 100 : 하드마스크
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 수직방향의 치수가 큰 고집적 소자에서의 산화막 식각을 용이하게 할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따른 소자의 크기 감소로 인하여 평행한 방향으로는 디바이스의 축소가 가속화되는 반면 수직방향으로는 기하 급수적으로 증가되고 있다. 이에 따라, 예컨대 0.16㎛ 이하 기술의 캐패시터 형성시 식각 마스크로서 포토레지스트 패턴을 이용하여 희생막인 캐패시터 산화막을 식각하기가 어렵기 때문에, 식각 마스크로서 포토레지스트 패턴 이외에 폴리실리콘막의 하드마스크를 포토레지스트 패턴 하부에 추가적으로 적용하고 있다.
그러나, 0.115㎚ 이하 기술의 초고집적 소자의 경우에는 포토레지스트 패턴/하드마스크의 적층막을 이용하더라도 높은 캐패시터 산화막을 식각 하기가 용이하지 못하다. 특히, 0.1㎛ 이하급 소자의 경우에는 포토레지스트 패턴의 두께가 더욱더 낮아져 포토레지스트 패턴으로 하드마스크만을 식각 하기도 어렵고, 더욱더 좁아진 선폭으로 인하여 식각시 포토레지스트 패턴의 변형이 야기되어 최종 식각 프로파일이 홈(striation) 내지는 변형된 형태를 갖게 된다. 이에 따라, 캐패시터 산화막에 대한 식각 마스크로서의 역할을 충분히 수행하지 못하고 식각시 캐패시터 산화막 상부의 붕괴를 야기시켜, 결국 소자 패일을 유발하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 수직방향의 치수가 큰 고집적 소자에서 캐패시터 형성을 위한 산화막 식각시 포토레지스트 패턴의 변형을 방지하면서 충분한 식각 마진을 확보하여 캐패시터 형성을 용이하게 할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 소정의 공정이 완료된 반도체 기판 상에 산화막을 형성하는 단계; 산화막 상부에 하드 마스크용 제 1 및 제 2 물질막을 순차적으로 형성하는 단계; 제 2 물질막 상에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 이용하여 제 2 물질막을 식각하여 상부 하드마스크를 형성하는 단계; 포토레지스트 패턴을 제거하는 단계; 상부 하드마스크를 이용하여 제 1 물질막을 식각하여 하부 하드마스크를 형성하여 이중막의 하드 마스크를 형성하는 단계; 하드 마스크를 이용하여 기판의 일부가 노출되도록 산화막을 식각하는 단계를 포함하고, 제 1 물질막은 폴리실리콘막으로 이루어지고, 제 2 물질막은 폴리실리콘막과의 식각선택비가 우수하면서 비교적 낮은 바이어스 전력하에서 식각이 가능한 막으로 이루어진 반도체 소자의 제조방법에 의해 달성될 수 있다.
바람직하게, 제 2 물질막은 금속막 또는 산화막으로 이루어지고, 제 2 물질막의 식각은 500W 이하의 바이어스전력과 60℃ 이하의 캐소드온도 하에서 수행하며, 금속막은 텅스텐막, 텅스텐질화막, 텅스텐실리사이드막, 티타늄막, 및 티타늄질화막 중 선택되는 하나의 막이다.
또한, 제 1 물질막의 식각은 주식각개스로서 HBr, Cl2, 또는 CxFy 및 SF6 등의 플로린 계열의 개스를 이용하여 수행하는데, 이때 주식각개스에 O2 개스를 더 첨가할 수도 있다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 소정의 공정이 완료된 반도체 기판 상에 산화막을 형성하는 단계; 산화막 상부에 비교적 낮은 바이어스 전력하에서 식각이 가능한 금속막을 형성하는 단계; 금속막 상부에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 이용하여 금속막을 식각하여 하드마스크를 형성하는 단계; 포토레지스트 패턴을 제거하는 단계; 하드마스크를 이용하여 기판의 일부가 노출되도록 산화막을 식각하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.
바람직하게, 금속막의 식각은 500W 이하의 바이어스전력과 60℃ 이하의 캐소드온도 하에서 수행하고, 금속막은 텅스텐막, 텅스텐질화막, 텅스텐실리사이드막, 티타늄막, 및 티타늄질화막 중 선택되는 하나의 막으로 형성한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조시 캐패시터용 홀 형성공정을 순차적으로 나타낸 단면도이다.
도 1a를 참조하면, 트랜지스터, 비트라인 및 스토리지노드 콘택 등의 소정의 공정이 완료된 반도체 기판(10) 상에 질화막(11)과 캐패시터 산화막(12)을 순차적으로 형성한다. 여기서, 질화막(11)은 후속 캐패시터 산화막(12) 제거시 식각배리어로서 작용한다. 그 다음, 캐패시터 산화막(12) 상부에 하부 하드마스크용 제 1 물질막(13)과 상부 하드마스크용 제 2 물질막(14)을 순차적으로 형성한다. 여기 서, 제 1 물질막(13)은 폴리실리콘막으로 형성하고, 제 2 물질막(14)은 폴리실리콘막과의 식각선택비가 우수하면서 낮은 바이어스 전력하에서 식각이 가능한 금속막 또는 산화막으로 형성한다. 바람직하게, 금속막으로서는 텅스텐막(W), 텅스텐질화막(WN), 텅스텐실리사이드막(WSix), 티타늄막(Ti) 및 티타늄질화막(TiN) 중 선택되는 하나의 막을 이용한다. 또한, 제 1 물질막(13)은 제 2 물질막(14)의 두께를 고려하여 바람직하게, 1000 내지 1000Å 범위 내에서 그 두께를 조절하여 형성하고, 제 2 물질막(14)은 이후 형성되는 포토레지스트막의 두께를 감안하여 식각시 포토레지스트 패턴의 변형이 일어나지 않는 두께 범위, 바람직하게 100 내지 5000Å 범위 내에서 그 두께를 조절하여 형성한다. 그 후, 제 2 물질막(14) 상부에 포토레지스트막을 도포하고 노광 및 현상하여 제 1 물질막(14)을 일부 노출시키는 포토레지스트 패턴(15)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(15)을 식각 마스크로하여 제 2 물질막(14)을 식각하여 상부 하드마스크(14A)를 형성한다. 바람직하게, 식각은 500W 이하의 비교적 낮은 바이어스전력(bias power)과 60℃ 이하의 비교적 낮은 캐소드온도(cathode temperature) 하에서 수행한다. 이때, 제 2 물질막(14)을 포토레지스막 두께에 따라 그 두께를 조절하여 형성하였을 뿐만 아니라 낮은 바이어스 전력 하에서 식각이 이루어지기 때문에 충분한 식각마진이 확보되어 포토레지스트 패턴(15)의 변형없이 제 2 물질막(14)을 용이하게 식각할 수 있게 된다.
도 1c를 참조하면, 상부 하드마스크(14A)를 식각 마스크로하여 제 1 물질막(13)인 폴리실리콘막을 캐패시터 산화막(12)이 일부 노출되도록 식각하여 하 부 하드마스크(13A)를 형성함으로써, 상부 및 하부 하드마스크(14A, 13A)의 이중막으로 이루어진 하드마스크(100)를 형성한다. 바람직하게, 식각은 주식각개스로서 HBr 또는 Cl2 개스를 이용하여 수행하거나 CxFy 및 SF6 등 플로린(fluorine) 계열의 개스를 이용하여 수행한다. 이때, 상부 하드마스크(14A)와 제 1 물질막(13)인 폴리실리콘막과의 우수한 식각선택비에 따른 충분한 식각마진에 의해 상부 하드마스크(14A)의 변형없이 제 1 물질막(13)을 용이하게 식각할 수 있게 된다. 또한, 주식각개스에 O2 개스를 더 첨가하여 식각을 수행하면 상부 하드마스크(14A)의 산화성에 의해 폴리실리콘막과의 식각선택비를 더욱더 높일 수 있다.
도 1d를 참조하면, 하드마스크(100)를 식각 마스크로하여 노출된 캐패시터 산화막(12)을 식각하여 질화막(11)을 노출시킨 후, 상부 하드마스크(14A)를 제거한다. 그 다음, 도 1e에 도시된 바와 같이, 하부 하드마스크(13A)를 이용하여 노출된 질화막(11)을 식각하여 기판(10)을 일부 노출시키는 캐패시터용 홀(16)을 형성한 후, 하부 하드마스크(13A)도 제거한다.
상기 실시예에 의하면, 폴리실리콘막 상부에 폴리실리콘막과의 식각선택비가 우수한 상부 하드 마스크를 적용하여 이중막의 하드 마스크를 적용함에 따라, 포토레지스트 패턴의 변형을 방지할 수 있을 뿐만 아니라 캐패시터 산화막의 식각시 충분한 식각마진을 확보할 수 있게 됨으로써, 캐패시터 산화막 붕괴로 인한 소자 패일을 효과적으로 방지할 수 있다.
한편, 상기 실시예에서는 캐패시터 산화막 식각에 대해서만 한정하여 설명하 였지만, 수직방향 치수가 상대적으로 큰 콘택홀 식각 공정이나 기타 미세 패턴 형성을 위한 식각 공정 등에도 용이하게 적용하여 실시할 수 있다.
또한, 상부 하드마스크를 금속막으로 형성하는 경우에는 폴리실리콘막의 하부 하드마스크를 배제하여도 포토레지스트 패턴의 변형을 방지하면서 캐패시터 산화막 식각시 충분한 식각 마진을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 캐패시터 산화막 식각시 포토레지스트 패턴의 변형을 방지하여 충분한 식각 마진을 확보함으로써 고집적화에 따른 캐패시터 형성이 용이해진다.
Claims (10)
- 삭제
- 기판 상에 산화막을 형성하는 단계;상기 산화막 상부에 하드 마스크용 제 1 및 제 2 물질막을 순차적으로 형성하는 단계;상기 제 2 물질막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이용하여 상기 제 2 물질막을 식각하여 상부 하드마스크를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 상부 하드마스크를 이용하여 상기 제 1 물질막을 식각하여 하부 하드 마스크를 형성함으로써 이중막의 하드 마스크를 형성하는 단계; 및상기 하드 마스크를 이용하여 상기 기판의 일부가 노출되도록 상기 산화막을 식각하는 단계를 포함하고,상기 제 1 물질막은 폴리실리콘막, 상기 제 2 물질막은 상기 폴리실리콘막과의 식각선택비가 우수하면서 비교적 낮은 바이어스 전력하에서 식각이 가능한 금속막으로 이루어진 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 제 2 물질막의 식각은 500W 이하의 바이어스전력과 60℃ 이하의 캐소드온도 하에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 금속막은 텅스텐막, 텅스텐질화막, 텅스텐실리사이드막, 티타늄막, 및 티타늄질화막 중 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 제 1 물질막의 식각은 주식각개스로서 HBr, Cl2, CxFy 및 SF6 의 그룹으로부터 선택된 어느 한 개스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 식각시 주식각개스에 O2 개스를 더 첨가하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 제 1 물질막은 1000 내지 1000Å 의 두께로 형성하고, 상기 제 2 물질막은 100 내지 5000Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086412A KR100911864B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086412A KR100911864B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059907A KR20040059907A (ko) | 2004-07-06 |
| KR100911864B1 true KR100911864B1 (ko) | 2009-08-11 |
Family
ID=37351864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086412A KR100911864B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100911864B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10319805B2 (en) | 2016-10-18 | 2019-06-11 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953020B1 (ko) * | 2008-05-14 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010065901A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 반도체 소자의 전하저장전극 형성 방법 |
| JP2001244434A (ja) * | 2000-02-25 | 2001-09-07 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR20020046466A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 커패시터 형성방법 |
-
2002
- 2002-12-30 KR KR1020020086412A patent/KR100911864B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010065901A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 반도체 소자의 전하저장전극 형성 방법 |
| JP2001244434A (ja) * | 2000-02-25 | 2001-09-07 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR20020046466A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 커패시터 형성방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10319805B2 (en) | 2016-10-18 | 2019-06-11 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
| US10720491B2 (en) | 2016-10-18 | 2020-07-21 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059907A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480610B1 (ko) | 실리콘 산화막을 이용한 미세 패턴 형성방법 | |
| US20080303141A1 (en) | Method for etching a substrate and a device formed using the method | |
| JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US20090117742A1 (en) | Method for fabricating fine pattern in semiconductor device | |
| KR100458360B1 (ko) | 고체디바이스에서높은에스팩트의콘택홀에칭방법 | |
| KR100911864B1 (ko) | 반도체 소자의 제조방법 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100866123B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR20050001104A (ko) | 반도체소자 제조 방법 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| US20050287802A1 (en) | Method for forming metal line in semiconductor memory device having word line strapping structure | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100832027B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는반도체소자의 패턴 형성방법 | |
| KR100265842B1 (ko) | 반도체 소자 제조 방법 | |
| KR100603509B1 (ko) | 반도체 장치의 제조방법 | |
| KR100519506B1 (ko) | 반도체 소자의 ｍｉｓ 커패시터 형성 방법 | |
| KR100439771B1 (ko) | 반도체 소자의 하드마스크 손실 방지 방법 | |
| KR100990936B1 (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR100642920B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100923763B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR20010056779A (ko) | 금속을 이용한 반도체 소자의 퓨즈 형성 방법 | |
| KR20080060344A (ko) | 반도체 소자의 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |