KR20020046466A - 반도체소자의 커패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 커패시터 제조방법에 있어서, 기판상에 배리어막을 형성하는 단계와; 상기 배리어막상에 식각방지막을 형성하는 단계; 상기 식각방지막 상부에 커패시터 산화막을 형성하는 단계; 상기 커패시터 산화막 상부에 실리콘 하드마스크를 형성하는 단계; 상기 하드마스크 상부에 반사방지막을 형성하는 단계; 사진식각공정을 통해 소정의 커패시터 형상을 따라 상기 커패시터산화막과 그 하부의 식각방지막을 선택적으로 제거하는 단계; 상기 하드마스크를 배리어로 이용하여 상기 배리어막을 식각하는 단계; 커패시터 스토리지노드용 실리콘을 증착하는 상기 결과물 전면에 증착하는 단계; 상기 결과물 전면에 리필산화막을 형성하는 단계; 상기 커패시터산화막 상부의 하드마스크가 500Å이하의 두께로 잔류하도록 상기 리필산화막을 전면식각한 다음 상기 스토리지노드와 하드마스크를 일정두께 이하로 전면식각하는 단계; 및 상기 남아 있는 하드마스크를 화학적 기계적 연마하여 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체소자의 커패시터 형성방법{Method for fabricating capacitor of semiconductor device}

본 발명은 반도체소자의 커패시터 형성방법에 관한 것으로, 특히 폴리실리콘 하드마스크의 전면식각을 이용하여 커패시터산화막의 상부와 측벽의 손실로 인한 불균일한 커패시터용량 문제를 해결할 수 있는 커패시터 형성방법을 제공하는데 목적이 있다.

종래의 일반적인 폴리실리콘 하드마스크를 이용한 커패시터 형성방법은 도1에 나타낸 바와 같이 먼저, 기판상의 비트라인 절연막(1)의 소정영역에 커패시터 폴리실리콘 플러그(2)를 형성하고, 이위에 커패시터 산화막 식각시 상기 플러그의 손실을 방지하기 위해 배리어 질화막(3)을 증착한 후, 이위에 커패시터가 원통형일 경우 요구되는 커패시터 산화막 제거공정시 과도한 손실을 방지하기 위한 막으로 HDP산화막(4)을 형성한다. 그리고 커패시터 산화막으로서 상대적으로 식각속도가 빠르면서 저온에서 증착되는 PSG막(5)을 증착하고(산화막 식각 및 후속 세정공정에서 과도한 손실을 방지하거나 스토리지노드(또는 하부 전극)의 변형을 억제하기 위해 PE-TEOS를 증착하기도 함), 산화막에 대한 식각선택비가 큰 폴리실리콘(6)을 하드마스크로서 상기 PSG막(5)위에 증착한다. 이어서 CD(Critical Demension) 마진을 향상시키기 위해 반사방지막(7)으로 산화질화막(oxynitride) 또는 실리콘이 풍부하게 함유된(Si-rich) 질화막을 증착한다.

다음에 도2에 나타낸 바와 같이 커패시터 형성을 위한 마스킹 및 식각공정을진행하여 상기 커패시터 산화막인 PSG막(5)을 식각하면(9) 상기 반사방지막은 모두 손실되는 반면, 폴리실리콘 하드마스크는 잔류(8)하게 된다.

이어서 도3에 나타낸 바와 같이 상기 폴리실리콘 하드마스크를 제거하고, 커패시터 폴리실리콘 플러그(2)와 커패시터 하부 전극을 연결시키기 위해 배리어 질화막을 식각한다. 이때, 질화막을 먼저 식각한 후에 폴리실리콘 하드마스크를 제거하면 커패시터 폴리실리콘 플러그(2)이 손상된다. 그러나 상기와 같이 폴리실리콘 하드마스크를 먼저 제거하고 질화막(3)을 식각하면 폴리실리콘 하드마스크 하부의 커패시터 산화막(5)의 상부와 측벽이 크게 손상(10)되어 도3에 나타낸 바와 같이 커패시터산화막(5)의 높이가 초기값의 2/3로 감소하게 되는데, 이와 같은 커패시터 산화막높이의 감소는 결국 커패시터의 높이 감소로 이어지며, 이후 하부전극/절연체/상부전극으로 이루어진 커패시터(11)(도4 참조)의 용량을 소자가 요구하는 값의 2/3로 감소시켜 소자 특성을 나쁘게 한다.

상기와 같은 폴리실리콘 하드마스크 제거로 인한 커패시터산화막의 손실 문제를 해결하기 위해 도5에 나타낸 바와 같이 커패시터산화막(5) 식각후, 폴리실리콘 하드마스크(8)를 제거하지 않고 이를 배리어로 하여 질화막을 식각한 다음, 커패시터 스토리지노드(하부전극)용 폴리실리콘(12)을 증착하고 리필 산화막(13)(스토리지노드의 변형방지를 위함)을 증착한다.

도6에 나타낸 바와 같이 이어서 산화막용 슬러리를 이용하여 커패시터산화막 상부의 폴리실리콘 하드마스크와 스토리지노드 폴리실리콘을 화학적 기계적 연마하면 셀지역(14)과 주변회로지역(15)의 연마대상막의 밀도차이로 인해 셀중심부지역의 폴리실리콘 하드마스크와 스토리지노드 폴리실리콘의 연마속도가 주변회로에 인접한 커패시터(도6의 참조부호16)에 비해 매우 빨라 상대적으로 커패시터 산화막 손실이 매우 크며(도6의 참조부호17), 이로 인해 불균일한 두께의 스토리지노드가 잔류하게 되어 소자가 요구하는 커패시터 용량을 확보할 수 없게 된다. 또한, 적절한 커패시터용량 확보를 위해서는 커패시터산화막의 두께를 증가시켜야 하는데, 이는 소모재 사용량의 증가를 초래하며, 또한 근본적인 다이내믹 커패시터용량 차이 문제를 해결할 수 없기 때문에 소자특성이 나빠지는 결과를 가져오게 된다.

본 발명은 상기 문제점을 해결하기 위한 것으로써, 커패시터산화막의 상부와 측벽의 손실로 인한 불균일한 커패시터용량 문제를 해결할 수 있는 폴리실리콘 전면식각에 의한 커패시터 형성방법을 제공하는데 목적이 있다.

도1 내지 도4는 종래 기술에 의한 원통형 커패시터 형성방법을 나타낸 공정순서도.

도5 및 도6은 도1 내지 도4의 종래기술의 문제점을 해결하기 위한 다른 종래 기술에 따른 커패시터 형성방법을 나타낸 공정순서도.

도7 내지 도10은 본 발명에 의한 반도체소자의 커패시터 형성방법을 나타낸 공정순서도.

* 도면의 주요부분에 대한 부호의 설명

1 : 비트라인 절연막 2 : 커패시터 플러그

3 : 배리어 질화막 4 : 식각방지막

5 : 커패시터산화막 6 : 하드마스크

7 : 반사방지막 12 : 스토리지노드\

13 : 리필산화막

상기 목적을 달성하기 위한 본 발명은, 반도체소자의 커패시터 제조방법에 있어서, 기판상에 배리어막을 형성하는 단계와; 상기 배리어막상에 식각방지막을 형성하는 단계; 상기 식각방지막 상부에 커패시터 산화막을 형성하는 단계; 상기 커패시터 산화막 상부에 실리콘 하드마스크를 형성하는 단계; 상기 하드마스크 상부에 반사방지막을 형성하는 단계; 사진식각공정을 통해 소정의 커패시터 형상을 따라 상기 커패시터산화막과 그 하부의 식각방지막을 선택적으로 제거하는 단계;상기 하드마스크를 배리어로 이용하여 상기 배리어막을 식각하는 단계; 커패시터 스토리지노드용 실리콘을 증착하는 상기 결과물 전면에 증착하는 단계; 상기 결과물 전면에 리필산화막을 형성하는 단계; 상기 커패시터산화막 상부의 하드마스크가 500Å이하의 두께로 잔류하도록 상기 리필산화막을 전면식각한 다음 상기 스토리지노드와 하드마스크를 일정두께 이하로 전면식각하는 단계; 및 상기 남아 있는 하드마스크를 화학적 기계적 연마하여 제거하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도7내지 도10을 참조하여 본 발명에 의한 폴리실리콘 전면식각에 의한 커패시터 형성방법을 설명하면 다음과 같다.

먼저, 도7에 나타낸 바와 같이 기판상의 비트라인 절연막(1)의 소정영역에 커패시터 폴리실리콘 플러그(2)를 형성하고, 이위에 커패시터 산화막 식각시 상기 플러그의 손실을 방지하기 위해 배리어 질화막(SixNy)(3)을 저압 또는 플라즈마에 의한(plasma enhanced) 방법으로 400-800℃에서 300-1000Å두께로 증착한다. 이어서 이위에 커패시터산화막 제거공정시 과도한 손실을 방지하기 위한 USG막(4)으로 HDP산화막, PE-TEOS막, PE-SiH4막, 저온TEOS막 또는 APL산화막을 300-600℃에서 1000-5000Å두께로 증착한다. 그리고 커패시터 산화막(5)으로서 상대적으로 식각속도가 빠르면서 저온에서 증착되는 PSG막을 300-600℃에서 5000-15000Å두께로 증착한 다음, 하드마스크용 실리콘막(6)으로 도핑된 실리콘, 비결정실리콘 또는 폴리실리콘을 400-1200℃에서 1000-5000Å두께로 증착한 다음, 커패시터산화막의 마스킹 및 식각공정의 CD마진을 향상시키고자 반사방지막(7)으로 산화질화막(oxynitride) 또는 실리콘이 풍부하게 함유된(Si-rich) 질화막을 PE방법으로 300-600℃에서 300-1000Å두께로 증착한다.

이어서 원통형, 요면형(concave) 또는 스택형의 커패시터를 형성하기 위해 포토레지스트(도시하지 않음)를 배리어로 사용한 사진식각공정을 통해 상기 PSG막(5)과 그 하부의 USG막(4)을 식각하면 도8에 나타낸 바와 같이 최상층의 반사반지막은 모두 제거되는 반면, 폴리실리콘 하드마스크(6)는 잔류하게 된다. 이후, 커패시터 플러그와 하부전극을 연결시키기 위해 폴리실리콘 하드마스크를 배리어로 상기 배리어질화막을 식각하면 커패시터산화막의 손실을 방지할 수 있다. 이때, 상기 배리어질화막은 플라즈마방식으로 챔버내 압력을 10-500mTorr로 유지하고, 산화막에 비해 식각속도가 빠른 C2F6,CH3F, CO의 유량을 1-10, 5-40, 1-10sccm으로 조절하면서 챔버내 상부전극과 하부전극의 온도를 10-80℃로 유지하면서 건식식각한다. 이어서 스토리지노드용 폴리실리콘(12)으로서 도핑된 실리콘, 비결정실리콘 또는 폴리실리콘을 400-1200℃에서 300-1000Å두께로 증착한 다음, 후속의 화학적 기계적 연마공정에서 스토리지노드가 변형되는 것을 방지하기 위해 리필산화막(13)으로서 PSG막을 약 300-3000Å두께로 증착한다.

이어서 도9에 나타낸 바와 같이 상기 커패시터산화막(5) 상부의 폴리실리콘 하드마스크가 500Å이하의 두께로 잔류하도록(18) 산화막 식각제로 커패시터산화막상부의 리필산화막을 전면식각한 다음, 폴리실리콘 식각제, 예컨대 CF4, SF6등의 불소계와 Cl2, CCl4등의 염소계 식각제를 사용하여 스토리지노드와 폴리실리콘 하드마스크를 일정두께 이하로 전면식각한다. 도9에서 미설명부호19는 리필산화막 및 스토리지노드의 잔류 형상을 나타낸 것이다.

이어서 도10에 나타낸 바와 같이 남아 있는 폴리실리콘 하드마스크를 550-300nm 크기의 실리카, 알루미나, 세리아와 같은 산화막용 연마재를 pH6-11로 유지하면서 화학적 기계적 연마하여 제거하면 균일한 두께의 커패시터산화막 및 스토리지노드(20)를 확보할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 폴리실리콘 하드마스크를 식각마스크로 사용하여 배리어 질화막을 식각함으로써 커패시터산화막의 손상을 방지하고, 스토리지노드와 폴리실리콘 하드마스크를 직접 연마하지 않고 일정두께 이하로 전면 식각한 다음 화학적 기계적 연마함으로써 균일한 두께의 스토리지노드를 얻을 수 있어 소자 특성을 크게 향상시킬 수 있으며, 이에 따라 커패시터 용량감소에 따른 커패시터산화막 증착두께의 증가를 억제할 수 있어 소모재 사용량을 감소시킬 수 있다.

Claims (5)

1. 기판상에 배리어막을 형성하는 단계와;

   상기 배리어막상에 식각방지막을 형성하는 단계;

   상기 식각방지막 상부에 커패시터 산화막을 형성하는 단계;

   상기 커패시터 산화막 상부에 실리콘 하드마스크를 형성하는 단계;

   상기 하드마스크 상부에 반사방지막을 형성하는 단계;

   사진식각공정을 통해 소정의 커패시터 형상을 따라 상기 커패시터산화막과 그 하부의 식각방지막을 선택적으로 제거하는 단계;

   상기 하드마스크를 배리어로 이용하여 상기 배리어막을 식각하는 단계;

   커패시터 스토리지노드용 실리콘을 증착하는 상기 결과물 전면에 증착하는 단계;

   상기 결과물 전면에 리필산화막을 형성하는 단계;

   상기 커패시터산화막 상부의 하드마스크가 500Å이하의 두께로 잔류하도록 상기 리필산화막을 전면식각한 다음 상기 스토리지노드와 하드마스크를 일정두께 이하로 전면식각하는 단계; 및

   상기 남아 있는 하드마스크를 화학적 기계적 연마하여 제거하는 단계

   를 포함하는 반도체소자의 커패시터 제조방법.
2. 제1항에 있어서,

   상기 배리어막은 상기 커패시터 산화막 식각시 그 하부층의 손상을 방지하기 위해 형성하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
3. 제1항에 있어서,

   상기 식각방지막은 상기 커패시터산화막 제거공정시 과도한 손실을 방지하기 위해 형성하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
4. 제1항에 있어서,

   상기 사진식각공정을 통해 소정의 커패시터 형상을 따라 상기 커패시터산화막과 그 하부의 식각방지막을 선택적으로 제거하는 단계에서 상기 반사반지막은 모두 제거되는 반면, 하드마스크는 잔류하게 되는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
5. 제1항에 있어서,

   상기 리필산화막은 화학적 기계적 연마공정에서 상기 스토리지노드가 변형되는 것을 방지하기 위해 형성하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.