JP2002033462A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002033462A
JP2002033462A JP2000221053A JP2000221053A JP2002033462A JP 2002033462 A JP2002033462 A JP 2002033462A JP 2000221053 A JP2000221053 A JP 2000221053A JP 2000221053 A JP2000221053 A JP 2000221053A JP 2002033462 A JP2002033462 A JP 2002033462A
Authority
JP
Japan
Prior art keywords
film
oxygen
gas
semiconductor device
partial pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000221053A
Other languages
English (en)
Inventor
Yasuhiro Shimamoto
泰洋 嶋本
Masahiko Hiratani
正彦 平谷
Toshihide Namatame
俊秀 生田目
Yuichi Matsui
裕一 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000221053A priority Critical patent/JP2002033462A/ja
Publication of JP2002033462A publication Critical patent/JP2002033462A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】被覆性に優れたルテニウム膜を量産性よく形成
する半導体装置の製造方法を提供すること。 【解決手段】半導体装置の高誘電体キャパシタの下部電
極及び上部電極を有機ルテニウム化合物を原料とする化
学的気相成長法によって形成するものであって、この化
学的気相成長法を、酸素及び基板表面の酸素吸着を阻害
するテトラヒドロフラン等の酸素吸着阻害気体を存在さ
せ、上記有機ルテニウム化合物の表面分解反応を制御し
て行うようにした半導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高誘電体キャパシ
タを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】ダイナミックランダムアクセスメモリ
(DRAM)等の半導体装置は、セル面積の縮小により
高集積化が実現される。これは、キャパシタ部の占有面
積が必然的に減少することを意味する。それにもかかわ
らず、ソフトエラーを防止するためには、メモリの読み
出しに必要な一定の蓄積電荷量を確保しなければならな
い。すなわち、半導体装置の高集積化のためには、単位
面積当たりの蓄積電荷量を増大させる手段が必要とな
る。その手段の一つとして比誘電率が大きい酸化物誘電
体をキャパシタ絶縁膜に適用することがあげられる。現
在、キャパシタ絶縁膜として従来のメモリに用いられて
いるSiO2膜(比誘電率:3.8)やSi34膜(比
誘電率:7〜8)に変わり、Ta25膜(比誘電率:2
0以上)が適用されている。今後、さらに蓄積電荷量を
増大させるため、キャパシタ絶縁膜として、100以上
の比誘電率を有する酸化物誘電体、例えば、チタン酸ス
トロンチウム(SrTiO3;以下、STOと記す)、
チタン酸バリウムストロンチウム((Ba、Sr)Ti
3;以下、BSTと記す)、チタン酸ジルコン酸鉛
(Pb(Zr、Ti)3;以下、PZTと記す)、ビス
マス系層状強誘電体などの採用も現在検討されている。
しかしながら、Ta25膜を含めてこれらの酸化物誘電
体は、その電気的特性の向上のために、少なくとも30
0℃から700℃の高温、かつ、酸化性雰囲気での膜形
成や後熱処理が必要である。その際、雰囲気中の酸素に
よって下部電極が酸化されると、キャパシタ絶縁膜より
も誘電率の低い絶縁膜が形成され、キャパシタ容量の実
質的な低下を招くという問題がある。
【0003】そこで、下部電極材料として、高温、か
つ、酸化性の雰囲気に対して比較的安定な白金(Pt)
や、酸化物が形成されても導電性を保つルテニウム(R
u)やイリジウム(Ir)が有力な候補として検討され
ている。この中でも、特に微細加工性に優れるRuは酸
化物誘電体の下部電極として最も好ましい材料である。
さらに、Ru電極は仕事関数が大きく、キャパシタ絶縁
膜と電極の界面のショットキーバリアの高さに起因する
リーク電流を抑制できるため、上部電極としても有望な
材料である。しかしながら、ギガビットスケールのメモ
リに上記Ru電極と酸化物誘電体で構成されるキャパシ
タを適用したとしても、キャパシタが占有できる面積が
小さいため、読み出しに必要な蓄積電荷量を確保できな
い可能性がある。そこで、実質的なキャパシタ面積の増
大のために、キャパシタを立体化する必要性が生じる。
すなわち、下部電極のRuを立体構造に加工して、その
後キャパシタ絶縁膜である酸化物誘電体を形成する工程
や、予め立体的に加工された構造上に上記の下部電極を
被覆させ、その後酸化物誘電体を形成する工程や、酸化
物誘電体の上に上部電極のRuを形成する工程が必要で
ある。従って、化学的気相成長法によるRu電極の形成
が必須である。
【0004】なお、有機ルテニウム化合物を前駆体とす
る化学的気相成長法によるRu膜の形成方法について
は、ジャパニーズ ジャーナル オブ アプライド フ
ィジクス 第38巻(1999)2194頁(Jpn.
J.Appl.Phys.,38(1999)p219
4)に記載されている。この方法はシクロペンタジエニ
ル系材料であるビス(シクロペンタジエニル)ルテニウ
ム(Ru(C552)を原料に用いRu膜を形成する
技術である。
【0005】
【発明が解決しようとする課題】立体構造の下部電極と
上部電極の形成方法として、微細加工が容易なシリコン
酸化膜中にその表面から深孔を加工して、その後、化学
的気相成長法によりRu電極を堆積して立体構造を形成
するときの問題について、図11を用いて説明する。
【0006】図は全て断面を表す。また、各部分の材質
は一例として示したものである。まず、窒化チタンから
なるプラグ1とSiO2からなるプラグ部層間絶縁膜2
上に、膜厚700nmのSiO2からなるキャパシタ部
層間絶縁膜3を堆積する。その後、周知のフォトリソグ
ラフィー法とドライエッチング法を用いて、キャパシタ
部層間絶縁膜3を開口部が円筒形、楕円筒形又は矩形と
なる深孔をプラグ部層間絶縁膜2の表面まで形成する。
ギガビットスケールのメモリでは、開口部の直径は13
0nm以下である。このとき、1ビット当たり30fF
以上のキャパシタ容量を確保するためには、SiO2
算膜厚が0.4nmのBSTを容量絶縁膜に用いた場合
でも、キャパシタ部層間絶縁膜3の膜厚(深孔の深さ)
は700nm以上必要であり、深孔のアスペクト比(深
孔の深さと開口部の直径の比)は5以上である。また、
SiO2換算膜厚が0.8nmのTa25を容量絶縁膜
に用いた場合、キャパシタ部層間絶縁膜3の膜厚(深孔
の深さ)は1500nm以上(アスペクト比は11以
上)に及ぶ。この深孔内に膜厚が20nmの下部ルテニ
ウム電極10を化学的気相成長法によって堆積する(図
11(a))。
【0007】ここで、前記従来の有機ルテニウム化合物
を前駆体とする化学的気相成長法の問題を挙げる。この
報告では、ビス(シクロペンタジエニル)ルテニウム
(Ru(C552)を原料に用い、0.07Torr
の酸素分圧で、250℃以下の成膜温度で2.48eV
の活性化エネルギーを持つ表面反応に律速された反応が
進行し、そして、250℃以上の温度で原料供給律速反
応に移行し、成膜速度は約23nm/minで一定にな
るとしている。被覆性は高く、230℃の成膜温度で、
直径130nmでアスペクト比4の深孔中にほぼ100
%の被覆率のRu膜を形成可能である。しかし、230
℃の温度で成膜速度は約2.8nmであるため、例え
ば、20nmの薄膜を形成するために7分の時間がかか
る。従って、ウエハのスループットが遅く、量産性に向
かない。また、ギガビットクラスのDRAMのキャパシ
タに応用するためには、容量絶縁膜にBSTを用いた場
合でも、上部電極のルテニウム膜をアスペクト比が12
以上の深孔内に被覆性よく形成する必要がある。
【0008】図11に示した方法のRu膜の形成後のプ
ロセスは下記の通りである。隣り合うキャパシタ間を電
気的に分離するために、キャパシタ部層間絶縁膜3の上
面に堆積した下部電極をスパッタエッチングによって除
去すれば、立体構造を持つ下部電極が形成できる(図1
1(b))。その後、酸化物誘電体6を化学的気相成長
法によって堆積する。BSTを用いる場合、20nmの
厚みで堆積する。また、Ta25を用いる場合10nm
の厚みで堆積する。その後、Ruからなる上部電極7を
化学的気相成長法により堆積してキャパシタ部が完成す
る(図11(c))。このとき、ルテニウム上部電極
は、直径が60nm以下で、深さが700nm以上の深
孔内(アスペクト比が12以上)に被覆性よく堆積しな
ければならない。なお、被覆率とは、凹部の周囲の表面
上の堆積膜厚をa、凹部下部付近の側壁の堆積膜厚(最
も薄いところの膜厚)をbとしたとき、b/aをいう。
【0009】以上まとめると、有機ルテニウム化合物の
化学的気相成長法は、少なくともアスペクト比が12以
上の深孔表面に被覆性よく形成できる表面反応条件であ
ることが必要である。そして、量産性の観点から、成膜
速度が大きく(反応確率が高く)、インキュベーション
時間のない反応であることが求められる。
【0010】本発明の目的は、被覆性に優れたルテニウ
ム膜を量産性よく形成する半導体装置の製造方法を提供
することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、基板上の凹部を
有する表面にルテニウム膜を形成するもので、このルテ
ニウム膜を、化学的気相成長法により、有機ルテニウム
化合物を原料とし、酸素及び基板表面の酸素吸着を阻害
する酸素吸着阻害気体を存在させ、有機ルテニウム化合
物の表面分解反応を制御して行うようにしたものであ
る。
【0012】また、上記目的を達成するために、本発明
の半導体装置の製造方法は、半導体装置の高誘電体キャ
パシタの下部電極及び上部電極を有機ルテニウム化合物
を原料とする化学的気相成長法によって形成するもので
あって、この化学的気相成長法を、酸素及び基板表面の
酸素吸着を阻害する酸素吸着阻害気体を存在させ、有機
ルテニウム化合物の表面分解反応を制御して行うように
したものである。
【0013】いずれの場合も、酸素吸着阻害気体は、室
温で液体の状態で、有機ルテニウム化合物を少なくとも
0.001mol/l溶解し、かつ、沸点が150℃以
下であるものが好ましい。例えば、メタノール、エタノ
ール、1−プロパノール、2−プロパノール、イソブチ
ルアルコール、1−ブタノール、2−ブタノール、ジエ
チルエーテル、ジイソプロプルエーテル、テトラヒドロ
フラン、テトラヒドロピラン、1,4−ジオキサン、ア
セトン、メチルエチルケトン及びトルエンからなる群か
ら選ばれた少なくとも1種の化合物を用いることが好ま
しい。
【0014】また、化学的気相成長法を行う前に、予
め、ルテニウム、白金、イリジウム、ロジウム、オスミ
ウム、パラジウム、コバルト、鉄及びこれらの合金から
なる群から選ばれた少なくとも1種の金属からなるシー
ド層を形成しておくことが好ましい。
【0015】上記のような方法により、凹部内面の表面
酸素吸着密度を制御することが可能である。以下、有機
ルテニウム化合物としてRu(EtCp)2(ビス(エ
チルシクロペンタジエニル)ルテニウム:Ru(C25
542)を、酸素吸着阻害気体としてテトラヒドロ
フラン(THF)を導入する場合を例に挙げて説明す
る。
【0016】Ru(EtCp)2は、加熱、気化して供
給する方式(液体バブリング法)を用いる。THFは、
80℃以上の温度で加熱し、気化することによって反応
室内に導入する。ここで、各気体の分圧は、成膜室内に
存在する有機ルテニウム化合物と酸化性気体と不活性ガ
スと酸素吸着阻害気体からなる混合気体において、供給
されるそれぞれの気体のモル分率に全圧力を乗じた値と
して定義する。
【0017】成膜速度の成膜温度依存を図6に示す。T
HFガスを導入しない場合と2.8TorrのTHFガ
ス分圧の場合に、SiO2上とRu上に成膜した結果を
それぞれ示した。酸素分圧は0.24Torrである。
予め凹部内にRu層を形成するために、遠隔スパッタリ
ング法(LTS法、Long Throw Sputt
ering法)を用いた。300℃の成膜温度で平坦表
面上に50nmの膜厚を堆積すると、凹部内側面にはお
よそ1nm〜2nmの厚さのRuシード層を形成でき
る。ここで、凹部のサイズは直径が130nm、深さが
800nm(アスペクト比6.1)である。
【0018】THFガスを導入しない場合、下地基板に
関係なく、300℃以下の成膜温度で0.37eVの活
性化エネルギーを持つ表面反応律速過程になる。さらに
この表面反応は、後述する図7の説明から明らかなよう
に、表面吸着酸素量に律速される反応である。また、3
00℃以上の成膜温度で原料供給量に律速された反応過
程になる。被覆性は、表面吸着酸素量に律速された反応
過程で比較的よいが、230℃の成膜温度で約40%の
被覆率にとどまる。また、この反応過程ではRu膜の形
成が始まるまでに一定のインキュベーション時間が存在
することが分かった。ただし、Ru上の場合、SiO2
上に比べてインキュベーション時間は短い。230℃の
成膜温度で、SiO2上で5分のインキュベーション時
間が存在するが、Ru上でほぼ0である。これは、Ru
表面上の方が短時間のうちに酸素が吸着するためと考え
られる。
【0019】一方、2.8TorrのTHFガス分圧下
では、SiO2上とRu上で成膜反応が大きく異なる。
SiO2上では、0.37eVの活性化エネルギーをも
つ酸化性分解反応によってRu膜は成膜するが、THF
ガスを導入しないときに比べて高温領域に約130℃移
動していることが分かる。このことは、低温領域でTH
Fガスの存在が酸素吸着を妨げていることを示してい
る。インキュベーション時間は、THFガスを導入しな
いときと同様に存在し、被覆率は20%以下である。と
ころが、Ru上の場合、SiO2上と異なり、200℃
以上の成膜温度で成膜速度がほぼ一定に維持される。ま
た、インキュベーション時間も存在せず、上記の凹部内
でほぼ100%の被覆率を実現できることを見出した。
【0020】以上の反応過程を詳しく見るために、TH
Fガス分圧を2.8Torrに固定して、酸素分圧を変
化させた。成膜速度と被覆率の酸素分圧依存を図7
(a)(b)にそれぞれ示す。成膜温度は300℃であ
る。成膜時間は2分である。図7(a)(b)ともに
0.4Torrの酸素分圧を境にして低酸素分圧下と高
酸素分圧下で振る舞いが異なる。Ru上の成膜速度は、
低酸素分圧下で、0.07Torr付近から直線的に増
加し、高酸素分圧下でほぼ一定値になることが分かる。
また、被覆率は、低酸素分圧下で単調に減少し、高酸素
分圧下でほぼ50%に収束する。図7(b)には、Si
2上の成膜速度も示したが、0.4Torr以上の酸
素分圧で成膜速度が急激に増大する。0.4Torr以
下の酸素分圧ではインキュベーション時間が2分以上あ
るため、成膜速度は0である。
【0021】Ru上の成膜機構は、0.4Torr付近
の酸素分圧を境に、低酸素分圧領域と高酸素分圧領域に
分けて考えることができる。低酸素分圧下の反応は、付
着確率が酸素分圧に比例して増大するので、酸素供給律
速過程にある。この律速領域で被覆性がよいのは、吸着
酸素量に依存した表面反応であり、凹部内部まで有機ル
テニウム化合物と酸素が拡散し、基板表面と変わらない
一定の酸素吸着密度が維持されるためである。一方、高
酸素分圧下の反応は、成膜速度が酸素分圧によらず一定
で、しかも図7(a)に示すように、成膜速度が飽和し
た温度領域であるので、原料供給律速過程にある。被覆
性が悪いのは、基板平面部で原料ガスが捕獲され、凹部
内部への原料ガスの供給が制限されるためと考えられ
る。
【0022】ここで、THFガス分圧が被覆率に与える
影響を評価した。被覆率と成膜速度のTHFガス分圧依
存を図8に示す。酸素分圧を0.11Torrに固定し
た。凹部のアスペクト比を変えた3種類の基板を用意し
た。また、凹部内面に遠隔スパッタリング法によって厚
みが1nm〜2nmのRuシード層を堆積した。最もア
スペクト比の大きい凹部のサイズは、直径が130n
m、深さが2000nm(アスペクト比15.4)であ
る。1.0Torr以下のTHFガス分圧のときは、被
覆率と成膜速度はTHFガス分圧に依存せずに、従来の
酸素吸着阻害気体(THF)のない形成方法の場合と変
わらない。しかし、1.0Torr以上のTHFガス分
圧で被覆率は増加し、2.9TorrのTHFガス分圧
でほぼ100%の被覆率(アスペクト比15.4)を実
現する。アスペクト比の小さい凹部の場合、100%の
被覆率を実現するTHFガス分圧は1.5Torrに低
下する。一方、成膜速度は、THFガス分圧の増加とと
もに減少する。以上のことから、THFガス分圧が、酸
素吸着密度と凹部内の酸素の密度分布を制御していると
考えられる。THFガス分圧が小さいときは、供給酸素
の殆どは孔パターン上の平坦部又は凹部内上部に吸着
し、凹部内部まで到達しないと考えられる。そして、吸
着酸素量に律速された有機ルテニウム化合物の酸化分解
反応が進行するため、凹部底部の被覆性が悪くなると考
えられる。一方、THFガス分圧が大きいときは、TH
FガスがRuシード層表面に十分に吸着し、酸素の吸着
を阻害するため、酸素が凹部底部まで拡散し、一定の低
い酸素吸着密度を実現すると考えられる。従って、凹部
底部まで被覆性がよいと考えられる。また、酸素吸着密
度はTHFガス分圧の増加とともに減少するため、図8
(b)に示されるように成膜速度も減少すると考えられ
る。
【0023】以上の図6、図7、図8の結果から、TH
Fの導入によって基板表面の酸素吸着状態を制御し、イ
ンキュベーション時間なしに高い成膜速度で被覆性のよ
いRu膜を形成できることが分かる。また、酸素吸着密
度に律速された原料の分解反応であるため、原料供給量
を最適化できることが分かった。本発明は、従来の方法
と比較して、成膜時間を大幅に短縮し、また、原料の消
費効率を好適な状態にできるため、量産性を高め、生産
コストを下げる効果を持つ。従って、ギガスケールのD
RAMのキャパシタ電極の形成方法として有効であると
考える。
【0024】酸素吸着阻害気体について、THF以外に
も前記のメタノール、エタノール、1−プロパノール、
2−プロパノール、イソブチルアルコール、1−ブタノ
ール、2−ブタノール、ジエチルエーテル、ジイソプロ
プルエーテル、テトラヒドロピラン、1,4−ジオキサ
ン、アセトン、メチルエチルケトン及びトルエンからな
る群から選ばれた少なくとも1種の化合物を用いて同様
の効果が得られることを確認した。
【0025】有機ルテニウム化合物をTHF等の上記の
液体で希釈して一つの溶液として、これを加熱気化して
供給することによって、有機ルテニウム化合物と酸素吸
着阻害気体の両方を同時に供給可能である。希釈溶液の
供給量を制御し、さらに別系統で酸素吸着阻害気体を導
入することによって、成膜室内の酸素分圧とこれらの液
体のガス分圧を前に示した最適条件に調整可能である。
例えば、予め有機ルテニウム化合物のRu(EtCp)
2をTHF溶媒に希釈した液体原料を用意して150℃
の恒温室で気化して供給する。成膜室内の酸素分圧を
0.1Torrに、THFガス分圧を3.0Torrに
調整することによって、前記と同様に高い被覆率を有す
る反応条件を実現できる。
【0026】有機ルテニウム化合物としてビス(エチル
シクロペンタジエニル)ルテニウム(Ru(C255
42)だけでなく、同じシクロペンタジエニル系材料
であるビス(シクロペンタジエニル)ルテニウム(Ru
(C552)、ビス(メチルシクロペンタジエニル)
ルテニウム(Ru(CH3542)、とβ―ジケトン
系のトリ(ジピバロイルメタナト)ルテニウム(Ru
(C111923)等を用いることができる。化学的気
相成長のメカニズムはビス(エチルシクロペンタジエニ
ル)ルテニウム(Ru(C25542)と同様であ
る。これらの有機ルテニウム化合物は、酸素吸着阻害気
体を導入することによって、最適な基板温度、酸素分圧
を制御することが可能である。それぞれの有機ルテニウ
ム化合物について、最適となる基板温度と酸素分圧、酸
素吸着阻害気体の分圧を表1にまとめて示す。表1に示
される有機ルテニウム化合物以外でも、表面吸着酸素に
よって分解する有機貴金属化合物であれば、上記の形成
方法が有効である。
【0027】
【表1】
【0028】
【発明の実施の形態】(実施例1)以下に高誘電体キャ
パシタのRu電極を化学的気相成長法によって形成する
装置の構成とその形成方法を説明する。
【0029】図1は装置構成を示す模式図である。原料
容器内には、有機ルテニウム化合物が充填されている。
マスフローコントローラ(MFC)によって流量を調整
したアルゴン(Ar)ガスをキャリアガスに用いて、原
料をバブリング法によって搬送し、成膜室の前で反応ガ
スである酸素(O2)ガスと酸素吸着阻害気体を混合す
る。原料は固体昇華法によって搬送してもよい。原料容
器には加熱手段があるが図示しない。酸素吸着阻害気体
は、常温で液体のTHFの場合、液体マスフローコント
ローラ(MFC)によって流量を調整したTHF液体を
気化器で加熱、気化して、アルゴン(Ar)ガスをキャ
リアガスに用いて搬送する。そして原料と酸素と酸素吸
着阻害気体とキャリアガスは、ディストリビューターを
介して、ヒーターで加熱されたウエハ上に供給される。
成膜室内の各ガスの分圧は、別系統で供給される不活性
ガスの流量と成膜室内の全圧力を一定にすることによっ
て調整する。
【0030】以下、深孔の直径が130nm、深さが2
000nmの孔パターンを有する基板上にRu電極を化
学的気相成長法によって形成する方法を以下に示す。深
孔のアスペクト比は15である。まず、上記基板上にR
uからなるシード層をスパッタリング法によって形成す
る。シード層の下地層(基板表面)は、SiO2等の絶
縁層、プラグ金属材料、絶縁層とシード層間の接着層又
は高誘電体膜である。スパッタリング法は、基板と電極
間の距離が長い長距離飛抹型のスパッタリング法によっ
て、300℃の基板温度で形成する。この時、孔上面の
平坦部に50nmのRuを堆積すると、孔側面部に1n
m程度又はそれ以下のシード層を形成することができ
る。
【0031】原料の供給方法として、有機ルテニウム化
合物のRu(EtCp)2(Ru(C25542:ビ
ス(エチルシクロペンタジエニル)ルテニウム)を50
℃の恒温室内に保持して、一定流量のArガス(不活性
ガス)によって気化原料を搬送する方法を用いる。ここ
では100sccmのArガスを供給した。原料供給量
は恒温室の温度とArガスの流量によって調整すること
ができる。また、原料分解のため50sccmの酸素ガ
スを反応室に供給した。さらに、シード層上の酸素吸着
量を制御するため、テトラヒドロフラン(THF)を供
給した。THFは常温で液体であるが、80℃以上の恒
温室で加熱、気化することによって反応室内に供給する
ことができる。例えば、THF液体を5sccmのレー
トで供給し、150℃に保持された恒温室内で気化して
反応室内に導入する。さらに、別系統で圧力調整用に8
00sccmのレートで不活性ガス(Arガス)を供給
し、反応室の全圧を5Torrに維持した。このとき反
応室内の酸素分圧は0.11Torr、THFガス分圧
は2.95Torrである。ここで、各ガスの分圧は、
成膜室内に存在する有機ルテニウム化合物と酸化性ガス
と不活性ガスと酸素吸着阻害気体からなる混合ガスのそ
れぞれのモル分率に全圧力を乗じた値として定義する。
【0032】以上の条件のもとでシード層上に化学的気
相成長法によってRu膜を形成する。上記の形成方法に
よって、深孔の孔底まで被覆性がよい膜を、10nm/
min以上の成膜速度で、インキュベーション時間なし
に形成できる。また、基板温度が200℃から450℃
の広い温度範囲で所望の膜を形成できる。これは枚様式
の装置で基板温度の調整にかかる時間を低減できるた
め、膜形成時間を大幅に短縮できる利点がある。また、
深孔のアスペクト比が15以下の場合は、THFガス分
圧を下げることによって又は酸素分圧を増加させること
によって、より大きい反応確率(成膜速度)をもつ反応
条件で被覆性のよい膜を形成可能である。さらに、上部
電極の形成時のように深孔のアスペクト比が15以上の
場合は、THFガス分圧を増加させることによって又は
酸素分圧を減少させることによって、反応確率は減少す
るものの被覆性をほぼ100%に維持することができ
る。所望の膜を得るためには、酸素分圧が0.01To
rr以上、1.0Torr以下の範囲、THFガス分圧
が0.1Torr以上、10.0Torr以内の範囲で
なければならない。また、ルテニウム膜は酸素吸着量に
律速された酸化分解反応で成長するので、有機ルテニウ
ム化合物は、酸素吸着量と基板表面積に応じた供給量で
あれば十分である。例えば8インチ基板上の場合、1×
10-4mol/min以上のレートで供給すればよい。
【0033】酸素吸着阻害気体として、THF、トルエ
ン、メタノール、エタノール、1−プロパノール、2−
プロパノール、イソブチルアルコール、1−ブタノー
ル、2−ブタノール、ジエチルエーテル、ジイソプロピ
ルエーテル、テトラヒドロフラン、テトラヒドロピラ
ン、1,4−ジオキサン、アセトン、メチルエチルケト
ン等の気体が挙げられる。また、上記シード層として
は、触媒作用が強いRu、Rh、Pd、Os、Ir、P
t等の白金族の金属やCo、Feやこれらの合金が有効
である。これらの酸素吸着阻害気体を用いても、また、
これらの金属を用いても同様な効果が得られた。
【0034】有機ルテニウム化合物としては、Ru(E
tCp)2だけでなく、同じシクロペンタジエニル系材
料であるビス(シクロペンタジエニル)ルテニウム(R
u(C552)、ビス(メチルシクロペンタジエニ
ル)ルテニウム(Ru(CH3542)、β―ジケト
ン系のトリ(ジピバロイルメタナト)ルテニウム(Ru
(C111923)を用いることができる。化学的気相
成長のメカニズムは、Ru(EtCp)2と同様であ
る。また、酸素吸着阻害気体を導入することによって、
最適な基板温度、酸素分圧を制御することが可能であ
る。それぞれの有機ルテニウム化合物について、最適と
なる基板温度と酸素分圧、酸素吸着阻害気体の分圧は表
1と同じである。
【0035】(実施例2)以下に高誘電体キャパシタの
Ru電極を化学的気相成長法によって形成する装置の構
成とその形成方法を説明する。本装置は、有機ルテニウ
ム化合物を予め酸素吸着阻害溶媒に希釈した液体原料を
用いている。
【0036】装置の構成を図2に示す。原料容器内に
は、有機ルテニウム化合物を酸素吸着阻害溶媒に希釈し
た液体原料が充填されている。液体マスフローコントロ
ーラ(MFC)によって流量を調整した希釈原料は、気
化器によって加熱、気化して、アルゴン(Ar)ガスを
キャリアガスに用いて搬送し、成膜室の前で反応ガスで
ある酸素(O2)ガスと別系統から供給された酸素吸着
阻害気体と混合する。さらに、原料と酸素と酸素吸着阻
害気体とキャリアガスは、ディストリビューターを介し
て、ヒーターで加熱されたウエハ上に供給される。希釈
原料とは別系統で酸素吸着阻害気体を導入することによ
って、アスペクト比の異なる深孔内でも、原料の消費効
率を最適にした条件でRu膜の形成ができる。成膜室内
の各ガスの分圧は、別系統で供給される不活性ガスの流
量と成膜室内の全圧力を一定にすることによって調整す
る。
【0037】高誘電体キャパシタのRu電極を化学的気
相成長法によって形成する方法を以下に示す。実施例1
で説明した酸素吸着阻害気体について、常温で液体で、
しかも有機ルテニウム化合物の溶解度が大きい溶媒を選
択する。このような溶媒として、実施例1に示したTH
F、トルエン、アルコール類、エーテル類、ケトン類等
が挙げられる。有機ルテニウム化合物を上記溶媒で希釈
して一つの溶液として、これを加熱気化して供給する。
この方法は、有機ルテニウム化合物の供給制御性を向上
させることができる。また、その供給量と別系統で供給
される酸素吸着阻害気体の供給量を制御することによっ
て、成膜反応条件を実施例1で示した条件に調整可能で
ある。例えば、予め有機ルテニウム化合物のRu(Et
Cp)2を0.1mol/lの濃度でTHF溶媒に希釈
した液体原料を用意して、150℃の気化器で気化し
て、反応室に導入する。液体原料の供給量は2sccm
とする。このとき、Ru(EtCp)2は、2×10-4
mol/min供給される。また、気化原料のキャリア
ガスとして150sccmのArガスを供給し、50s
ccmの酸素ガスを供給した。また、各ガス分圧を調整
するために不活性ガスとして750sccmのアルゴン
ガスと、3sccmのTHF液体を加熱・気化して成膜
室内に供給する。反応室の全圧を5Torrに維持する
と、反応室内の酸素分圧は0.11Torr、THFガ
ス分圧は2.95Torrになる。
【0038】以上の条件のもとで実施例1に示したシー
ド層を堆積した基板上に化学的気相成長法によってRu
膜を形成する。本発明の形成方法によって、深孔の孔底
まで被覆性がよい膜を、10nm/min以上の成膜速
度で、インキュベーション時間なしに形成できる。ま
た、基板温度が200℃から450℃の広い温度範囲で
所望の膜を形成できる。これは、枚様式の装置で基板温
度の調整にかかる時間を低減できるため、膜形成時間を
大幅に短縮できる利点がある。また、深孔のアスペクト
比が15以下の場合は、希釈原料溶液の供給量を減少さ
せてTHFガス分圧を下げることによって又は酸素分圧
を増加させることによって、より大きい反応確率(成膜
速度)をもつ反応条件で被覆性のよい膜を形成可能であ
る。さらに、上部電極の形成時のように深孔のアスペク
ト比が15以上の場合は、THFガス分圧を増加させる
ことによって又は酸素ガスを減少させることによって、
成膜速度は減少するものの被覆性をほぼ100%に維持
することができる。
【0039】所望の膜を得るための条件は、実施例1の
場合と同様に酸素分圧が0.01Torr以上、1.0
Torr以下の範囲、THFガス分圧が0.1Torr
以上、5.0Torr以内の範囲である。また、ルテニ
ウム膜は酸素吸着量に律速された酸化分解反応で成長す
るので、有機ルテニウム化合物は酸素吸着量と基板表面
積に応じた供給量であれば十分である。8インチ基板上
の場合、1×10-4mol/min以上のレートで供給
すればよい。そのために希釈原料を1×10-4mol/
minのレートで供給し、別系統でTHF気体を供給
し、最適条件に調整が可能である。或いは、有機ルテニ
ウム化合物のTHF溶媒への希釈濃度を、THFガス分
圧と原料供給量を最適にするように調整してもよい。い
ずれの方法も、原料消費効率を上げることができるた
め、低コストを実現できる。
【0040】上記シード層としては、Ruの他に、実施
例1に示した金属が有効である。有機ルテニウム化合物
はRu(EtCp)2だけでなく、実施例1に示したシ
クロペンタジエニル系の材料や、β―ジケトン系の材料
を用いることができる。化学的気相成長のメカニズムは
Ru(EtCp)2と同様である。それぞれの有機ルテ
ニウム化合物について、最適となる基板温度と酸素分
圧、酸素吸着阻害気体の分圧は実施例1に示した表1と
同じである。
【0041】(実施例3)実施例1、実施例2に示した
Ru電極の形成方法を用いた高誘電体キャパシタの形成
方法を以下に示す。微細加工が容易なシリコン酸化膜中
にその表面から深孔を加工して、その後、化学的気相成
長法によりRu電極を堆積して立体構造を形成する方法
について、図3を用いて説明する。図は全て断面模式図
である。まず、窒化チタンからなるプラグ1及びSiO
2からなるプラグ部層間絶縁膜2上に、膜厚1500n
mのSiO2からなるキャパシタ部層間絶縁膜3をモノ
シランガスを原料とするプラズマCVD法によって堆積
する。その後、周知のフォトリソグラフィー法とドライ
エッチング法を用いて、キャパシタ部層間絶縁膜3を開
口部が円筒形となるようにプラグ部層間絶縁膜2の表面
まで加工する。開口部の形状は楕円筒形又は矩形等であ
ってもよい。ギガビットスケールのメモリでは、開口部
の直径又は短辺は130nm以下に加工するのがよい。
レジストを除去後、深孔内に遠隔スパッタリング法によ
ってRuの下部シード層4を堆積し、さらに膜厚が20
nmの下部ルテニウム電極10を堆積する。シード層と
下部ルテニウム電極の形成方法は実施例1又は実施例2
に示した方法の通りである(図3(a))。
【0042】この方法によって、下部ルテニウム電極を
短時間のうちに被覆性よく堆積することができる。次
に、隣り合うキャパシタ間を電気的に分離するために、
化学的機械的研磨法又はスパッタエッチング法によっ
て、層間絶縁膜の上面に堆積したルテニウム膜を除去し
た(図3(b))。なお、開口部を形成する前に、予め
キャパシタ部層間絶縁膜3の表面部にSi34等を形成
しておくことが望ましい。化学的機械的研磨の際のスト
ッパーとなる。このストッパーは化学的機械的研磨後に
除去してもよいし、そのまま残しておいても差し支えな
い。また、化学的機械的研磨時にキャパシタ部層間絶縁
膜の凹部にパーティクルが落ちるのを防ぐためにシリコ
ン酸化膜を埋め込んでおくことが望ましい。このシリコ
ン酸化膜は化学的機械的研磨後に除去する必要がある。
ここで、後熱処理によって下部ルテニウム電極が変形す
るのを防ぐ目的とRu膜中に含まれる酸素を除去するた
めに、下部ルテニウム電極を熱処理によって焼き締める
ことが望ましい。具体的には、不活性雰囲気中、アルゴ
ン中で、700℃、1分間の熱処理を行えばよい。熱処
理温度は、450〜700℃の範囲が好ましく、500
〜700℃の範囲がより好ましい。熱処理時間は一般に
は1〜5分、好ましくは1〜2分である。
【0043】その後、10nmの厚みのTa25からな
る酸化物誘電体6を化学的気相成長法によって堆積す
る。この厚みはSiO2換算膜厚として0.8nmにな
る。或いは、20nmの厚みのBSTからなる酸化物誘
電体6を化学的気相成長法によって堆積する。この厚み
はSiO2換算膜厚として0.4nmになる。BSTの
場合、キャパシタ部層間絶縁膜3の厚みは700nm以
上あればよい。BST膜の堆積条件は、Ba原料として
Ba(DPM)2(バリウムジピバロイルメタン:Ba
((CH33CCOCH2COC(CH332)、Sr
原料としてSr(DPM)2(ストロンチウムジピバロ
イルメタン:Sr((CH33CCOCH2COC(C
332)、Ti原料としてTi(OC374(トリ
イソプロポキシドチタニウム)を、キャリアガスとして
Arを用いる液体バブリング法によって供給し、堆積温
度は400℃、圧力は0.5Torrである。さらに、
酸化物誘電体の結晶化のため、550℃から700℃の
温度で熱処理を行う。
【0044】その後、実施例1又は実施例2で示した方
法によって、直径が70nmで、深さが1500nmの
深孔(アスペクト比22)内に遠隔スパッタリング法に
よってRuの上部シード層8を形成する。酸化物誘電体
としてBSTを堆積した場合、実施例1で示した方法に
よって、直径が50nmで、深さが700nmの深孔
(アスペクト比14)内に遠隔スパッタリング法によっ
てRuの上部シード層8を形成する。さらに、上部ルテ
ニウム電極9を実施例1、実施例2に示したいずれかの
化学的気相成長法によって深孔内に堆積する。アスペク
ト比が15を超える場合には実施例1、実施例2に示し
たように、酸素吸着阻害気体の分圧を増加させることに
よって、被覆性を確保することができる。以上の方法に
よって、ルテニウム上部電極を短時間のうちに深孔内に
堆積できる。
【0045】さらに、酸化性雰囲気で300℃から50
0℃の熱処理を施すことによってリーク電流の低いキャ
パシタを形成できる。図9に、上部電極形成後の酸化性
雰囲気の熱処理温度とキャパシタの耐電圧(10-7A/
cm2)の電流を与える印可電圧(下部電極側に正の電
圧を印可した)の関係を示した。同図には、従来の技術
によって作製されたキャパシタの耐電圧と比較した結果
も示した。従来の高誘電体膜上に化学的気相成長法によ
ってRu上部電極を形成する方法の場合、原料の酸化分
解反応時に酸化物絶縁体から酸素を奪うため、膜形成時
にすでに耐電圧が非常に小さく、その後の酸化性雰囲気
の熱処理によっても変化しない。しかし、本発明の方法
によって作製されたキャパシタは、シード層が酸化物誘
電体膜を保護するため、従来の技術に比べて膜形成時の
耐電圧が高い。さらに、同図に示すように、膜形成後に
酸素雰囲気で400℃以上の熱処理を行うことによって
1Vの印加電圧でリーク電流を1×10-7A/cm2
下に抑制できる。
【0046】上記シード層に関してはRuだけでなく、
実施例1に示した金属が同様にシード層となりうる。シ
ード層の厚みは連続膜でない極薄膜でもよい。酸化物誘
電体膜の材料は上記のBSTとTa25に限らず、チタ
ン酸ストロンチウム、チタン酸ジルコン酸鉛、ビスマス
系層状強誘電体を用いることができる。有機ルテニウム
化合物はRu(EtCp)2だけでなく、実施例1に示
したシクロペンタジエニル系の材料や、β―ジケトン系
の材料を用いることができる。化学的気相成長のメカニ
ズムはRu(EtCp)2と同様である。それぞれの有
機ルテニウム化合物について、最適となる基板温度と酸
素分圧、酸素吸着阻害気体の分圧は実施例1に示した表
1と同じである。
【0047】(実施例4)実施例1、実施例2に示した
Ru電極の形成方法を用いた高誘電体キャパシタの形成
方法を図4で説明する。これは、化学的気相成長法で凸
型の下部ルテニウム電極と上部ルテニウム電極を形成す
る例である。図は全て断面模式図である。まず、窒化チ
タンからなるプラグ1及びSiO2からなるプラグ部層
間絶縁膜2上に、膜厚1500nmのSiO2からなる
キャパシタ部層間絶縁膜3を堆積する。その後、周知の
フォトリソグラフィー法とドライエッチング法を用い
て、キャパシタ部層間絶縁膜3を開口部が円筒形となる
ようにプラグ部層間絶縁膜2の表面まで加工する。開口
部の形状は楕円筒形や矩形であってもよい。ギガビット
スケールのメモリでは、開口部の直径又は短辺は130
nm以下に加工することが好ましい。レジストを除去後
に、凹部内に遠隔スパッタリング法によってRuの下部
シード層4を堆積し(図4(a))、さらに膜厚が80
nmの下部ルテニウム電極5を化学的気相成長法によっ
て全面に堆積した(図4(b))。シード層と下部ルテ
ニウム電極の形成方法は実施例1又は2に示した方法の
通りである。この方法によって、層間絶縁膜の開口部を
埋め込むことができる。
【0048】次に、隣り合うキャパシタ間を電気的に分
離するために、化学的機械的研磨法又はスパッタエッチ
ング法によって層間絶縁膜の上面に堆積したルテニウム
膜を除去した(図4(c))。なお、開口部を形成する
前に、予めキャパシタ部層間絶縁膜3の表面部にSi3
4等を形成しておくことが好ましい。化学的機械的研
磨法によってRu膜を除去する際のストッパーになる。
このストッパーは化学的機械的研磨後に除去してもよい
し、そのまま残しておいても差し支えない。ここで、後
熱処理によって下部ルテニウム電極が変形するのを防ぐ
目的とRu膜中に含まれる酸素を除去するために、下部
ルテニウム電極を熱処理によって焼き締めることが望ま
しい。具体的には、不活性雰囲気中、例えばアルゴン中
で、450〜700℃、1分間の熱処理を行えばよい。
ルテニウム膜を埋め込んだ後、キャパシタ部層間絶縁膜
3を除去すれば、凸型の下部ルテニウム電極が形成でき
る。
【0049】その後、10nmの厚みのTa25からな
る酸化物誘電体6を化学的気相成長法によって堆積す
る。この厚みはSiO2換算膜厚として0.8nmにな
る。或いは、20nmの厚みのBSTからなる酸化物誘
電体6を化学的気相成長法によって堆積する。この厚み
はSiO2換算膜厚として0.4nmとなる。BSTの
場合、キャパシタ部層間絶縁膜3の厚みは700nm以
上あればよい。BST膜の堆積条件は実施例3と同じで
ある。さらに、酸化物誘電体の結晶化のため、550℃
から700℃の温度で熱処理を行う。
【0050】その後、実施例1又は実施例2で示した方
法によって、凸部間の最も狭い部分の距離が110nm
で、深さが1500nmの凹部(アスペクト比13)内
に遠隔スパッタリング法によってRuの上部シード層8
を形成する。酸化物誘電体としてBSTを堆積した場
合、実施例1又は実施例2で示した方法によって、凸部
間の最も狭い部分の距離が90nmで、深さが700n
mの凹部(アスペクト比8)内に遠隔スパッタリング法
によってRuのシード層を形成する。さらに、上部ルテ
ニウム電極9を実施例1、2に示したいずれかの化学的
気相成長法によって凹部内に堆積する。実施例に示した
方法によって、上部ルテニウム電極を短時間のうちに凹
部内に堆積できる。
【0051】さらに、酸化性雰囲気で300℃から50
0℃の熱処理を施すことによってリーク電流の低いキャ
パシタを形成できる。本実施例で形成したキャパシタに
ついて、上部電極形成後の酸化性雰囲気の熱処理温度と
キャパシタの耐電圧(10-7A/cm2)の電流を与え
る印可電圧(下部電極側に正の電圧を印可した)の関係
は図9と同様である。本発明の方法によって作製された
キャパシタは、シード層が酸化物誘電体膜を保護するた
め、従来の技術に比べて膜形成時の耐電圧が高い。さら
に、膜形成後に酸素雰囲気で400℃以上の熱処理を行
うことによって1Vの印加電圧でリーク電流を1×10
-7A/cm2以下に抑制できる。
【0052】上記シード層に関しては、Ruだけでな
く、実施例1に示した金属が同様にシード層となりう
る。シード層の厚みは連続膜でない極薄膜でもよい。酸
化物誘電体膜の材料は上記のBSTとTa25に限ら
ず、チタン酸ストロンチウム、チタン酸ジルコン酸鉛、
ビスマス系層状強誘電体を用いることができる。有機ル
テニウム化合物はRu(EtCp)2だけでなく、実施
例1に示したシクロペンタジエニル系材料やβ―ジケト
ン系の材料を用いることができる。化学的気相成長のメ
カニズムはRu(EtCp)2と同様である。それぞれ
の有機ルテニウム化合物について、最適となる基板温度
と酸素分圧、酸素吸着阻害気体の分圧は実施例1に示し
た表1と同じである。
【0053】(実施例5)スパッタリング法によって凸
型の下部電極を形成した後に、実施例1、実施例2に示
したRu電極の形成方法を用いて上部ルテニウム電極を
形成する例を図5を用いて説明する。図は全て断面模式
図である。まず、窒化チタンからなるプラグ1及びSi
2からなるプラグ部層間絶縁膜2上に、膜厚1500
nmの下部ルテニウム電極10を堆積する。その後、フ
ォトリソグラフィー法とドライエッチング法を用いて、
下部ルテニウム電極10を円筒形となるようにプラグ部
層間絶縁膜2の表面まで加工してストレージノードを形
成する。下部ルテニウム電極10の形状は楕円筒形又は
矩形であってもよい。ギガビットスケールのメモリで
は、ストレージノードの直径又は短辺は130nm以下
に加工することが好ましい。ここで、後熱処理によって
下部ルテニウム電極が変形するのを防ぐために、下部ル
テニウム電極を熱処理によって焼き締めることが望まし
い。具体的には、不活性雰囲気中、例えばアルゴン中
で、700℃、1分間の熱処理を行えばよい。
【0054】その後、10nmの厚みのTa25からな
る酸化物誘電体6を化学的気相成長法によって堆積す
る。この厚みはSiO2換算膜厚として0.8nmにな
る。或いは、20nmの厚みのBSTからなる酸化物誘
電体6を化学的気相成長法によって堆積する。この厚み
はSiO2換算膜厚として0.4nmになる。BSTの
場合、下部電極10の厚みは700nm以上あればよ
い。BST膜の堆積条件は実施例3と同じである。さら
に、酸化物誘電体の結晶化のため、550℃から700
℃の温度で熱処理を行う。
【0055】その後、実施例1又は実施例2で示した方
法によって、酸化物誘電体6表面に遠隔スパッタリング
法によってRuの上部シード層8を形成する。さらに、
上部ルテニウム電極9を実施例1、2に示したいずれか
の化学的気相成長法によって凹部内に堆積する。実施例
に示した方法によって、ルテニウム上部電極を短時間の
うちに凹部内に堆積できる。
【0056】さらに、酸化性雰囲気で300℃から50
0℃の熱処理を施すことによってリーク電流の低いキャ
パシタを形成できる。本実施例で形成したキャパシタに
ついて、上部電極形成後の酸化性雰囲気の熱処理温度と
キャパシタの耐電圧(10-7A/cm2)の電流を与え
る印可電圧(下部電極側に正の電圧を印可した)の関係
は図9と同様である。本発明の方法によって作製された
キャパシタは、シード層が酸化物誘電体膜を保護するた
め、従来の技術に比べて膜形成時の耐電圧が高い。さら
に、膜形成後に酸素雰囲気で400℃以上の熱処理を行
うことによって1Vの印加電圧でリーク電流を1×10
-7A/cm2以下に抑制できる。
【0057】上記シード層に関しては、Ruだけでな
く、実施例1に示した金属が同様にシード層となりう
る。シード層の厚みは連続膜でない極薄膜でもよい。酸
化物誘電体膜の材料は上記のBSTとTa25に限ら
ず、チタン酸ストロンチウム、チタン酸ジルコン酸鉛、
ビスマス系層状強誘電体を用いることができる。有機ル
テニウム化合物はRu(EtCp)2だけでなく、実施
例1に示したシクロペンタジエニル系の材料やβ―ジケ
トン系の材料を用いることができる。化学的気相成長の
メカニズムはRu(EtCp)2と同様である。それぞ
れの有機ルテニウム化合物について、最適となる基板温
度と酸素分圧、酸素吸着阻害気体の分圧は実施例1に示
した表1と同じである。
【0058】(実施例6)本発明の第6の実施例を図1
0を用いて説明する。これは、実施例3で説明した化学
的気相成長法で凹型の下部ルテニウム電極と上部ルテニ
ウム電極を形成する工程を用いて容量記憶素子を作製し
たものである。
【0059】Si基板11に、熱酸化による素子分離1
2とイオン打ち込みによる拡散層13を形成し、その上
にpoly−SiとWSi2の積層からなるワード線1
4と15を形成した。その後、Si34からなるバリア
層17上にpoly−SiとWSi2の積層からなるビ
ット線18と19を形成した。また、SiO2からなる
プラグ部層間絶縁膜22とSi34からなる層間絶縁膜
23に、poly−Siからなる第一のプラグ16と、
第二のプラグ20と、TiNからなるバリア21を形成
した。この積層プラグにより、トランジスタの拡散層1
3とキャパシタの下部電極26を電気的に接続する。す
なわち、実施例3で説明した工程を用いて、SiO2
らなるキャパシタ部層間絶縁膜24、スパッタリング法
によって形成した下部Ruシード層25、化学的気相成
長法によって形成した下部Ru電極26、Ta25から
なる容量絶縁膜27を形成した。その後、同じく実施例
3で説明した工程を用いて、上部Ruシード層28と、
化学的気相成長法によって形成した上部Ru電極29を
形成した。キャパシタの上部にSiO2からなる配線部
層間絶縁膜30と、Wからなる第二の配線層31を形成
した。この容量記憶素子のメモリ動作を確認したとこ
ろ、所望の特性が得られることが確認された。
【0060】これに限らず、実施例4で説明した化学的
気相成長法によって凸型の下部ルテニウム電極を形成す
る工程と上部ルテニウム電極を形成する工程を用いて容
量記憶素子を作製しても、また、実施例5で説明したス
パッタリング法によって凸型の下部ルテニウム電極を形
成する工程と化学的気相成長法によって上部ルテニウム
電極を形成する工程を用いて容量記憶素子を作製して
も、所望のメモリ動作の特性が得られた。
【0061】
【発明の効果】本発明によれば、量産性と被覆性を併せ
持つ、化学的気相成長法によるルテニウム膜の形成が可
能となる。それにより、例えば、半導体容量素子の微細
化による高集積化、工程簡略化による歩留まりの向上、
工程数削減による低コスト化等が実現できる。
【図面の簡単な説明】
【図1】本発明の実施例1を説明する装置構成図であ
る。
【図2】本発明の実施例2を説明する装置構成図であ
る。
【図3】本発明の実施例3の製造工程を示す半導体装置
の断面図である。
【図4】本発明の実施例4の製造工程を示す半導体装置
の断面図である。
【図5】本発明の実施例5の製造工程を示す半導体装置
の断面図である。
【図6】Ru膜の成膜速度の成膜温度依存について、酸
素吸着阻害気体と下地基板の影響を示した図である。
【図7】Ru膜の被覆率と成膜速度の酸素分圧との関係
を示した図である。
【図8】Ru膜の被覆率と成膜速度の酸素吸着阻害気体
の分圧との関係を示した図である。
【図9】上部電極形成後の酸化性雰囲気の熱処理温度と
キャパシタの耐電圧の関係を示した図である。
【図10】本発明の実施例6を説明する半導体装置の断
面図である。
【図11】従来の製造方法を示すための半導体装置の断
面図である。
【符号の説明】
1…プラグ 2…プラグ部層間絶縁膜 3…キャパシタ部層間絶縁膜 4…下部シード層 5…(化学的気相成長法による)下部ルテニウム電極 6…酸化物誘電体膜 7…上部電極 8…上部シード層 9…(化学的気相成長法による)上部ルテニウム電極 10…下部ルテニウム電極 11…Si基板 12…素子分離(SiO2) 13…拡散層 14…ワード線(poly−Si) 15…ワード線(WSi2) 16…第一のプラグ(poly−Si) 17…バリア層(Si34) 18…ビット線(poly−Si) 19…ビット線(WSi2) 20…第二のプラグ(poly−Si) 21…バリア(TiN) 22…プラグ部層間絶縁膜(SiO2) 23…層間絶縁膜(Si34) 24…キャパシタ部層間絶縁膜(SiO2) 25…下部Ruシード層 26…下部Ru電極 27…容量絶縁膜 28…上部Ruシード層 29…上部Ru電極 30…配線部層間絶縁膜(SiO2) 31…第二の配線層(W)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 生田目 俊秀 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 松井 裕一 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 4K030 AA09 AA11 AA14 CA04 CA11 DA02 HA04 LA15 5F038 AC05 AC10 AC15 EZ13 EZ14 EZ15 EZ17 EZ20 5F083 AD24 AD48 GA06 GA09 GA18 JA06 JA14 JA15 JA17 JA35 JA38 JA39 JA40 MA06 MA17 NA08 PR03 PR21 PR22 PR34 PR40

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】基板上の凹部を有する表面にルテニウム膜
    を形成する半導体装置の製造方法において、上記ルテニ
    ウム膜は、化学的気相成長法により、有機ルテニウム化
    合物を原料とし、酸素及び基板表面の酸素吸着を阻害す
    る酸素吸着阻害気体を存在させ、上記有機ルテニウム化
    合物の表面分解反応を制御して行うことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】半導体装置の高誘電体キャパシタの下部電
    極及び上部電極を化学的気相成長法によって形成する半
    導体装置の製造方法において、上記化学的気相成長法
    は、有機ルテニウム化合物を原料とし、酸素及び基板表
    面の酸素吸着を阻害する酸素吸着阻害気体を存在させ、
    上記有機ルテニウム化合物の表面分解反応を制御して行
    うことを特徴とする半導体装置の製造方法。
  3. 【請求項3】上記酸素吸着阻害気体は、室温で液体の状
    態で、上記有機ルテニウム化合物を少なくとも0.00
    1mol/l溶解し、かつ、沸点が150℃以下である
    ことを特徴とする請求項1又は2記載の半導体装置の製
    造方法。
  4. 【請求項4】上記酸素吸着阻害気体は、メタノール、エ
    タノール、1−プロパノール、2−プロパノール、イソ
    ブチルアルコール、1−ブタノール、2−ブタノール、
    ジエチルエーテル、ジイソプロプルエーテル、テトラヒ
    ドロフラン、テトラヒドロピラン、1,4−ジオキサ
    ン、アセトン、メチルエチルケトン及びトルエンからな
    る群から選ばれた少なくとも1種の化合物であることを
    特徴とする請求項1又は2記載の半導体装置の製造方
    法。
  5. 【請求項5】上記化学的気相成長法は、予め、ルテニウ
    ム、白金、イリジウム、ロジウム、オスミウム、パラジ
    ウム、コバルト、鉄及びこれらの合金からなる群から選
    ばれた少なくとも1種の金属からなるシード層を形成し
    た後に行うことを特徴とする請求項1から4のいずれか
    一に記載の半導体装置の製造方法。
JP2000221053A 2000-07-17 2000-07-17 半導体装置の製造方法 Pending JP2002033462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000221053A JP2002033462A (ja) 2000-07-17 2000-07-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000221053A JP2002033462A (ja) 2000-07-17 2000-07-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002033462A true JP2002033462A (ja) 2002-01-31

Family

ID=18715547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000221053A Pending JP2002033462A (ja) 2000-07-17 2000-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002033462A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217387A (ja) * 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置の製造方法
US6989304B1 (en) 2000-08-11 2006-01-24 Renesas Technology Corp. Method for manufacturing a ruthenium film for a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989304B1 (en) 2000-08-11 2006-01-24 Renesas Technology Corp. Method for manufacturing a ruthenium film for a semiconductor device
JP2002217387A (ja) * 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置の製造方法
JP4543357B2 (ja) * 2001-01-19 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6992022B2 (en) Fabrication method for semiconductor integrated devices
US7259058B2 (en) Fabricating method of semiconductor integrated circuits
EP1042529B1 (en) Method for selectively depositing bismuth based ferroelectric films
KR100737192B1 (ko) 반도체 장치 및 그 제조 방법
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
EP1212476B1 (en) Dielectric films and methods of forming same
US6512297B2 (en) CVD source material for forming an electrode, and electrode and wiring film for capacitor formed therefrom
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
EP1130628A1 (en) Semiconductor device and method for manufacturing the same
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6297122B1 (en) Method of forming conductive film and capacitor
US6989304B1 (en) Method for manufacturing a ruthenium film for a semiconductor device
US20030060008A1 (en) Method for fabricating capacitors in semiconductor devices
JP2002033462A (ja) 半導体装置の製造方法
KR20080038713A (ko) 원자층 증착을 이용하는 커패시터 제조 방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100507246B1 (ko) 반도체 장치의 제조 방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
KR100474592B1 (ko) 캐패시터 형성 방법