KR20020002721A - 고유전체 캐패시터의 제조 방법 - Google Patents
고유전체 캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20020002721A KR20020002721A KR1020000037007A KR20000037007A KR20020002721A KR 20020002721 A KR20020002721 A KR 20020002721A KR 1020000037007 A KR1020000037007 A KR 1020000037007A KR 20000037007 A KR20000037007 A KR 20000037007A KR 20020002721 A KR20020002721 A KR 20020002721A
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- high dielectric
- layer
- forming
- contact hole
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- UFQXGXDIJMBKTC-UHFFFAOYSA-N oxostrontium Chemical compound [Sr]=O UFQXGXDIJMBKTC-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910004491 TaAlN Inorganic materials 0.000 claims description 2
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고유전체 캐패시터의 제조 방법에 관한 것으로, 도전층이 형성된 반도체 기판상에 절연막 및 반사 방지막을 순차적으로 형성하는 단계와, 반사 방지막 및 절연막을 패터닝하여 도전층의 소정 부분이 노출되도록 제 1 콘택홀을 형성한 후 제 1 콘택홀내에 플러그를 형성하는 단계와, 플러그를 소정 두께 제거한 후 잔류된 플러그의 표면부에 금속 실리사이드층을 형성하고 금속 실리사이드층상에 베리어 금속층을 형성하는 단계와, 제 1 콘택홀내의 베리어 금속층을 소정 두께 식각한 후 잔류된 베리어 금속층상에 시드 금속층을 형성하는 단계와, 전체 상부면에 더미 산화막을 형성한 후 제 1 콘택홀내의 시드 금속층이 노출되도록 더미 산화막을 패터닝하여 제 2 콘택홀을 형성하고 제 2 콘택홀내에 하부전극을 형성하는 단계와, 더미 산화막을 제거한 후 전체 상부면에 유전체막 및 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 고유전체 캐패시터의 제조 방법에 관한 것으로, 특히, 베리어 금속(Barrier Metal)의 산화로 인한 정전용량(Capacitance)의 감소를 방지할 수 있도록 한 고유전체 캐패시터의 제조 방법에 관한 것이다.
일반적으로 디램(DRAM)과 같은 메모리 소자의 메모리 셀(Memory Cell)은 캐패시터와, 캐패시터에 정보를 저장하거나 저장된 정보를 독출하기 위한 트랜지스터로 이루어진다.
캐패시터는 반도체 기판에 형성된 트랜지스터의 접합영역에 하부전극이 연결되도록 구성되며, 접합영역과 하부전극간의 접속은 절연막에 형성된 콘택홀(Contact Hole)을 통해 이루어진다.
그런데 반도체 메모리 소자가 고집적화됨에 따라 소자의 크기가 감소되기 때문에 미세한 콘택홀을 통한 접합영역과 하부전극간의 접속이 어려워지고, 이에 따라 실제의 공정에서 많은 불량이 야기된다.
이러한 불량중에 하나가 콘택홀내에 형성된 플러그(Plug)상에 하부전극을 형성하는 과정에서 사진 공정시 발생되는 오정렬로 인한 불량인데, 이때 플러그상에 형성된 베리어 금속층의 노출이 발생된다. 그리고 노출된 베리어 금속층은 고유전체를 증착하는 과정에서 산소에 노출되어 산화되며, 이에 따라 고유전체의 유전율이 저하되어 캐패시터의 정전용량이 감소된다.
그래서 베리어 금속층의 산화가 방지되도록 저온에서 유전체를 증착하거나, 저온에서 열처리하는 기술을 개발하고 있지만, 아직 메모리 셀당 요구되는 충분한 정전용량을 확보하지 못하는 상태이다.
이러한 오정렬로 인한 문제점은 소자의 집적도가 증가됨에 따라 더욱 심각하게 발생되며, 이에 따라 새로운 기술의 개발이 요구된다.
한편, 오정렬로 인한 불량의 발생을 방지하기 위하여 캐패시터를 적층 구조가 아닌 요홈(Concave) 구조로 형성하는 방법이 연구되고 있다. 그러나 디자인 룰(Design Rule)이 감소됨에 따라 캐패시터가 차지하는 면적도 감소되기 때문에 요홈 구조의 캐패시터는 적층 구조보다 높은 단차를 갖게 된다. 그러므로 공정 마진의 감소로 인해 제조가 더욱 어려워진다.
이러한 오정렬로 인한 문제를 해결하기 위하여 최근 시드층(Seed Layer)을 이용한 전기도금법이 고려되고 있다. 일반적으로 전기도금법은 시드층이 필요한데, 전기적 접촉을 통하여 전기도금한 후 하부전극을 분리시켜야 하기 때문에 전면 식각이 필요하게 된다. 그러나 전면 식각시 시드층은 오정렬을 방지하는 데 도움이 되지 않으며, 전기도금층이 필연적으로 손실된다. 따라서 전기도금법을 이용하면 금속전극을 식각하지 않고 적층 구조를 형성할 수 있지만 오정렬로 인한 불량의 발생은 방지되지 않는다.
따라서 본 발명은 콘택홀내에 형성된 플러그를 소정 두께 식각하고 플러그상에 금속 실리사이드층, 베리어 금속층 및 시드 금속이 적층되도록 한 다음 상기 시드 금속상에 하부 전극이 연결되도록 하므로써 상기한 단점을 해소할 수 있는 고유전체 캐패시터의 제조 방법을 제공하는 데 그 목적이 있다.
도 1 내지 도 9는 본 발명에 따른 고유전체 캐패시터의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 기판 2: 도전층
3: 절연막 4: 반사 방지막
5: 플러그 6: 금속 실리사이드층
7: 베리어 금속층 8: 시드 금속
9: 더미 산화막 10: 하부전극
11: 유전체막 12: 상부전극
본 발명에 따른 고유전체 캐패시터의 제조 방법은 도전층이 형성된 반도체 기판상에 절연막 및 반사 방지막을 순차적으로 형성하는 단계와, 반사 방지막 및 절연막을 패터닝하여 도전층의 소정 부분이 노출되도록 제 1 콘택홀을 형성한 후 제 1 콘택홀내에 플러그를 형성하는 단계와, 플러그를 소정 두께 제거한 후 잔류된 플러그의 표면부에 금속 실리사이드층을 형성하고 금속 실리사이드층상에 베리어 금속층을 형성하는 단계와, 제 1 콘택홀내의 베리어 금속층을 소정 두께 식각한 후 잔류된 베리어 금속층상에 시드 금속층을 형성하는 단계와, 전체 상부면에 더미 산화막을 형성한 후 제 1 콘택홀내의 시드 금속층이 노출되도록 더미 산화막을 패터닝하여 제 2 콘택홀을 형성하고 제 2 콘택홀내에 하부전극을 형성하는 단계와, 더미 산화막을 제거한 후 전체 상부면에 유전체막 및 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어진다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 9는 본 발명에 따른 고유전체 캐패시터의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1은 도전층(2)이 형성된 반도체 기판(1)상에 절연막(3)을 형성한 후 상기 절연막(3)상에 300 내지 1000Å 두께의 반사 방지막(4)을 형성한 상태의 단면도로서, 상기 도전층은 도프트(Doped) 폴리실리콘을 증착하는 단계와, 활성화를 위해 열처리하는 단계에 의해 형성되고, 상기 절연막(3)은 산화막으로 형성되며, 상기 반사 방지막(4)은 산화막과의 식각 선택비가 높은 질화막(SiON)으로 형성된다.
도 2는 상기 반사 방지막(4) 및 절연막(3)을 패터닝하여 상기 도전층(2)의 소정 부분이 노출되도록 제 1 콘택홀을 형성한 후 상기 제 1 콘택홀내에 플러그(5)를 형성한 상태의 단면도로서, 상기 플러그(5)는 화학기상증착(CVD) 방식으로 도프트 폴리실리콘을 500 내지 3000Å의 두께로 증착한 후 전면식각하므로써 형성된다.
도 3은 전면식각 공정으로 상기 플러그(5)를 소정 두께, 예를들어, 500 내지 1500Å 제거한 후 전체 상부면에 티타늄(Ti)과 같은 금속을 100 내지 300Å의 두께로 증착하고 열처리하여 상기 제 1 콘택홀내에 잔류된 플러그(5)의 표면부에 금속 실리사이드층(6)이 형성되도록 한 후 미반응된 금속을 습식 식각으로 제거하고 전체 상부면에 베리어 금속층(7)을 형성한 다음 표면을 평탄화시켜 상기 제 1 콘택홀내의 상기 금속 실리사이드층(6)상에만 베리어 금속층(7)이 잔류되도록 한 상태의 단면도로서, 상기 열처리는 급속 열처리(RTP) 방식으로 실시되며, 상기 평탄화는 화학적 기계적 연마(CMP) 방법으로 실시된다. 또한, 상기 베리어 금속층(7)은 TiN 또는 3성분계의 화산 방지막인 TiSiN, TiAlN, TaSiN, TaAlN을 물리기상증착(PVD) 또는 화학기상증착(CVD) 방식으로 증착하여 형성할 수 있다.
도 4는 상기 반사 방지막(4)과의 식각 선택비가 높은 식각 가스, 예를들어, CF4를 이용하여 상기 제 1 콘택홀내의 상기 베리어 금속층(7)을 소정 두께 건식 식각한 상태의 단면도이다.
도 5는 화학기상증착(CVD) 방식으로 상기 제 1 콘택홀이 매립되도록 전체 상부면에 시드 금속(8)을 증착한 상태의 단면도로서, 상기 시드 금속(8)으로는 루테늄(Ru), 백금(Pt), 이리듐(Ir), 트론튬 산화물(SrO), 텅스텐(W), 몰리브듐(Mo), 코발트(Co), 니켈(Ni), 금(Au), 은(Ag)과 같은 귀금속(Noble Metal)류가 사용되며, 상기 시드 금속(8)은 후속 전기도금시 시드 역할을 하게 된다.
도 6은 상기 시드 금속(8)을 평탄화시키므로써 상기 제 1 콘택홀내의 베리어 금속층(7)상에만 시드 금속(8)이 잔류된 상태의 단면도로서, 상기 평탄화는 화학적 기계적 연마(CMP) 또는 에치백(Etch Back) 공정으로 실시된다.
도 7은 전체 상부면에 더미 산화막(9)을 5000 내지 10000Å의 두께로 형성한 후 상기 제 1 콘택홀내의 시드 금속(8)이 노출되도록 상기 더미 산화막(9)을 패터닝하여 제 2 콘택홀을 형성하고 전기도금법으로 상기 제 2 콘택홀내에만 선택적으로 소정 두께, 예를들어, 3000 내지 10000Å 두께의 금속을 증착하여 하부전극(10)이 형성되도록 한 상태의 단면도로서, 이때, 전기도금을 하기 위하여 상기 반도체 기판(1) 가장자리부의 상기 도전층(2)에 전류밀도(Current Density)가 0.1 내지 10㎃/㎠ 정도인 전원을 공급하며, 상기 금속으로는 백금(Pt)을 사용한다.
도 8은 HF 또는 BOE 용액을 이용한 습식 식각 공정으로 상기 더미 산화막(9)을 제거한 상태의 단면도이고, 도 9는 전체 상부면에 유전체막(11) 및 상부전극(12)을 순차적으로 형성한 상태의 단면도로서, 상기 유전체막(11)은 BST 등과 같은 고유전체를 400 내지 600℃의 온도에서 화학기상증착(CVD) 방식으로 150 내지 500Å의 두께로 증착하는 단계와, 유전특성이 확보되도록 500 내지 700℃의 온도 및 질소(N) 분위기에서 30 내지 180초동안 급속 열처리(RTP)하는 단계에 의해 형성되며, 상기 상부전극(12)은 백금(Pt), 루테늄(Ru) 또는 트론튬 산화물(SrO)을화학기상증착(CVD) 방식으로 증착하므로써 형성된다.
상기와 같이 본 발명은 콘택홀내에 형성된 플러그를 소정 두께 식각하고 플러그상에 금속 실리사이드층, 베리어 금속층 및 시드 금속이 적층되도록 한 다음 상기 시드 금속상에 하부 전극이 연결되도록 하므로써 하부전극을 형성하는 과정에서 오정렬이 발생되더라도 베리어 금속층의 노출이 완전히 방지된다. 따라서 유전체막의 고유전율이 유지되어 충분한 정전용량의 확보가 이루어지며, 이에 따라 소자의 신뢰성 및 수율이 향상된다.
또한, 본 발명을 01㎛의 디자인 룰을 갖는 소자의 제조에 적용하면 적층 구조의 백금 전극을 형성할 수 있으므로 전기적 특성이 우수한 고유전체 캐패시터의 제조가 가능해진다.
Claims (13)
- 도전층이 형성된 반도체 기판상에 절연막 및 반사 방지막을 순차적으로 형성하는 단계와,상기 반사 방지막 및 절연막을 패터닝하여 상기 도전층의 소정 부분이 노출되도록 제 1 콘택홀을 형성한 후 상기 제 1 콘택홀내에 플러그를 형성하는 단계와,상기 플러그를 소정 두께 제거한 후 잔류된 플러그의 표면부에 금속 실리사이드층을 형성하고 상기 금속 실리사이드층상에 베리어 금속층을 형성하는 단계와,상기 제 1 콘택홀내의 상기 베리어 금속층을 소정 두께 식각한 후 잔류된 상기 베리어 금속층상에 시드 금속층을 형성하는 단계와,전체 상부면에 더미 산화막을 형성한 후 상기 제 1 콘택홀내의 시드 금속층이 노출되도록 상기 더미 산화막을 패터닝하여 제 2 콘택홀을 형성하고 상기 제 2 콘택홀내에 하부전극을 형성하는 단계와,상기 더미 산화막을 제거한 후 전체 상부면에 유전체막 및 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 도전층은 도프트 폴리실리콘으로 이루어진 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 절연막은 산화막으로 이루어지며, 상기 반사 방지막은 질화막으로 이루어진 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 플러그는 도프트 폴리실리콘으로 이루어진 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 금속 실리사이드층은 금속을 증착한 후 열처리하는 단계와, 미반응된 금속을 습식 식각으로 제거하는 단계에 의해 형성되는 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 5 항에 있어서,상기 금속은 티나늄(Ti)인 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 베리어 금속층은 TiN, TiSiN, TiAlN, TaSiN 및 TaAlN중 어느 하나의 물질로 이루어진 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 시드 금속층은 루테늄(Ru), 백금(Pt), 이리듐(Ir), 트론튬 산화물(SrO), 텅스텐(W), 몰리브듐(Mo), 코발트(Co), 니켈(Ni), 금(Au) 및 은(Ag)중 어느 하나의 물질로 이루어진 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 더미 산화막은 5000 내지 10000Å의 두께로 형성되는 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 하부전극은 백금(Pt)으로 이루어지며, 전기도금법으로 형성되는 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 더미 산화막은 HF 및 BOE 용액중 어느 하나의 용액으로 제거되는 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 유전체막은 400 내지 600℃의 온도에서 화학기상증착 방식으로 BST를 150 내지 500Å의 두께로 증착하는 단계와, 유전특성이 확보되도록 500 내지 700℃의 온도 및 질소(N) 분위기에서 30 내지 180초동안 급속 열처리하는 단계에 의해 형성되는 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 상부전극은 화학기상증착 방식으로 증착된 백금(Pt), 루테늄(Ru) 및 트론튬 산화물(SrO)중 어느 하나의 물질로 이루어진 것을 특징으로 하는 고유전체 캐패시터의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037007A KR100569587B1 (ko) | 2000-06-30 | 2000-06-30 | 고유전체 캐패시터의 제조 방법 |
| GB0115506A GB2368725B (en) | 2000-06-30 | 2001-06-25 | Semiconductor memory device and fabrication |
| US09/888,060 US6734061B2 (en) | 2000-06-30 | 2001-06-25 | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor |
| DE10134499A DE10134499A1 (de) | 2000-06-30 | 2001-06-28 | Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben |
| JP2001199320A JP4748887B2 (ja) | 2000-06-30 | 2001-06-29 | 半導体メモリの製造方法 |
| CNB011175621A CN1276511C (zh) | 2000-06-30 | 2001-06-29 | 具有接触电容器电极的插塞的半导体存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037007A KR100569587B1 (ko) | 2000-06-30 | 2000-06-30 | 고유전체 캐패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002721A true KR20020002721A (ko) | 2002-01-10 |
| KR100569587B1 KR100569587B1 (ko) | 2006-04-10 |
Family
ID=19675270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000037007A KR100569587B1 (ko) | 2000-06-30 | 2000-06-30 | 고유전체 캐패시터의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6734061B2 (ko) |
| JP (1) | JP4748887B2 (ko) |
| KR (1) | KR100569587B1 (ko) |
| CN (1) | CN1276511C (ko) |
| DE (1) | DE10134499A1 (ko) |
| GB (1) | GB2368725B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428658B1 (ko) * | 2002-04-26 | 2004-04-28 | 주식회사 하이닉스반도체 | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448852B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US7078296B2 (en) * | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| US7214594B2 (en) * | 2002-03-26 | 2007-05-08 | Intel Corporation | Method of making semiconductor device using a novel interconnect cladding layer |
| US20040036129A1 (en) * | 2002-08-22 | 2004-02-26 | Micron Technology, Inc. | Atomic layer deposition of CMOS gates with variable work functions |
| KR100500472B1 (ko) * | 2003-10-13 | 2005-07-12 | 삼성전자주식회사 | 리세스 게이트 트랜지스터 구조 및 형성방법 |
| US6967131B2 (en) * | 2003-10-29 | 2005-11-22 | International Business Machines Corp. | Field effect transistor with electroplated metal gate |
| TWI272725B (en) * | 2005-04-15 | 2007-02-01 | Quanta Display Inc | Method of fabricating TFT array substrate and metal layer thereof |
| JP2007067068A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100827437B1 (ko) * | 2006-05-22 | 2008-05-06 | 삼성전자주식회사 | Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
| TW201015718A (en) * | 2008-10-03 | 2010-04-16 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375760A (en) * | 1976-12-16 | 1978-07-05 | Nec Corp | Manufacture for semiconductor device |
| JP2956582B2 (ja) * | 1995-04-19 | 1999-10-04 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| JP2953369B2 (ja) * | 1996-01-17 | 1999-09-27 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| KR100219506B1 (ko) | 1996-12-04 | 1999-09-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| KR100243285B1 (ko) * | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| JPH10340871A (ja) * | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JPH1174487A (ja) * | 1997-06-30 | 1999-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11265984A (ja) * | 1998-03-17 | 1999-09-28 | Sony Corp | 半導体装置の製造方法 |
| JP3672436B2 (ja) * | 1998-05-19 | 2005-07-20 | シャープ株式会社 | 太陽電池セルの製造方法 |
| JP3905977B2 (ja) * | 1998-05-22 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000101042A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 半導体記憶装置 |
| JP2000174224A (ja) * | 1998-12-01 | 2000-06-23 | Hitachi Ltd | 誘電体キャパシタ及び半導体装置並びに混載ロジック |
| KR100289739B1 (ko) * | 1999-04-21 | 2001-05-15 | 윤종용 | 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법 |
| US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
| TW425711B (en) | 1999-11-26 | 2001-03-11 | Taiwan Semiconductor Mfg | Manufacturing method for capacitor |
| JP2001189437A (ja) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3976462B2 (ja) * | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2001244434A (ja) * | 2000-02-25 | 2001-09-07 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| JP2001274349A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-06-30 KR KR1020000037007A patent/KR100569587B1/ko not_active IP Right Cessation
-
2001
- 2001-06-25 US US09/888,060 patent/US6734061B2/en not_active Expired - Fee Related
- 2001-06-25 GB GB0115506A patent/GB2368725B/en not_active Expired - Fee Related
- 2001-06-28 DE DE10134499A patent/DE10134499A1/de not_active Ceased
- 2001-06-29 JP JP2001199320A patent/JP4748887B2/ja not_active Expired - Fee Related
- 2001-06-29 CN CNB011175621A patent/CN1276511C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428658B1 (ko) * | 2002-04-26 | 2004-04-28 | 주식회사 하이닉스반도체 | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2368725B (en) | 2004-12-08 |
| GB2368725A (en) | 2002-05-08 |
| CN1330407A (zh) | 2002-01-09 |
| CN1276511C (zh) | 2006-09-20 |
| JP2002043440A (ja) | 2002-02-08 |
| US20020013027A1 (en) | 2002-01-31 |
| JP4748887B2 (ja) | 2011-08-17 |
| KR100569587B1 (ko) | 2006-04-10 |
| DE10134499A1 (de) | 2002-06-06 |
| US6734061B2 (en) | 2004-05-11 |
| GB0115506D0 (en) | 2001-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4088052B2 (ja) | 半導体装置の製造方法 | |
| KR20010113324A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100569587B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| US20030139017A1 (en) | Method for fabricating capacitors | |
| KR100428658B1 (ko) | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 | |
| KR100342821B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020001372A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US20030040162A1 (en) | Method for fabricating a capacitor | |
| US6596548B2 (en) | Method for fabricating a capacitor of a semiconductor device | |
| JP2001210806A (ja) | 電気メッキ法を利用して下部電極を形成する方法 | |
| US6500708B2 (en) | Method for forming capacitor of semiconductor device | |
| KR19980065687A (ko) | 커패시터의 제조방법 | |
| US6511880B2 (en) | Capacitor of a semiconductor device and method of manufacturing the same | |
| KR100443361B1 (ko) | 전기화학증착법을 이용한 캐패시터 제조방법 | |
| KR100448852B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020000048A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100403952B1 (ko) | 캐패시터의 제조 방법 | |
| KR100448243B1 (ko) | 캐패시터의 제조 방법 | |
| KR20040051189A (ko) | 루테늄 비트라인을 구비하는 반도체 소자 및 그의 제조 방법 | |
| KR100414869B1 (ko) | 캐패시터의 제조 방법 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100694995B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100676534B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20020010308A (ko) | 반도체 소자의 금속전극 형성 방법 | |
| KR20010027679A (ko) | 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |