KR19980065687A - 커패시터의 제조방법 - Google Patents

커패시터의 제조방법 Download PDF

Info

Publication number
KR19980065687A
KR19980065687A KR1019970000800A KR19970000800A KR19980065687A KR 19980065687 A KR19980065687 A KR 19980065687A KR 1019970000800 A KR1019970000800 A KR 1019970000800A KR 19970000800 A KR19970000800 A KR 19970000800A KR 19980065687 A KR19980065687 A KR 19980065687A
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
forming
plug
metal
Prior art date
Application number
KR1019970000800A
Other languages
English (en)
Inventor
호라이 히데끼
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970000800A priority Critical patent/KR19980065687A/ko
Publication of KR19980065687A publication Critical patent/KR19980065687A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 커패시터의 제조 방법을 개시한다. 이는 불순물이 도핑된 다결정 실리콘을 사용하여 반도체 기판 상에 형성된 콘택 홀을 메움으로써 플러그를 형성하는 단계; 상기 플러그가 형성된 반도체 기판 상에 장벽층을 형성하는 단계; 상기 장벽층 상에 백금족 금속 및 고융점 금속 중 어느 하나를 사용하여 전극층을 형성하는 단계; 상기 전극층/장벽층이 상기 플러그 상부에서 상기 플러그보다 크게 남겨지도록 패터닝함으로써 스토리지 전극/장벽층을 형성하는 단계; 상기 스토리지 전극/장벽층 표면에 그 구성 물질이 도전성 금속 및 도전성 금속의 산화물 중 어느 하나인 물질층을 형성하는 단계; 및 상기 단계들에 의해 형성된 결과물의 구조를따라 유전막과 플레이트 전극을 차례로 형성하는 단계로 이루어진다. 즉, 유전막을 형성하는 공정시 장벽층이 산소 분위기에 노출되는 않아 장벽층이 산화되지 않고 그 결과 플러그와 스토리지 전극 사이의 저항이 증가되는 것을 방지할 수 있다.

Description

커패시터의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 유전율이 큰 물질을 사용하여 형성된 유전막을 구비하는 커패시터에서 장벽층으로 인한 문제점을 해결하기 위한 커패시터의 제조 방법에 관한 것이다.
디램(DRAM) 소자의 집적도가 증가할수록 커패시터가 차지하는 면적은 점점 감소하고 있으므로 제한된 면적 내에서 용량을 증가시키는 방법이 연구되고 있다.
이러한 방법에는 하부 전극을 3차원적인 구조로 형성하여 그 표면적을 증가시키는 방법과 고유전 물질, 즉 NO(Nitride Oxide)보다 유전율이 100배 이상 큰 유전 물질을 사용하여 유전막을 형성하는 방법 등이 있다.
이중 고유전 물질을 사용하여 유전막을 형성하면 공정이 단순해지고 단차가 낮아지는 잇점이 있다.
도 1a 내지 도 1c는 종래 기술에 의한 커패시터의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도면 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 4는 콘택 홀을, 5는 플러그(Plug)를, 7·7a는 장벽층(barrier layer)을, 9·9a는 스토리지 전극을, 11은 유전막을 그리고 13은 플레이트 전극을 각각 나타낸다.
도 1a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(1)상에 절연 물질을 증착한 후 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝하여 콘택 홀(4) 및 층간 절연층(3)을 형성하는 공정, 상기 콘택 홀(4)이 형성된 반도체 기판(1)전면에 불순물이 도핑된 다결정 실리콘을 증착한 후 상기 층간 절연층(3)이 드러날때까지 화학기계적 연마(CMP)함으로써 상기 콘택홀(4)을 메우는 플러그(5)를 형성하는 공정, 상기 반도체 기판(1) 상에 티타늄 질화물(TiN)을 증착하여 장벽층(7)을 형성하는 공정 그리고 상기 장벽층(7) 상에 고융점 금속을 증착하여 전극층(9)을 형성하는 공정을 차례로 진행한다.
상기 장벽층(9)은 상기 전극층(9)과 상기 플러그(5) 사이의 반응을 방지하기 위한 것인데, 이때 상기 전극층(9)은 백금(Pt)을 사용하여 형성할 수 있다.
도 1b를 참조하면, 사진 식각 방법을 이용하여 상기 전극층(9)/장벽층(7)이 상기 플러그(5) 상부에서 상기 플러그(5)보다 크게 남겨지도록 건식 식각함으로써 스토리지 전극(9a)/장벽층(7a)을 형성한다.
도 1c를 참조하면, 상기 공정들로 인해 형성된 결과물이 구조를따라 유전막(11)과 플레이트 전극(13)을 차례로 형성한다.
상기 유전막(11)을 형성하는 공정은 산소 플라즈마 분위기에서 진행하는데, 이때 상기 장벽층(7a)의 구성 물질인 티타늄 질화물(TiN)이 산화되어 티타늄 산화물(TiO2)이 형성된다. 상기 티타늄 산화물은 부도체이므로 상기 플러그(5)와 스토리지 전극(9a) 사이의 저항을 증가시키는 문제점이 있다.
상기 유전막(11)은 유전율이 큰 물질, 예컨대 (BaSr)TiO3,Pb(Zr,Ti)O3, SrBi2Ta2O9, SrBi2TaNbO9,Bi4Ti3O12등 중에서 어느 하나를 사용하여 형성한다.
본 발명이 이루고자 하는 기술적 과제는, 상기의 문제점을 해결하기 위한 커패시터의 제조 방법을 제공하는데 있다.
도 1a 내지 도 1c는 종래 기술에 의한 커패시터의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 2a 내지 도 2d는 본 발명에 의한 커패시터의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 3은 양극 석출법을 설명하기 위한 도면이다.
상기 과제를 이루기 위하여 본 발명은, 불순물이 도핑된 다결정 실리콘을 사용하여 반도체 기판 상에 형성된 콘택 홀을 메움으로써 플러그를 형성하는 단계; 상기 플러그가 형성된 반도체 기판 상에 장벽층을 형성하는 단계; 상기 장벽층 상에 백금족 금속 및 고융점 금속 중 어느 하나를 사용하여 전극층을 형성하는 단계; 상기 전극층/장벽층이 상기 플러그 상부에서 상기 플러그보다 크게 남겨지도록 패터닝함으로써 스토리지 전극/장벽층을 형성하는 단계; 상기 스토리지 전극/장벽층 표면에 그 구성 물질이 도전성 금속 및 도전성 금속의 산화물 중 어느 하나인 물질층을 형성하는 단계; 및 상기 단계들에 의해 형성된 결과물의 구조를따라 유전막과 플레이트 전극을 차례로 형성하는 단계를 구비하는 것을 특징으로하는 커패시터 제조 방법을 제공한다.
상기 물질층은 무전해 도금법 및 양극 석출법 중 어느 하나를 이용하여 형성하는 것이 바람직하다.
상기 장벽층은 금속과 질소의 화합물, 금속 실리사이드 및 백금족 산화물 중 하나 이상을 조합하여 하나 이상의 층(Layer)으로 형성하는 것이 바람직하다.
상기 전극층은 백금(Pt), 이리듐(Ir), 루데늄(Ru), 오스뮴(Os), 로듐(Rh), 텅스텐(W), 몰리브덴(Mo), 코발트(Co) 중 어느 하나를 사용하여 형성하는 것이 바람직하다.
또한 상기 물질층은 백금족 금속의 수용성염을 사용하여 형성하거나 백금족 금속들 중 어느 하나 및 하나 이상의 물질을 조합하여 형성하거나 백금족 금속의 산화물 중 어느 하나 및 하나 이상의 물질을 조합하여 형성하는 것이 바람직하다.
상기 유전막은 Ta2O5, SiO2, Si3N4,SrTiO3, (BaSr)TiO3,PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3및 Bi4Ti3O12중 어느 하나를 사용하여 형성하는 것이 바람직하다.
따라서 본 발명에 의한 커패시터의 제조 방법은, 유전막을 형성하는 공정시 장벽층이 산소 분위기에 노출되는 않아 장벽층이 산화되지 않고 그 결과 플러그와 스토리지 전극 사이의 저항이 증가되는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 의한 커패시터의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 21은 반도체 기판을, 23은 층간 절연층을, 24는 콘택 홀을, 25는 플러그(Plug)를, 27·27a는 장벽층(barrier layer)을, 29는 전극층을, 29a는 스토리지 전극을, 31은 물질층을, 33은 유전막을 그리고 35는 플레이트 전극을 각각 나타낸다.
도 2a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(21)상에 절연 물질을 증착한 후 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝하여 콘택 홀(24) 및 층간 절연층(23)을 형성하는 공정과 상기 콘택 홀(24)이 형성된 반도체 기판(21)전면에 불순물이 도핑된 다결정 실리콘을 증착한 후 상기 층간 절연층(23)이 드러날때까지 화학기계적 연마(CMP)함으로써 상기 콘택홀(24)을 메우는 플러그(25)를 형성하는 공정을 진행한다.
이어서 상기 반도체 기판(21) 상에 장벽층(27)과 전극층(29)을 차례로 형성한다.
상기 장벽층(27)은 상기 전극층(29)과 상기 플러그(25) 사이의 반응을 방지하기 위한 것으로 금속과 질소의 화합물, 금속 실리사이드 및 백금족 산화물 중 어느 하나의 물질을 사용하여 하나 이상의 층(Layer)으로 형성한다.
상기 질소 화합물로는 TiN, Ti-Al-N, Ti-Si-N, TaN, Ta-Si-N, Ta-Al-N, WN등이 있다.
상기 전극층(29)은 백금족 금속 및 고융점 금속 중 어느 하나를 사용하여 형성하는데, 상기 백금족 금속에는 백금(Pt), 이리듐(Ir), 루데늄(Ru), 오스뮴(Os), 로듐(Rh)이 있고 상기 고융점 금속에는 텅스텐(W), 몰리브덴(Mo), 코발트(Co)등이 있다.
도 2b를 참조하면, 사진 공정 및 반응성 이온빔 식각(Reactive Ion-beam Etching) 공정을 이용하여 상기 전극층(29)/장벽층(27)이 상기 플러그(25) 상부에서 상기 플러그(25)보다 크게 남겨지도록 건식 식각함으로써 스토리지 전극(29a)/장벽층(27a)을 형성한다.
도 2c를 참조하면, 양극 석출 방법 및 무전해 도금 방법 중 어느 하나를 이용하여 상기 스토리지 전극(29a)과 장벽층(27a) 표면에 그 구성 물질이 도전성 금속 및 도전성 금속의 산화물 중 어느 하나인 물질층(31)을 형성한다.
상기 물질층(31)은 루데니움(Ru), 이리듐(Ir), 로듐(Rh), 오스뮴(Os), 백금(Pt)과 같은 백금족 금속의 수용성염을 사용하여 형성하거나 백금족 금속들 중 어느 하나 및 하나 이상의 물질을 조합하여 형성하거나 백금족 금속의 산화물 중 어느 하나 및 하나 이상의 물질을 조합하여 형성하는데, 이는 후속되는 공정, 즉 유전막을 형성하는 산소분위기의 공정에서 산소가 상기 장벽층(27a)으로 확산되어 상기 장벽층(27a)이 산화되는 것을 방지하기 위한 것이다.
무전해 전기 도금 방법과 양극 석출 방법을 이용하여 스토리지 전극(29a)과 장벽층(27a) 표면에 금속 수산화물을 석출한 후 열처리 공정을 진행하여 그 구성 물질이 도전성 금속 및 도전성 금속의 산화물 중 어느 하나인 물질층(31)을 형성한다.
상기 무전해 전기 도금 방법은 음극에 금속 수산화물 박막을 형성하는데 비해 상기 양극 석출 방법은 양극에 금속 수산화물 박막을 형성한다.
상기 양극 석출 방법을 도 3에 나타내었는데, 이를 설명하면 백금족 금속의 수용성염, 예컨대 이리듐과 황산의 혼합 용액이 채워진 약액조(41)에 반도체 기판(21)과 백금 전극(42)을 넣고 상기 반도체 기판(21)에는 양극을 연결하고 백금 전극(42)에는 음극을 연결한다.
그 결과 절연 물질로 이루어진 층간 절연층(23) 상에는 이리듐 수산화물이 석출되지 않고 도전성 물질로 이루어진 스토리지 전극(29a)과 장벽층(27a) 표면에만 이리듐 수산화물이 석출되어 금속 수산화물 박막(30), 즉 이리듐 수산화막이 형성된다. 이어서 상기 금속 수산화물 박막(30)을 열처리하여 물질층(31)을 형성하는데 그 방법 중 하나는 상기 금속 수산화물 박막(30)이 형성된 반도체 기판(21)을 진공 분위기에서 400℃ 이상의 온도로 열처리함으로써 그 구성 물질이 도전성 금속, 즉 이리듐인 물질층(31)이 형성된다.
다른 방법으로는 산소 분위기에서 400℃ 이상의 온도로 열처리함으로써 그 구성 물질이 도전성 금속의 산화물, 즉 이리듐 산화물(IrO2)인 물질층(31)을 형성할 수 있다.
도 2d를 참조하면, 상기 공정들로 인해 형성된 결과물의 구조를따라 유전막(33)과 플레이트 전극(35)을 차례로 형성한다.
상기 유전막(33)은 유전율이 큰 물질, 예컨대 Ta2O5, SiO2, Si3N4,SrTiO3, (BaSr)TiO3,PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3및 Bi4Ti3O12중 어느 하나를 사용하여 형성한다.
상기 유전막(33)을 형성하는 공정은 산소 플라즈마(O2Plasma) 분위기에서 진행하는데, 이때 상기 장벽층(27a)은 상기 물질층(31)에 의해 산소에 노출되지 않으므로 산화되지 않는다.
상기 플레이트 전극(35)은 백금족 금속 및 백금족 금속의 산화물 중 어느 하나를 사용하여 형성한다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 커패시터의 제조 방법은, 유전막을 형성하는 공정시 장벽층이 산소 분위기에 노출되는 않아 장벽층이 산화되지 않고 그 결과 플러그와 스토리지 전극 사이의 저항이 증가되는 것을 방지할 수 있다.

Claims (8)

  1. 불순물이 도핑된 다결정 실리콘을 사용하여 반도체 기판 상에 형성된 콘택 홀을 메움으로써 플러그를 형성하는 단계; 상기 플러그가 형성된 반도체 기판 상에 장벽층을 형성하는 단계; 상기 장벽층 상에 백금족 금속 및 고융점 금속 중 어느 하나를 사용하여 전극층을 형성하는 단계; 상기 전극층/장벽층이 상기 플러그 상부에서 상기 플러그보다 크게 남겨지도록 패터닝함으로써 스토리지 전극/장벽층을 형성하는 단계; 상기 스토리지 전극/장벽층 표면에 그 구성 물질이 도전성 금속 및 도전성 금속의 산화물 중 어느 하나인 물질층을 형성하는 단계; 및 상기 단계들에 의해 형성된 결과물의 구조를따라 유전막과 플레이트 전극을 차례로 형성하는 단계를 구비하는 것을 특징으로하는 커패시터 제조 방법.
  2. 제 1 항에 있어서, 상기 물질층은 무전해 도금법 및 양극 석출법 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.
  3. 제 1 항에 있어서, 상기 장벽층은 금속과 질소의 화합물, 금속 실리사이드 및 백금족 산화물 중 하나 이상을 조합하여 하나 이상의 층(Layer)으로 형성하는 것을 특징으로하는 커패시터 제조 방법.
  4. 제 1 항에 있어서, 상기 전극층은 백금(Pt), 이리듐(Ir), 루데늄(Ru), 오스뮴(Os), 로듐(Rh), 텅스텐(W), 몰리브덴(Mo), 코발트(Co) 중 어느 하나를 사용하는 것을 특징으로하는 커패시터 제조 방법.
  5. 제 1 항에 있어서, 상기 물질층은 백금족 금속의 수용성염을 사용하여 형성하는 것을 특징으로하는 커패시터 제조 방법.
  6. 제 1 항에 있어서, 상기 물질층은 백금족 금속들 중 어느 하나 및 하나 이상의 물질을 조합하여 형성하는 것을 특징으로하는 커패시터 제조 방법.
  7. 제 1 항에 있어서, 상기 물질층은 백금족 금속의 산화물 중 어느 하나 및 하나 이상의 물질을 조합하여 형성하는 것을 특징으로하는 커패시터 제조 방법.
  8. 제 1 항에 있어서, 상기 유전막은 Ta2O5, SiO2, Si3N4,SrTiO3, (BaSr)TiO3,PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3및 Bi4Ti3O12중 어느 하나를 사용하여 형성하는 것을 특징으로하는 커패시터 제조 방법.
KR1019970000800A 1997-01-14 1997-01-14 커패시터의 제조방법 KR19980065687A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970000800A KR19980065687A (ko) 1997-01-14 1997-01-14 커패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000800A KR19980065687A (ko) 1997-01-14 1997-01-14 커패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR19980065687A true KR19980065687A (ko) 1998-10-15

Family

ID=65952389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000800A KR19980065687A (ko) 1997-01-14 1997-01-14 커패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR19980065687A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384867B1 (ko) * 2001-05-03 2003-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR20030048203A (ko) * 2001-12-11 2003-06-19 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR100438673B1 (ko) * 2001-12-29 2004-07-03 주식회사 하이닉스반도체 무전해도금법을 이용한 백금막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100843940B1 (ko) * 2002-06-29 2008-07-03 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100843936B1 (ko) * 2002-06-29 2008-07-03 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR100877093B1 (ko) * 2002-06-21 2009-01-07 주식회사 하이닉스반도체 반도체 메모리장치의 커패시터 제조 방법
KR101239845B1 (ko) * 2011-06-15 2013-03-06 한국기계연구원 태양전지 및 이의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384867B1 (ko) * 2001-05-03 2003-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR20030048203A (ko) * 2001-12-11 2003-06-19 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR100438673B1 (ko) * 2001-12-29 2004-07-03 주식회사 하이닉스반도체 무전해도금법을 이용한 백금막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100877093B1 (ko) * 2002-06-21 2009-01-07 주식회사 하이닉스반도체 반도체 메모리장치의 커패시터 제조 방법
KR100843940B1 (ko) * 2002-06-29 2008-07-03 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100843936B1 (ko) * 2002-06-29 2008-07-03 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR101239845B1 (ko) * 2011-06-15 2013-03-06 한국기계연구원 태양전지 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR100190111B1 (ko) 반도체장치의 커패시터 제조방법
KR100308241B1 (ko) 반도체장치의 제조방법
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US6211005B1 (en) Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof
US6294425B1 (en) Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
US20010025976A1 (en) Method for manufacturing a capacitor of a semiconductor device
KR100269310B1 (ko) 도전성확산장벽층을사용하는반도체장치제조방법
JP2001237400A (ja) 半導体素子のキャパシタ製造方法
JP2003031689A (ja) 半導体装置の製造方法、及び半導体装置
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010113324A (ko) 반도체 소자의 캐패시터 제조 방법
KR19980065687A (ko) 커패시터의 제조방법
KR20010035711A (ko) 반도체 소자의 커패시터 제조 방법
EP0847083B1 (en) A method for manufacturing a capacitor for a semiconductor device
JPH1154703A (ja) 高誘電体キャパシタの製造方法
KR20010060562A (ko) 반도체 소자의 캐패시터 제조방법
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100474589B1 (ko) 캐패시터제조방법
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000001619A (ko) 굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법
KR20010059002A (ko) 반도체 소자의 캐패시터 형성방법
JP3929743B2 (ja) 容量素子の製造方法
KR100541374B1 (ko) 백금 하부전극을 구비하는 캐패시터 제조 방법
KR100403952B1 (ko) 캐패시터의 제조 방법
KR100358163B1 (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid