KR100843936B1 - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR100843936B1
KR100843936B1 KR1020020037649A KR20020037649A KR100843936B1 KR 100843936 B1 KR100843936 B1 KR 100843936B1 KR 1020020037649 A KR1020020037649 A KR 1020020037649A KR 20020037649 A KR20020037649 A KR 20020037649A KR 100843936 B1 KR100843936 B1 KR 100843936B1
Authority
KR
South Korea
Prior art keywords
film
storage electrode
forming
electrode contact
entire surface
Prior art date
Application number
KR1020020037649A
Other languages
English (en)
Other versions
KR20040002203A (ko
Inventor
정수옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037649A priority Critical patent/KR100843936B1/ko
Publication of KR20040002203A publication Critical patent/KR20040002203A/ko
Application granted granted Critical
Publication of KR100843936B1 publication Critical patent/KR100843936B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K15/00—Check valves
    • F16K15/02—Check valves with guided rigid valve members
    • F16K15/025—Check valves with guided rigid valve members the valve being loaded by a spring
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K17/00—Safety valves; Equalising valves, e.g. pressure relief valves
    • F16K17/02—Safety valves; Equalising valves, e.g. pressure relief valves opening on surplus pressure on one side; closing on insufficient pressure on one side
    • F16K17/04—Safety valves; Equalising valves, e.g. pressure relief valves opening on surplus pressure on one side; closing on insufficient pressure on one side spring-loaded
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/02—Construction of housing; Use of materials therefor of lift valves
    • F16K27/0209—Check valves or pivoted valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K47/00—Means in valves for absorbing fluid energy
    • F16K47/02—Means in valves for absorbing fluid energy for preventing water-hammer or noise
    • F16K47/023—Means in valves for absorbing fluid energy for preventing water-hammer or noise for preventing water-hammer, e.g. damping of the valve movement

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극 콘택플러그를 Ru막 및 RuOx막으로 형성한 후 Ru막으로 저장전극을 형성함으로써 저장전극 콘택플러그 형성 시 산화막용 슬러리를 이용할 수 있으므로 소자간에 단차가 발생하는 것을 방지하고, 저장전극 형성 후 감광막 제거공정에서 상기 저장전극 콘택플러그가 산화되는 것을 방지하여 캐패시터의 정전용량을 향상시키고, 누설전류가 발생하는 것을 방지하며 그에 따른 반도체소자의 동작 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 저장전극 형성방법{Forming method for storage node of semiconductor device}
도 1 내지 도 5 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 제1층간절연막
15 : 랜딩플러그 17 : 제2층간절연막
19 : 저장전극 콘택홀 20 : 확산방지막
21 : 제1Ru막 23 : RuOx막
25 : 코아절연막 27 : 제2Ru막
28 : 저장전극 29 : 감광막
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 보다 상세하게 RuOx 및 Ru를 이용하여 저장전극 콘택플러그를 형성함으로써 저장전극 형성 후 저장 전극 콘택플러그가 산화되는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 소자의 동작에 필요한 최소한의 캐패시터의 정전용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 정전용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 정전용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 정전용량을 증가시키는 방법으로는 여러 가지가 있다. 그 중에서 0.12㎛ 이하의 디자인 룰(design rule)을 갖는 고집적 소자는 고유전체인 BST((Ba1-xSrx)TiO3), PZT(Pb(ZrTi1-x)O 3), Ta2O5 등을 이용하여 캐패시터의 정전용량을 증가시키는 방법이 현재 많이 연구되고 있다.
그리고, 종래에는 전극 물질로서 다결정실리콘이 주로 사용되었으나, 상기 고유전체를 이용하여 캐패시터를 형성하는 경우 전극 물질과 고유전체 간의 계면 반응을 억제하기 위하여 루테늄(Ru), 이리듐(Ir) 또는 플라티늄(Pt) 등의 귀금속이 전극 물질로 사용되고 있다.
특히, 상기 전극 물질 중 루테늄은 고유전체인 Ta2O5막과의 계면 안정성이 우수하고, 산화물인 RuO2가 전도체라는 장점 때문에 많이 사용되고 있다. 그러나, 상기 루테늄을 막질이 치밀하지 못하여 여러 가지 공정에 사용되는 케미칼(chemical) 및 플라즈마(plasma) 등을 통과시켜 하부 박막을 손상시키는 문제점이 있다.
이하, 종래기술에 따른 반도체소자의 저장전극 형성방법에 대하여 설명한다.
먼저, 소정의 하부구조물이 구비되는 반도체기판 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분에 접속되는 랜딩플러그가 구비된는 제1층간절연막을 형성한다. 이때, 상기 랜딩플러그는 다결정실리콘으로 형성된 것이다.
다음, 상기 제1층간절연막 상부에 상기 랜딩플러그에 접속되는 비트라인을 형성한다.
그 다음, 전체표면 상부에 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택홀이 구비되는 제2층간절연막을 형성한다.
다음, 전체표면 상부에 확산방지막을 형성한다. 이때, 상기 확산방지막은 Ti/TiN막으로 형성된 것이다.
그 다음, 상기 구조를 열처리하여 상기 랜딩플러그와 Ti/TiN막 간에 TiSix막을 형성한다.
다음, 전체표면 상부에 화학기상증착방법으로 TiN막을 증착한다.
그 다음, 상기 TiN막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 저장전극 콘택플러그를 형성한다. 이때, 상기 CMP공정은 금속층을 제거하기 위한 금속슬러리를 이용하여 실시된다.
다음, 전체표면 상부에 식각방지막을 증착한다. 이때, 상기 식각방지막은 질화막으로 형성된다.
그 다음, 상기 식각방지막 상부에 코아절연막을 형성한다.
다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막 및 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시킨다.
그 다음, 전체표면 상부에 저장전극용 도전층을 형성한다. 이때, 상기 저장전극용 도전층은 Ru막으로 형성된 것이다.
다음, 상기 저장전극용 도전층 상부에 감광막을 도포하여 평탄화시킨다.
그 다음, 상기 감광막 및 저장전극용 도전층을 전면식각으로 제거하여 오목형(concave type) 저장전극을 형성한다.
그 후, 상기 저장전극 내에 잔류하는 감광막을 제거한다. 이때, 상기 감광막은 건식식각방법에 의해 제거된다.
상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극 콘택플러그를 형성하는 공정에서 TiN막이 어느 정도 두께로 증착되는 경우 크랙(crack) 현상이 발생되고, 금속 슬러리를 이용한 CMP공정이 신규로 도입되어야 하며, CMP공정 후 금속성 잔류물에 의해 소자간에 브리지가 발생할 수도 있다.
또한, 저장전극 형성 후 저장전극 간에 잔류하는 감광막을 제거하는 공정 시 산소가 침투하여 저장전극 콘택플러그를 구성하는 TiN막을 산화시켜 저장전극과 저장전극 콘택플러그 간에 부도체가 발생되므로 누설전류가 증가하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, RuOx/Ru 이중구조의 저장전극 콘택플러그를 형성함으로써 후속공정에서 저장전극 콘택플러그가 산화되는 것을 방지하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 랜딩플러그가 구비되는 제1층간절연막을 형성하는 공정과,
전체표면 상부에 저장전극 콘택홀이 구비되는 제2층간절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 Ti/TiN막을 형성한 후 열처리하여 상기 Ti/TiN막의 경계부분에 TiSix막을 형성하는 공정과,
전체표면 상부에 제1Ru막을 형성하되, 상기 저장전극 콘택홀을 매립하는 공정과,
상기 제1Ru막의 소정 두께를 산화시켜 RuOx막을 형성하되, 상기 저장전극 콘택홀의 일부까지 산화시켜 RuOx막을 형성하는 공정과,
상기 RuOx막을 화학적 기계적 연마공정으로 제거하여 Ti/TiN/제1Ru/RuOx막으로 이루어지는 저장전극 콘택플러그를 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 코아절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 제2Ru막을 형성하는 공정과,
상기 제2Ru막 상부에 감광막을 도포하는 공정과,
상기감광막 및 제2Ru막을 전면식각하여 저장전극을 형성하는 공정과,
상기 감광막을 제거하는 공정과,
상기 제1Ru막과 제2Ru막은 화학기상증착방법으로 형성되는 것과,
상기 감광막은 건식식각공정으로 제거되는 것을 포함하는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 랜딩플러그가 구비되는 제1층간절연막을 형성하는 공정과,
전체표면 상부에 저장전극 콘택홀이 구비되는 제2층간절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 Ti/TiN막을 형성한 후 열처리하여 상기 Ti/TiN막의 경계부분에 TiSix막을 형성하는 공정과,
상기 저장전극 콘택홀을 매립하는 제1 Ir, YBCO 또는 LSCO 막을 형성하는 공정과,
상기 제1 Ir, YBCO 또는 LSCO 막의 소정 두께를 산화시키되, 상기 저장전극 콘택홀의 일부까지 산화시키는 공정과,
상기 산화된 부분을 화학적 기계적 연마공정으로 제거하여 저장전극 콘택플러그를 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 코아절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 제2 Ir, YBCO 또는 LSCO 막을 형성하는 공정과,
상기 제2 Ir, YBCO 또는 LSCO 막 상부에 감광막을 도포하는 공정과,
상기 감광막 및 제2 Ir, YBCO 또는 LSCO 막을 전면식각하여 저장전극을 형성하는 공정과,
상기 감광막을 제거하는 공정을 포함하는 것을 제2특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 랜딩플러그가 구비되는 제1층간절연막을 형성하는 공정과,
전체표면 상부에 저장전극 콘택홀이 구비되는 제2층간절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 Ti/TiN막을 형성하는 공정과,
상기 구조를 열처리하여 상기 Ti/TiN막의 경계부분에 TiSix막을 형성하는 공정과,
전체표면 상부에 제1Ru막을 형성하되, 상기 저장전극 콘택홀의 상부 일부가 노출되도록 형성하는 공정과,
전체표면 상부에 RuOx막을 형성하여 상기 저장전극 콘택홀을 매립하는 공정과,
상기 RuOx막을 화학적 기계적 연마공정으로 제거하여 Ti/TiN/제1Ru/RuOx막으로 이루어지는 저장전극 콘택플러그를 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 코아절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 제2Ru막을 형성하는 공정과,
상기 제2Ru막 상부에 감광막을 도포하는 공정과,
상기감광막 및 제2Ru막을 전면식각하여 저장전극을 형성하는 공정과,
상기 감광막을 제거하는 공정을 포함하는 것을 제3특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 5 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도이다.
먼저, 소정의 하부구조물이 구비되는 반도체기판(11) 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분에 접속되는 랜딩플러그(15)가 구비되는 제1층간절연막(13)을 형성한다. 이때, 상기 랜딩플러그(15)는 다결정실리콘층으로 형성된 것이다.
다음, 전체표면 상부에 제2층간절연막(17)을 형성한다.
그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(17)을 식각하여 저장전극 콘택홀(19)을 형성한다. (도 1 참조)
다음, 전체표면 상부에 확산방지막(20)을 형성한다. 이때, 상기 확산방지막(20)은 Ti/TiN막으로 형성된 것이다.
그 다음, 상기 구조를 열처리하여 상기 Ti/TiN막과 랜딩플러그(15) 간에 TiSix막을 형성한다.
다음, 전체표면 상부에 제1Ru막(21)을 형성하되, 상기 저장전극 콘택홀(19)이 매립되도록 형성한다. 이때, 상기 제1Ru막(21)은 화학기상증착방법으로 형성된 것이다. (도 2 참조)
그 다음, 상기 제1Ru막(21)을 산화시켜 RuOx막(23)을 형성하되, 상기 저장전극 콘택홀(19) 상부 일부까지 산화시켜 RuOx막(23)을 형성한다.
다음, 상기 RuOx막(23)을 CMP공정으로 제거하여 Ti/TiN(20)/제1Ru막(21)/RuOx막(23)으로 이루어지는 저장전극 콘택플러그를 형성한다. 이때, 상기 CMP공정은 산화막용 슬러리를 이용하여 실시된다.
또한, 상기 RuOx막(23)을 전면식각한 후 CMP공정을 실시할 수도 있다. (도 3 참조)
그 다음, 전체표면 상부에 코아절연막(25)을 형성한다.
그 후, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(25)을 식각하여 상기 저장전극 콘택플러그를 노출시킨다.
다음, 전체표면 상부에 제2Ru막(27)을 소정 두께 형성한다. 이때, 상기 제2Ru막(27)은 화학기상증착방법으로 형성된 것이다.
그 다음, 상기 제2Ru막(27) 상부에 감광막(29)을 도포한다.
다음, 상기 감광막(29) 및 제2Ru막(27)을 전면식각하여 오목형 저장전극(28)을 형성한다.
그 다음, 상기 저장전극(28) 내에 잔류하는 감광막(29)을 제거한다. (도 4 및 도 5 참조)
한편, 상기 제1Ru막(21)을 산화시켜 RuOx막을 형성하는 대신 상기 제1Ru막(21)을 형성하여 상기 저장전극 콘택홀(19)의 일부를 매립한 후 RuOx막을 화학기상증착방법으로 형성하는 증착할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극 콘택플러그를 Ru막 및 RuOx막으로 형성한 후 Ru막으로 저장전극을 형성함으로써 저장전극 콘택플러그 형성 시 산화막용 슬러리를 이용할 수 있으므로 소자간에 단차가 발생하는 것을 방지하고, 저장전극 형성 후 감광막 제거공정에서 상기 저장전극 콘택플러그가 산화되는 것을 방지하여 캐패시터의 정전용량을 향상시키고, 누설전류가 발생하는 것을 방지하며 그에 따른 반도체소자의 동작 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (5)

  1. 반도체기판 상부에 랜딩플러그가 구비되는 제1층간절연막을 형성하는 공정과,
    전체표면 상부에 저장전극 콘택홀이 구비되는 제2층간절연막을 형성하는 공정과,
    상기 저장전극 콘택홀 저부에 소정 두께의 Ti/TiN막을 형성한 후 열처리하여 상기 Ti/TiN막의 경계부분에 TiSix막을 형성하는 공정과,
    전체표면 상부에 제1Ru막을 형성하되, 상기 저장전극 콘택홀을 매립하는 공정과,
    상기 제1Ru막의 소정 두께를 산화시켜 RuOx막을 형성하되, 상기 저장전극 콘택홀의 일부까지 산화시켜 RuOx막을 형성하는 공정과,
    상기 RuOx막을 화학적 기계적 연마공정으로 제거하여 Ti/TiN/제1Ru/RuOx막으로 이루어지는 저장전극 콘택플러그를 형성하는 공정과,
    전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 코아절연막을 형성하는 공정과,
    전체표면 상부에 소정 두께의 제2Ru막을 형성하는 공정과,
    상기 제2Ru막 상부에 감광막을 도포하는 공정과,
    상기 감광막 및 제2Ru막을 전면식각하여 저장전극을 형성하는 공정과,
    상기 감광막을 제거하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제1Ru막과 제2Ru막은 화학기상증착방법으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 반도체기판 상부에 랜딩플러그가 구비되는 제1층간절연막을 형성하는 공정과,
    전체표면 상부에 저장전극 콘택홀이 구비되는 제2층간절연막을 형성하는 공정과,
    상기 저장전극 콘택홀 저부에 소정 두께의 Ti/TiN막을 형성한 후 열처리하여 상기 Ti/TiN막의 경계부분에 TiSix막을 형성하는 공정과,
    상기 저장전극 콘택홀을 매립하는 제1 Ir, YBCO 또는 LSCO 막을 형성하는 공정과,
    상기 제1 Ir, YBCO 또는 LSCO 막의 소정 두께를 산화시키되, 상기 저장전극 콘택홀의 일부까지 산화시키는 공정과,
    상기 제1 Ir, YBCO 또는 LSCO 막에서 산화된 부분을 화학적 기계적 연마공정으로 제거하여 저장전극 콘택플러그를 형성하는 공정과,
    전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 코아절연막을 형성하는 공정과,
    전체표면 상부에 소정 두께의 제2 Ir, YBCO 또는 LSCO 막을 형성하는 공정과,
    상기 제2 Ir, YBCO 또는 LSCO 막 상부에 감광막을 도포하는 공정과,
    상기 감광막 및 제2 Ir, YBCO 또는 LSCO 막을 전면식각하여 저장전극을 형성하는 공정과,
    상기 감광막을 제거하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 감광막은 건식식각공정으로 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 반도체기판 상부에 랜딩플러그가 구비되는 제1층간절연막을 형성하는 공정과,
    전체표면 상부에 저장전극 콘택홀이 구비되는 제2층간절연막을 형성하는 공정과,
    상기 저장전극 콘택홀 저부에 소정 두께의 Ti/TiN막을 형성하는 공정과,
    열처리 공정을 수행하여 상기 Ti/TiN막의 경계부분에 TiSix막을 형성하는 공정과,
    전체표면 상부에 제1Ru막을 형성하되, 상기 저장전극 콘택홀의 상부 일부가 노출되도록 형성하는 공정과,
    전체표면 상부에 RuOx막을 형성하여 상기 저장전극 콘택홀을 매립하는 공정과,
    상기 RuOx막을 화학적 기계적 연마공정으로 제거하여 Ti/TiN/제1Ru/RuOx막으로 이루어지는 저장전극 콘택플러그를 형성하는 공정과,
    전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 코아절연막을 형성하는 공정과,
    전체표면 상부에 소정 두께의 제2Ru막을 형성하는 공정과,
    상기 제2Ru막 상부에 감광막을 도포하는 공정과,
    상기감광막 및 제2Ru막을 전면식각하여 저장전극을 형성하는 공정과,
    상기 감광막을 제거하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
KR1020020037649A 2002-06-29 2002-06-29 반도체소자의 저장전극 형성방법 KR100843936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037649A KR100843936B1 (ko) 2002-06-29 2002-06-29 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037649A KR100843936B1 (ko) 2002-06-29 2002-06-29 반도체소자의 저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR20040002203A KR20040002203A (ko) 2004-01-07
KR100843936B1 true KR100843936B1 (ko) 2008-07-03

Family

ID=37313909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037649A KR100843936B1 (ko) 2002-06-29 2002-06-29 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100843936B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065687A (ko) * 1997-01-14 1998-10-15 김광호 커패시터의 제조방법
KR20000042493A (ko) * 1998-12-24 2000-07-15 김영환 반도체소자의 저장전극 형성방법
KR20000061691A (ko) * 1999-03-30 2000-10-25 윤종용 반도체소자의 커패시터 및 그 제조방법
KR20000066883A (ko) * 1999-04-21 2000-11-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
KR20020002962A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 캐패시터 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065687A (ko) * 1997-01-14 1998-10-15 김광호 커패시터의 제조방법
KR20000042493A (ko) * 1998-12-24 2000-07-15 김영환 반도체소자의 저장전극 형성방법
KR20000061691A (ko) * 1999-03-30 2000-10-25 윤종용 반도체소자의 커패시터 및 그 제조방법
KR20000066883A (ko) * 1999-04-21 2000-11-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
KR20020002962A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20040002203A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
US6664578B2 (en) Ferroelectric memory device and method of forming the same
JP2000124426A (ja) 半導体装置のキャパシタ及びその製造方法
KR100287187B1 (ko) 반도체소자의 커패시터 및 그 제조방법
KR100656283B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100489845B1 (ko) 커패시터 구조물의 제조 방법
KR100289389B1 (ko) 반도체소자의캐패시터제조방법
KR100843936B1 (ko) 반도체소자의 저장전극 형성방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100448854B1 (ko) 반도체소자의 캐패시터 형성방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100369868B1 (ko) 반도체소자의 저장전극 형성방법
US6407419B1 (en) Semiconductor device and manufacturing method thereof
KR100474989B1 (ko) 장벽층을이용한반도체장치의커패시터형성방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100866708B1 (ko) 반도체소자의 제조방법
KR100323723B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100316020B1 (ko) 반도체소자의캐패시터형성방법
KR100624926B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100280805B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100636936B1 (ko) 반도체소자의 금속배선 형성방법
KR20060035473A (ko) 실린더형 커패시터의 하부 전극 제조방법
KR100843940B1 (ko) 반도체소자의 캐패시터 형성방법
KR100734640B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20030058668A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee