KR101239845B1 - 태양전지 및 이의 제조방법 - Google Patents

태양전지 및 이의 제조방법 Download PDF

Info

Publication number
KR101239845B1
KR101239845B1 KR1020110058044A KR20110058044A KR101239845B1 KR 101239845 B1 KR101239845 B1 KR 101239845B1 KR 1020110058044 A KR1020110058044 A KR 1020110058044A KR 20110058044 A KR20110058044 A KR 20110058044A KR 101239845 B1 KR101239845 B1 KR 101239845B1
Authority
KR
South Korea
Prior art keywords
layer
metal
solar cell
semiconductor substrate
metal layer
Prior art date
Application number
KR1020110058044A
Other languages
English (en)
Other versions
KR20120138515A (ko
Inventor
임재홍
이규환
임동찬
문성모
이창래
양철남
차수섭
이상열
김만
장도연
이주열
이은경
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020110058044A priority Critical patent/KR101239845B1/ko
Publication of KR20120138515A publication Critical patent/KR20120138515A/ko
Application granted granted Critical
Publication of KR101239845B1 publication Critical patent/KR101239845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 반도체 기판을 포함하는 태양전지에 있어서, 상기 반도체 기판 상에 위치하는 금속-실리사이드 층; 상기 금속-실리사이드 층 상에 위치하는 금속 산화물층; 및 상기 금속 산화물층 상에 위치하는 전면전극을 포함하는 태양전지에 관한 것으로, 면저항 특성 및 콘택 저항 특성이 향상된 태양전지를 제공할 수 있다.

Description

태양전지 및 이의 제조방법{A Solar cell and Manufacturing Method thereof}
본 발명은 태양전지 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 기판과 전면전극 간의 콘택저항을 감소시키고, 전면전극의 면저항을 감소시킬 수 있는 태양전지 및 이의 제조방법에 관한 것이다.
일반적으로 태양전지는 반도체의 광 기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 조합하여 만든다. p형 반도체와 n형 반도체가 접한 부분(pn 접합부)에 빛이 들어오면, 빛 에너지에 의하여 반도체 내부에서 마이너스의 전하(전자)와 플러스의 전하(정공)가 발생한다.
빛에너지에 의해 발생된 전자와 정공은 내부의 전계에 의하여 각각 n형 반도체측과 p형 반도체측으로 이동하여 양쪽의 전극부에 모아진다. 이러한 두 개의 전극을 도선으로 연결하면 진류가 흐르고 외부에서 전력으로 이용할 수 있게 된다.
태양전지는 전극의 형태에 따라 스크린 프린팅형 태양전지(Screen Printing Solar Cell: SPSC)와 함몰전극형 태양전지(Buried Contact Solar Cell: BCSC)로 구분할 수 있다.
전극 형성시 스크린 프린팅법을 사용하는 SPSC는 일반적으로 제조하기가 용이하지만 변환효율이 낮은 편이다. 한편, BCSC는 사진식각 공정이나, 레이저 공정 또는 기계적 연삭방법을 이용하여 변환 효율이 높지만, SPSC에 비해 제조원가가 높고 공정이 복잡하다.
도 1은 종래의 BCSC의 구조 태양전지를 나타내는 단면도이다.
도 1을 참조하면, 먼저, 제1도전형, 예를 들면, p형의 반도체 기판(1)에 텍스처링을 실시하여 기판 전면과 후면에 피라미드 구조를 형성한다. 다음으로, 상기 p형의 반도체 기판(1) 전면 상부에 이와 반대 도전형을 가지는 제2도전형, 예를 들면, n형의 반도체층(2)을 형성함으로써, p형의 반도체 기판(1)과 n형의 반도체층(2) 사이의 계면에 pn접합을 형성하여, 태양전지의 필수 구성요소인 pn구조를 형성한다.
이후, 산화공정을 실시하여 반도체 기판 전면에 산화막(3)을 형성한다. 산화막으로서 통상적으로 산화규소막을 주로 이용할 수 있다.
다음으로, 사진식각 공정이나, 레이저 공정 또는 기계적 연삭방법을 이용하여, 상기 반도체 기판 전면 내로 그루브를 깊게 형성한 후, 상기 그루브의 하부에 POCl3 도핑으로 n++ 층(4)을 형성한 다음, 이 그루브 내에 전면전극(5)을 형성한다.
또한, 반도체 기판(1)의 후면에는 보론을 주입하여 p+ 층(2')를 형성하고, 그 상부에 전도성 금속을 도금하여 후면전극(6)을 형성하여, 일반적인 BCSC의 구조 태양전지를 형성한다.
하지만, 상기 그루브의 하부에 POCl3 도핑으로 n++ 층(4)을 형성한 다음, 이 그루브 내에 전면전극(5)을 형성하는 것은 반도체 기판(1)과 전면전극의 일함수 차이를 줄여, 상기 전면전극의 콘택 저항을 줄이기 위함이다.
하지만, 종래의 BCSC의 구조 태양전지는 별도의 n++(4) 층을 반도체 기판과 전면전극의 사이에 포함시키더라도, 전면전극의 금속물질에 따라 차이가 있기는 하나, 반도체 기판과 전면전극의 콘택저항이 약 10-3Ω㎠로 비교적 높은 수치에 해당하였다.
또한, 이러한 방식의 태양전지는 빛이 입사되는 전면에 전극이 형성되기 때문에 빛이 흡수되는 면적이 줄어드는 전극의 빛 가림(shading) 손실이 발생하며, 따라서, 상기 빛 가림(shading) 손실을 최소화하기 위해, 전면전극의 폭을 최소화하는 것이 바람직하나, 이 경우, 좁은 전극폭으로 인해 전면전극의 면저항이 증가하는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 반도체 기판과 전면전극의 콘택저항을 감소시킬 수 있는 태양전지 및 이의 제조방법을 제공하는데 있다.
또한, 본 발명은 빛 가림(shading) 손실을 최소화하면서, 면저항이 증가된 전면전극을 포함하는 태양전지 및 이의 제조방법을 제공하는데 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 지적된 문제점을 해결하기 위해서 본 발명은 반도체 기판을 포함하는 태양전지에 있어서, 상기 반도체 기판 상부에 위치하는 금속층; 상기 금속층 상부에 위치하는 금속 산화물층; 및 상기 금속 산화물층 상부에 위치하는 전면전극을 포함하고, 상기 금속층과 상기 반도체 기판 사이에 금속-실리사이드 층을 포함하는 태양전지를 제공한다.
또한, 본 발명은 상기 금속-실리사이드 층은 상기 금속층을 제1어닐링 공정에 의해 열처리하여 형성되고, 상기 제1어닐링의 공정 온도는 400 내지 1200 ℃인 것을 특징으로 하는 태양전지를 제공한다.
또한, 본 발명은 상기 금속 산화물층은 제2어닐링 공정에 의해 열처리하여 형성되고, 상기 제2어닐링의 공정 온도는 300 내지 1200 ℃인 것을 특징으로 하는 태양전지를 제공한다.
또한, 본 발명은 반도체 기판을 포함하는 태양전지의 제조방법에 있어서, 상기 반도체 기판 상부에 금속층을 형성하는 단계; 상기 상기 금속층 상부에 금속 산화물층을 형성하는 단계; 상기 금속층 및 상기 금속 산화물층을 어닐링 공정에 의해 열처리하는 단계; 및 상기 금속 산화물층 상부에 전면전극을 형성하는 단계를 포함하는 태양전지의 제조방법을 제공한다.
또한, 본 발명은 상기 금속층은 무전해 도금법에 의해 형성하고, 상기 무전해 도금(electro-less plating)에 사용되는 금속원소는 니켈(Ni), 니켈-인(Ni-P)합금, 니켈-보론(Ni-B)합금, 니켈-금(Ni-Au)합금, 금(Au), 구리(Cu) 중 적어도 어느 하나 이상을 사용하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
또한, 본 발명은 상기 금속층을 형성하기 위한 무전해 도금법의 도금 시간은 3분 내지 10분인 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
또한, 본 발명은 상기 금속층 및 상기 금속 산화물층을 어닐링 공정에 의해 열처리하는 단계는,
상기 금속층을 형성하고, 상기 금속층을 제1어닐링 공정에 의해 열처리하여, 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드 층을 형성하고, 상기 제1어닐링 공정 이후, 상기 금속층의 상부에 상기 금속 산화물층을 형성하고, 상기 금속 산화물층을 제2어닐링 공정에 의해 열처리하는 단계인 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
또한, 본 발명은 상기 제1어닐링 공정의 공정 온도는 400 내지 1200 ℃이고, 상기 제2어닐링 공정의 공정 온도는 300 내지 1200 ℃인 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
또한, 본 발명은 상기 금속층 및 상기 금속 산화물층을 어닐링 공정에 의해 열처리하는 단계는, 상기 금속층을 형성한 이후, 상기 금속층의 상부에 상기 금속 산화물층을 형성하고, 1회의 어닐링 공정에 의해 상기 금속층 및 상기 금속 산화물층을 동시에 열처리하는 단계이고, 상기 1회의 어닐링 공정에 의해, 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드 층을 형성하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
또한, 본 발명은 상기 1회의 어닐링 공정의 공정 온도는 400 내지 1200 ℃인 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
상기한 바와 같은 본 발명의 태양전지 및 이의 제조방법에 따르면, 면저항 특성 및 콘택 저항 특성이 향상된 태양전지를 제공할 수 있다.
보다 구체적으로, 반도체 기판과 전면전극의 사이에 금속층 및 금속산화물층을 형성하고, 상기 금속층 및 상기 금속산화물층을 어닐링함에 의해, 상기 금속층을 금속-실리사이드 층으로 형성하면서, 상기 금속산화물층의 면저항 특성을 향상시켜, 태양전지의 면저항 특성 및 콘택 저항특성을 향상시킬 수 있다.
도 1은 종래의 BCSC의 구조 태양전지를 나타내는 단면도이다.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 태양전지의 제조방법을 설명하기 위한 개략적인 단면도이다.
도 3a는 본 발명에 따른 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간에 따른 면저항 특성을 도시한 그래프이고, 도 3b는 본 발명에 따른 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간에 따른 형태를 도시한 실사진이며, 도 3c는 도 3a의 금속층을 제1어닐링 공정에 의해 열처리한 후의 면저항 특성을 도시한 그래프이다.
도 4는 샘플에 따른 면저항 특성을 도시한 그래프이다.
도 5a는 본 발명의 제1실시예에 따른 태양전지의 어닐링 온도에 따른 면저항 특성을 도시한 그래프이고, 도 5b는 본 발명의 제1실시예에 따른 태양전지의 어닐링 온도에 따른 콘택 저항 특성을 도시한 그래프이다.
도 6은 본 발명의 제2실시예에 따른 태양전지를 나타내는 개략적인 단면도이다.
도 7은 본 발명의 제3실시예에 따른 태양전지를 나타내는 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 태양전지의 제조방법을 설명하기 위한 개략적인 단면도이다.
먼저, 도 2a를 참조하면, 제1도전형, 예를 들면, p형의 반도체 기판(110)에 텍스처링(texturing)을 실시하여, 기판 전면과 후면에 피라미드 구조를 형성한다.
이때, 텍스처링이라 함은 통상적인 이방성 화학에칭을 실시하여 결정계 실리콘 등의 반도체 기판에 피라미드를 형성하는 방법으로, 이러한 피라미드 구조를 형성함으로써, 입사광의 반사가 감소될 뿐만 아니라 스넬 법칙에 따라 입사광이 실리콘 내부로 들어가는 부수적인 효과도 얻을 수 있다.
이러한 피라미드 구조는 후면 전극이 형성되는 반도체 기판의 후면에도 형성될 수 있는데, 이로 인하여 반사되는 빛의 광경로가 길어져 반도체 기판 내부로 빛이 재흡수될 기회가 더 많아지게 된다. 다만, 도면에는 반도체 기판의 전면 및 후면에 피라미드 구조를 형성하는 것을 개시하고 있으나, 이와는 달리, 반도체 기판의 전면에만 피라미드 구조를 형성할 수 있으며, 또한, 피라미드 구조를 형성하지 않을 수도 있다.
다음으로, 도 2b를 참조하면, 피라미드 구조가 형성된 p형의 반도체 기판(110) 전면에 이와 반대 도전형을 가지는 제2도전형, 예를 들면, n형의 반도체층(120)을 형성함으로써, p형의 반도체 기판(110)과 n형의 반도체층(120) 사이의 계면에 pn접합을 형성하여, 태양전지의 필수 구성요소인 pn구조를 형성한다.
이후, 산화공정을 실시하여 n형의 반도체층의 상부에 산화막(130)을 형성한다. 이때, 상기 산화막으로서 통상적으로 산화규소막을 사용할 수 있으며, 다만, 본 발명에서 상기 산화막의 종류를 한정하는 것은 아니다.
또한, 피라미드 구조가 형성된 반도체 기판 후면에 p형 불순물을 확산시켜 p+ 층(140)을 형성한다. 이때, 상기 p형 불순물로 보론을 사용할 수 있으며, 다만, 본 발명에서 상기 불순물의 종류를 한정하는 것은 아니다.
한편, 도면에는 도시되지 않았으나, 입사광의 반사를 감소시키기 위하여 상기 산화막(130)의 상부에 반사방지막으로서 산화티탄막(미도시)을 더 형성할 수 있다.
다음으로, 도 2c를 참조하면, 공지된 레이저 가공법 또는 기계적 가공법 등을 이용하여, 상기 n형의 반도체층(120) 및 상기 산화막(130)에 위치하고, 상기 반도체 기판의 일정 영역을 노출시키는 그루브(160)를 형성한다.
다음으로, 도 2d를 참조하면, 상기 그루브(160) 내에 금속층(170)을 형성한다.
이때, 상기 금속 층(170)을 형성하는 것은 상기 그루브에 의해 노출된 p형 반도체 기판의 일정영역에 접촉하도록, 공지된 무전해 도금(electro-less plating)법으로 형성할 수 있으며, 다만, 본 발명에서 상기 금속층의 형성방법을 한정하는 것은 아니다.
이후, 상기 금속층(170)을 제1어닐링(annealing)공정을 통해 열처리하여 상기 금속층(170)과 상기 반도체 기판(110)의 사이에 금속-실리사이드 층(170a)을 형성한다.
이때, 상기 무전해 도금(electro-less plating)에 사용되는 금속원소는 니켈(Ni), 니켈-인(Ni-P)합금, 니켈-보론(Ni-B)합금, 니켈-금(Ni-Au)합금, 금(Au), 구리(Cu) 중 적어도 어느 하나 이상을 사용할 수 있다. 즉, 상기 금속층은 니켈(Ni), 니켈-인(Ni-P)합금, 니켈-보론(Ni-B)합금, 니켈-금(Ni-Au)합금, 금(Au), 구리(Cu) 중 적어도 어느 하나 이상일 수 있으며, 다만, 본 발명에서 상기 금속층을 형성하기 위한 금속원소는 무전해 도금(electro-less plating)이 가능하고 전기 도전성을 가지는 금속이면 그 종류에 제한을 두는 것은 아니다.
상기 무전해 도금(electro-less plating)법은 외부로부터 전기에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 목적 대상의 표면 위에 금속으로 석출시키는 방법으로, 이는 당업계에 잘 알려진 사항이므로, 이하 구체적인 설명은 생략하기로 한다.
한편, 본 발명에서는 상기 금속층(170)을 형성하기 위한 도금(plating) 시간은 3분 내지 10분인 것이 바람직하다.
이때, 상기 도금(plating) 시간이 3분 미만인 경우는 금속이온이 금속으로 석출되는 효과가 미비하게 되고, 따라서, 상기 금속층(미도시)이 아일랜드 타입(Island Type)에 해당하여, 금속층의 면저항(Sheet Resistnace)이 특성이 좋지 않다. 또한, 상기 도금(plating) 시간이 10분을 초과하는 경우, 금속층의 면저항(Sheet Resistnace) 특성은 계속적으로 좋아질 것으로 예상되나, 10분을 초과하더라도, 도금 시간 대비 금속층의 면저항(Sheet Resistnace) 특성을 크게 향상시키는 것은 아니고, 오히려 도금 시간이 길어지므로 공정 시간이 길어질 수 있다. 이에 대해서는 후술하기로 한다.
또한, 본 발명에서는 상기 금속층(170)과 상기 반도체 기판(110)의 사이에 금속-실리사이드 층(170a)을 형성하기 위한 제1어닐링(annealing)의 공정 온도는 400 내지 1200 ℃인 것이 바람직하며, 500 내지 700 ℃인 것이 더욱 바람직하다.
상기 제1어닐링(annealing)의 공정 온도가 400 ℃ 미만인 경우는 상기 금속-실리사이드 층으로 형성하는 효과가 미비하여 상기 금속층의 면저항 특성을 향상시키는 효과가 미비하며, 또한, 반도체 기판과 금속층 간의 콘택저항(Contact Resistnace) 특성을 향상시키는 효과도 미비하다. 또한, 상기 제1어닐링(annealing)의 공정 온도가 1200 ℃를 초과하는 경우, 금속층의 면저항(Sheet Resistnace) 특성은 계속적으로 좋아질 것으로 예상되나, 고온으로 인한 태양전지의 소자에 결함이 발생할 우려가 있다. 이에 대해서는 후술하기로 한다.
다음으로, 도 2e를 참조하면, 상기 금속층(170) 상부에 금속산화물층(180)을 형성한다.
상기 금속산화물층(180)은 공지된 전해 도금(electrochemical plating)법으로 형성할 수 있으며, 전해 도금법으로 상기 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링(annealing) 공정을 통해 열처리하여 상기 금속산화물층의 면저항 특성을 더욱 향상시킬 수 있다.
이때, 상기 제2어닐링(annealing)의 공정 온도는 300 내지 1200 ℃인 것이 바람직하며, 상기 제2어닐링(annealing)의 공정 온도가 300 ℃ 미만인 경우는 상기 금속산화물층의 면저항 특성을 향상시키는 효과가 미비하며, 또한, 상기 제2어닐링(annealing)의 공정 온도가 1200 ℃를 초과하는 경우, 금속산화물층의 면저항(Sheet Resistnace) 특성은 계속적으로 좋아질 것으로 예상되나, 고온으로 인한 태양전지의 소자에 결함이 발생할 우려가 있다. 이에 대해서는 후술하기로 한다.
또한, 상기 금속산화물층(280)은 ZnO, TiO2, SiO2, MgO, ITO(INDIUM TIN OXIDE), SnO2, Ta2O5, MgF2, CeO2 및 Cr2O3로 이루어지는 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성할 수 있으며, 다만, 본 발명에서 상기 금속산화물층의 종류를 한정하는 것은 아니다.
한편, 도 2d 및 도 2e에서는 그루브에 의해 노출된 반도체 기판의 일정영역에 접촉하도록, 공지된 무전해 도금(electro-less plating)법으로 금속층(170)을 형성하고, 제1어닐링(annealing)공정을 통해 상기 금속층과 반도체 기판 사이에 금속-실리사이드 층(170a)을 형성하고, 상기 금속층(170)의 상부에 공지된 전해 도금(electrolytic plating)법으로 금속산화물층을 형성하고, 상기 금속산화물층을 제2어닐링(annealing) 공정에 의해 열처리하는 것을 도시하였다.
하지만, 이와는 달리, 상기 제1어닐링 공정 및 상기 제2어닐링 공정은 하나의 공정에 의해 이루어질 수 있으며, 즉, 그루브에 의해 노출된 반도체 기판의 일정영역에 접촉하도록 금속층을 형성하고, 상기 금속층의 상부에 금속산화물층을 형성한 후, 1의 어닐링(annealing) 공정에 의해, 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드층(170a)을 형성하면서, 상기 금속산화물층의 면저항 특성을 향상시킬 수 있다.
또한, 이와는 달리, 금속층을 형성하고, 상기 금속층의 상부에 금속산화물층을 형성한 후, 상기 금속 산화물층의 상부에 후술할 전면전극을 형성하고, 1회의 어닐링(annealing) 공정에 의해, 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드층(170a)을 형성하면서, 상기 금속산화물층의 면저항 특성을 향상시킬 수 있다.
이와 같이, 1회의 어닐링 공정만을 수행하는 경우, 상기 제1어닐링 공정 및 상기 제2어닐링 공정의 바람직한 공정 온도를 동시에 만족하기 위해, 어닐링(annealing)의 공정 온도는 400 내지 1200 ℃인 것이 바람직하며, 500 내지 700 ℃인 것이 더욱 바람직하다.
다음으로, 도 2f를 참조하면, 반도체 기판(110)의 전면에 형성된 그루브에 Ag 또는 Cu 등의 전도성 금속을 도금하여 전면전극(190)을 형성하고, 반도체 기판(110)의 후면에 Al 등의 전도성 금속을 도금하여, 상기 p+ 층 상부에 후면전극(150)을 형성한다. 이때, 상기 전도성 금속은 선택적 도금이 가능한 무전해 도금방법이나, 전기 도금방법을 이용할 수 있으며, 다만 본 발명에서 상기 전도성 물질의 종류 및 형성방법을 한정하는 것은 아니다.
이로써, 본 발명의 제1실시예에 따른 태양전지를 형성할 수 있다.
도 3a는 본 발명에 따른 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간에 따른 면저항 특성을 도시한 그래프이고, 도 3b는 본 발명에 따른 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간에 따른 형태를 도시한 실사진이며, 도 3c는 도 3a의 금속층을 제1어닐링 공정에 의해 열처리한 후의 면저항 특성을 도시한 그래프이다.
먼저, 도 3a 및 도 3b에서, S1(sample 1)은 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간이 1분인 경우이고, S2(sample 2)는 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간이 2분인 경우이며, S3(sample 3)은 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간이 3분인 경우이고, S4(sample 4)는 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간이 5분인 경우이며, S5(sample 5)는 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간이 10분인 경우이다. 이때, 상기 무전해 도금(electro-less plating)에 사용되는 금속원소는 니켈-인(Ni-P)합금을 사용하였다.
다음으로, 도 3a를 참조하면, 금속층의 도금 시간이 각각 1분 및 2분인 S1 및 S2의 경우, 면저항이 약 100 Ohm/sq로 매우 높으나, 금속층의 도금 시간이 3분 이상인 경우는 약 10 Ohm/sq 미만으로 면저항 특성이 매우 향상됨을 알 수 있다.
한편, 도 3b에 도시된 바와 같이, 금속층의 도금 시간이 2분인 S2의 경우, 금속층의 형태가 아일랜드 타입(Island Type)에 해당하고, 금속층의 도금 시간이 5분인 S4의 경우, 금속층의 형태가 필름 타입(Film Type)임을 알 수 있다.
즉, 도 3a 및 도 3b에서 알 수 있는 바와 같이, 금속층의 도금 시간이 3분 이상인 경우에 면저항 특성이 향상되는 것은 도금 시간에 따라 금속층의 형태가 아일랜드 타입에서 필름 타입으로 변환되기 때문인 것으로 판단되며, 따라서, 본 발명에서 상기 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간은 3분 이상인 것이 바람직하다.
한편, 본 발명에서 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간의 상한에 특별한 제한을 두는 것은 아니나, 도금 시간이 10분을 초과하더라도, 도금 시간 대비 금속층의 면저항(Sheet Resistnace) 특성을 크게 향상시키는 것은 아니고, 오히려 도금 시간이 길어져 공정 시간이 길어지므로, 따라서, 본 발명에서 상기 무전해 도금(electro-less plating)법에 의해 형성되는 금속층의 도금 시간은 10분 이하인 것이 바람직하다.
다음으로, 도 3c는 상기 도 3a의 금속층(S1~S5)을 제1어닐링 공정에 의해 500℃의 온도에서 10분 동안 열처리한 후의 면저항 특성을 도시한 그래프로, 도 3c를 참조하면, S5는 어닐링 전과 후가 큰 차이가 없으나, S2 내지 S4는 제1어닐링 공정을 통해 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드 층을 형성함으로써, 면저항 특성이 매우 향상됨을 알 수 있다.
도 4는 샘플에 따른 면저항 특성을 도시한 그래프이다. 이때 도 4에 도시된 샘플의 의미는 다음과 같다.
먼저, "Ni-P"의 경우, 반도체 기판의 전면에 형성된 그루브에 전면전극을 형성함에 있어서, 상기 반도체 기판과 전면전극의 사이에 금속층으로 니켈-인(Ni-P)합금을 사용하였음을 의미한다.
다음으로, "Ni-P+ZnO"의 경우, 상기 반도체 기판과 전면전극의 사이에 금속층으로 니켈-인(Ni-P)합금을 사용하고, 상기 니켈-인(Ni-P)합금의 상부에 금속산화물층으로 ZnO을 형성하였음을 의미한다.
다음으로, "(Ni-P)600+ZnO"의 경우, 상기 반도체 기판과 전면전극의 사이에 금속층으로 니켈-인(Ni-P)합금을 사용하고, 상기 니켈-인(Ni-P)합금의 상부에 금속산화물층으로 ZnO을 형성하였음을 의미하며, 이때, 니켈-인(Ni-P)합금을 형성한 후, 제1어닐링 공정을 통해 600℃의 온도로 열처리하여, 상기 니켈-인(Ni-P)합금을 니켈-실리사이드로 형성하였음을 의미한다.
다음으로, "(Ni-P)600+ZnO300"의 경우, 상기 반도체 기판과 전면전극의 사이에 금속층으로 니켈-인(Ni-P)합금을 사용하고, 상기 니켈-인(Ni-P)합금의 상부에 금속산화물층으로 ZnO을 형성하였음을 의미하며, 이때, 니켈-인(Ni-P)합금을 형성한 후, 제1어닐링 공정을 통해 600℃의 온도로 열처리하여, 상기 니켈-인(Ni-P)합금을 니켈-실리사이드로 형성하고, 상기 니켈-실리사이드의 상부에 ZnO의 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링 공정을 통해 300℃의 온도로 열처리하였음을 의미한다.
다음으로, "(Ni-P)600+ZnO500"의 경우, "(Ni-P)600+ZnO300"의 경우와 비교하여, ZnO의 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링 공정을 통해 500℃의 온도로 열처리하였음을 의미한다.
다음으로, "(Ni-P)600+ZnO600"의 경우, "(Ni-P)600+ZnO300"의 경우와 비교하여, ZnO의 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링 공정을 통해 600℃의 온도로 열처리하였음을 의미한다.
다음으로, "(Ni-P)600+ZnO700"의 경우, "(Ni-P)600+ZnO300"의 경우와 비교하여, ZnO의 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링 공정을 통해 700℃의 온도로 열처리하였음을 의미한다.
다음으로, "(Ni-P+ZnO)600"의 경우, 상기 반도체 기판과 전면전극의 사이에 금속층으로 니켈-인(Ni-P)합금을 사용하고, 상기 니켈-인(Ni-P)합금의 상부에 금속산화물층으로 ZnO을 형성하였음을 의미하며, 이때, 니켈-인(Ni-P)합금을 형성한 후, 상기 니켈-인(Ni-P)합금의 상부에 ZnO의 금속산화물층을 형성하고, 1회의 어닐링 공정을 통해 600℃의 온도로 열처리하였음을 의미한다.
다음으로, "400(Ni-P+ZnO+Cu)"의 경우, 상기 반도체 기판과 전면전극의 사이에 금속층으로 니켈-인(Ni-P)합금을 사용하고, 상기 니켈-인(Ni-P)합금의 상부에 금속산화물층으로 ZnO을 형성하였으며, 전면전극으로 Cu를 사용하였음을 의미하며, 이때, 니켈-인(Ni-P)합금을 형성한 후, 상기 니켈-인(Ni-P)합금의 상부에 ZnO의 금속산화물층 및 Cu의 전면전극을 형성하고, 1회의 어닐링 공정을 통해 400℃의 온도로 열처리하였음을 의미한다.
다음으로, “Real Solar cell”은 시중에 유통중인 실제 태양전지 셀를 의미한다.
도 4를 참조하면, 실제 태양전지 셀(Real Solar cell)의 면저항과 상기 샘플에 따른 면저항을 비교하면, "Ni-P", "Ni-P+ZnO" 및 "(Ni-P)600+ZnO"의 경우를 제외한 나머지 샘플의 경우, 실제 태양전지 셀(Real Solar cell)의 면저항과 큰 차이가 없음을 알 수 있다.
즉, 열처리 공정을 실시하지 않은 "Ni-P" 및 "Ni-P+ZnO"의 경우와, 열처리 공정을 금속층에만 실시한 "(Ni-P)600+ZnO"의 경우를 제외하고는 실제 태양전지 셀(Real Solar cell)의 면저항과 유사한 면저항 특성을 보임을 알 수 있다.
따라서, 이와 같은 결과에 따라, 본 발명에서는 금속층과 금속산화물층에 어닐링 공정을 통한 열처리를 실시하는 것이 바람직하다.
이때, 열처리를 실시함에 있어서, 제1어닐링(annealing)공정을 통해 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드 층(170a)을 형성하고, 상기 금속층(170)의 상부에 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링(annealing) 공정에 의해 열처리할 수 있을 뿐만 아니라, 상술한 바와 같이, 금속층을 형성하고, 상기 금속층의 상부에 금속산화물층을 형성한 후, 1회의 어닐링(annealing) 공정에 의해, 상기 금속층과 상기 반도체 기판 사이에 금속-실리사이드층을 형성하면서, 상기 금속산화물층의 면저항 특성을 향상시킬 수 있다.
특히, "(Ni-P)600+ZnO"의 경우와 "(Ni-P)600+ZnO300"의 경우를 비교하면, 금속산화물층을 어닐링하지 않은 "(Ni-P)600+ZnO"의 경우는 면저항 특성이 좋지 않으나, 금속산화물층을 300℃로 어닐링한 "(Ni-P)600+ZnO300"의 경우에는 면저항 특성이 향상됨을 알 수 있다.
이에 따라, 본 발명에서는 상기 금속산화물층의 면저항 특성을 향상시키기 위한 상기 제2어닐링(annealing)의 공정 온도는 300℃ 이상인 것이 바람직하며, 또한, 상기 제2어닐링(annealing)의 공정 온도가 1200 ℃를 초과하는 경우, 금속산화물층의 면저항(Sheet Resistnace) 특성은 계속적으로 좋아질 것으로 예상되나, 고온으로 인한 태양전지의 소자에 결함이 발생할 우려가 있으므로, 상기 제2어닐링(annealing)의 공정 온도는 300 내지 1200 ℃인 것이 바람직하다.
도 5a는 본 발명의 제1실시예에 따른 태양전지의 어닐링 온도에 따른 면저항 특성을 도시한 그래프이고, 도 5b는 본 발명의 제1실시예에 따른 태양전지의 어닐링 온도에 따른 콘택 저항 특성을 도시한 그래프이다.
이때, 상기 태양전지는 무전해 도금법에 의해 니켈-인(Ni-P)합금의 금속층을 형성하고, 상기 금속층의 상부에 전해 도금법에 의해 ZnO의 금속 산화물층을 형성하고, 상기 금속 산화물층의 상부에 어닐링 공정을 통해 500℃의 온도로 10분간 열처리하여 형성하였다.
도 5a 및 도 5b를 참조하면, 태양전지의 어닐링 온도에 따른 면저항 특성 및 태양전지의 전면전극의 어닐링 온도에 따른 콘택 저항 특성은 어닐링 온도가 300℃ 이하인 경우에는 소자특성이 좋지 않으나, 300℃를 초과하면서, 소자특성이 현저하게 향상하는 것을 알 수 있다.
한편, 상술한 바와 같이, 상기 금속산화물층의 면저항 특성을 향상시키기 위한 제2어닐링(annealing)의 공정 온도는 300℃ 이상인 것이 바람직한데, 도 5a 및 도 5b의 경우 어닐링의 온도가 300℃인 경우에도 소자특성이 좋지 않음을 알 수 있다.
이는 상기 금속-실리사이드 층을 형성하기 위한 제1어닐링(annealing)의 공정 온도에 의해 기인하는 것으로 판단되며, 즉, 제1어닐링의 공정온도가 300℃ 이하인 경우는 상기 금속-실리사이드 층을 형성하는 효과가 미비하여 상기 금속층의 면저항 특성을 향상시키는 효과가 미비하며, 또한, 반도체 기판과 금속층 간의 콘택저항(Contact Resistnace) 특성을 향상시키는 효과도 미비하기 때문인 것으로 판단된다.
따라서, 본 발명에서는 상기 금속-실리사이드 층을 형성하기 위한 제1어닐링(annealing)의 공정 온도는 400 내지 1200 ℃인 것이 바람직하며, 500 내지 700 ℃인 것이 더욱 바람직하다.
도 6은 본 발명의 제2실시예에 따른 태양전지를 나타내는 개략적인 단면도이다. 본 발명의 제2실시예에 따른 태양전지는 후술할 바를 제외하고는 상술한 제1실시예에 따른 태양전지와 동일할 수 있다.
도 6을 참조하면, 본 발명의 제2실시예에 따른 태양전지는 반도체 기판의 전면 및 후면에 피라미드 구조를 형성하는 제1실시예와는 달리, 반도체 기판의 전면에만 피라미드 구조를 형성하였다.
따라서, 반도체 기판의 후면에 형성되는 p+ 층(140') 및 상기 p+ 층 상부에 형성되는 후면전극(150')이 평평한 구조를 이룰 수 있다.
이로써, 본 발명의 제2실시예에 따른 태양전지를 형성할 수 있다.
도 7은 본 발명의 제3실시예에 따른 태양전지를 나타내는 개략적인 단면도이다. 본 발명의 제3실시예에 따른 태양전지는 후술할 바를 제외하고는 상술한 제1실시예에 따른 태양전지와 동일할 수 있다.
도 7을 참조하면, 본 발명의 제3실시예에 따른 태양전지는 고효율 태양전지 구조의 하나인 피이알엘(PERL : passivated emitter rear locally diffused, 이하 PERL이라 칭한다) 구조에 해당한다.
계속해서, 도 7을 참조하면, 본 발명의 제3실시예에 따른 태양전지는 제1도전형, 예를 들면 p형의 반도체 기판(210) 상에는 이와 반대 도전형을 가지는 제2도전형, 예를 들면 n형의 반도체층(220)이 형성되어 있고, p형의 반도체 기판(210)과 n형의 반도체층(220) 사이의 계면에는 pn접합이 형성되어 있어 태양전지의 필수 구성 요소인 pn 구조가 도시되어 있다.
계속해서, n형의 반도체층(220) 상에는 표면 부동화(passivation) 및 반사방지 효과를 위한 SiO2층 등의 산화막(250a)이 형성되어 있다
계속해서, 공지된 레이저 가공법 또는 기계적 가공법 등을 이용하여, 상기 n형의 반도체층 및 산화막에 위치하고, 상기 반도체 기판의 일정 영역을 노출시키는 그루브(280)를 형성한다.
계속해서, 상기 그루브(280) 내에 금속층(240)을 형성한다.
이때, 상기 금속층(240)을 형성하는 것은 상기 그루브에 의해 노출된 반도체 기판의 일정영역에 접촉하도록, 공지된 무전해 도금(electro-less plating)법으로 금속층을 형성할 수 있으며, 다만, 본 발명에서 상기 금속층의 형성방법을 한정하는 것은 아니다.
이후, 상기 금속층(240)을 제1어닐링(annealing)공정을 통해 열처리하여 상기 금속층(240)과 상기 반도체 기판(210)의 사이에 금속-실리사이드 층(240a)을 형성한다. 또한, 본 발명에서는 상기 금속-실리사이드 층으로 형성하기 위한 제1어닐링(annealing)의 공정 온도는 400 내지 1200 ℃인 것이 바람직하며, 500 내지 700 ℃인 것이 더욱 바람직하다. 이는 상술한 제1실시예와 동일하므로, 이하 구체적인 설명은 생략하기로 한다.
계속해서, 도 7을 참조하면, 상기 금속층(240) 상부에 금속산화물층(281)을 형성한다.
상기 금속산화물층(180)은 공지된 전해 도금(electrolytic plating)법으로 형성할 수 있으며, 전해 도금법으로 상기 금속산화물층을 형성한 후, 상기 금속산화물층을 제2어닐링(annealing) 공정을 통해 열처리하여 상기 금속산화물층의 면저항 특성을 더욱 향상시킬 수 있다. 이때, 상기 제2어닐링(annealing)의 공정 온도는 300 내지 1200 ℃인 것이 바람직하며, 이는 상술한 제1실시예와 동일하므로, 이하 구체적인 설명은 생략하기로 한다.
이후, 상기 금속산화물층(180)의 상부에 Ag 또는 Cu로 이루어진 전면 도금층(290)이 형성되어 전면 전극을 이룬다.
또한, p형의 반도체 기판(210)의 후면에는 후면 전극이 형성될 부분에, 불순물이 도핑된 p+영역(230)이 형성되어 있고, 반도체 기판(210)의 후면에는 p+영역(230)을 노출시키도록 일부분이 오프닝된 개구부를 가지는 SiO2층(250b)이 형성되어 있다. 또한, 상기 개구부를 통해 노출된 p+영역(230) 및 SiO2층(250b) 상에는 Al층(270)이 형성되어 후면 전극을 이루고 있다.
이로써, 본 발명의 제3실시예에 따른 태양전지를 형성할 수 있다.
이상과 같이, 종래에는 반도체 기판과 전면전극 간의 콘택 저항을 감소시키기 위해 별도의 n++ 층을 포함시켰으나, 그럼에도 불구하고, 콘택저항이 약 10-3Ω㎠로 비교적 높은 수치에 해당하였다.
하지만, 본 발명에서는 반도체 기판과 전면전극의 사이에 금속층 및 금속산화물층을 형성하고, 상기 금속층 및 상기 금속산화물층을 어닐링함에 의해, 금속층과 반도체 기판의 사이에 금속-실리사이드 층을 형성하면서, 상기 금속산화물층의 면저항 특성을 향상시켜, 태양전지의 면저항 특성 및 콘택 저항특성을 향상시킬 수 있다.
또한, 본 발명에서는 종래의 공정과 비하여, 비교적 낮은 온도, 예를 들면, 300 내지 1200 ℃에서 상기 상기 금속층 및 상기 금속산화물층을 어닐링하기 때문에, 고온으로 인한 태양전지의 소자 결함의 발생을 방지할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110 : 반도체 기판 120 : n+ 층
130 : 산화막 140 : p+ 층
160 : 그루브 170 : 금속-실리사이드 층
180 : 금속 산화물층 150 : 후면전극

Claims (13)

  1. 반도체 기판을 포함하는 태양전지에 있어서,
    상기 반도체 기판 상부에 위치하는 금속층;
    상기 금속층 상부에 위치하는 금속 산화물층; 및
    상기 금속 산화물층 상부에 위치하는 전면전극을 포함하고,
    상기 금속층과 상기 반도체 기판 사이에 위치하는 금속-실리사이드 층을 포함하는 태양전지.
  2. 제 1 항에 있어서,
    상기 금속층은 니켈(Ni), 니켈-인(Ni-P)합금, 니켈-보론(Ni-B)합금, 니켈-금(Ni-Au)합금, 금(Au), 구리(Cu) 중 적어도 어느 하나 이상인 것을 특징으로 하는 태양전지.
  3. 제 1 항에 있어서,
    상기 금속-실리사이드 층은 상기 금속층을 제1어닐링 공정에 의해 열처리하여 형성되고,
    상기 제1어닐링의 공정 온도는 400 내지 1200 ℃인 것을 특징으로 하는 태양전지.
  4. 제 1 항에 있어서,
    상기 금속 산화물층은 제2어닐링 공정에 의해 열처리되고,
    상기 제2어닐링의 공정 온도는 300 내지 1200 ℃인 것을 특징으로 하는 태양전지.
  5. 제 1 항에 있어서,
    상기 반도체 기판 상부에 위치하고, 상기 반도체 기판과 반대 도전형을 갖는 제1반도체 층;
    상기 제1반도체 층 상에 위치하는 산화막; 및
    상기 제1반도체 층 및 상기 산화막에 위치하고, 상기 반도체 기판의 일정 영역을 노출시키는 그루브를 포함하고,
    상기 금속층 및 상기 금속 산화물층은 상기 그루브 내에 위치하는 것을 특징으로 하는 태양전지.
  6. 제 5 항에 있어서,
    상기 반도체 기판의 후면에 위치하는 p+층 및 상기 p+층 상에 위치하는 후면전극을 더 포함하는 태양전지.
  7. 반도체 기판을 포함하는 태양전지의 제조방법에 있어서,
    상기 반도체 기판 상부에 금속층을 형성하는 단계;
    상기 상기 금속층 상부에 금속 산화물층을 형성하는 단계;
    상기 금속층 및 상기 금속 산화물층을 어닐링 공정에 의해 열처리하는 단계; 및
    상기 금속 산화물층 상부에 전면전극을 형성하는 단계를 포함하는 태양전지의 제조방법.
  8. 제 7 항에 있어서,
    상기 금속층은 무전해 도금법에 의해 형성하고,
    상기 무전해 도금(electro-less plating)에 사용되는 금속원소는 니켈(Ni), 니켈-인(Ni-P)합금, 니켈-보론(Ni-B)합금, 니켈-금(Ni-Au)합금, 금(Au), 구리(Cu) 중 적어도 어느 하나 이상을 사용하는 것을 특징으로 하는 태양전지의 제조방법.
  9. 제 8 항에 있어서,
    상기 금속층을 형성하기 위한 무전해 도금법의 도금 시간은 3분 내지 10분인 것을 특징으로 하는 태양전지의 제조방법.
  10. 제 7 항에 있어서,
    상기 금속층 및 상기 금속 산화물층을 어닐링 공정에 의해 열처리하는 단계는,
    상기 금속층을 형성하고, 상기 금속층을 제1어닐링 공정에 의해 열처리하여, 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드 층을 형성하고,
    상기 제1어닐링 공정 이후, 상기 금속층의 상부에 상기 금속 산화물층을 형성하고, 상기 금속 산화물층을 제2어닐링 공정에 의해 열처리하는 단계인 것을 특징으로 하는 태양전지의 제조방법.
  11. 제 10 항에 있어서,
    상기 제1어닐링 공정의 공정 온도는 400 내지 1200 ℃이고, 상기 제2어닐링 공정의 공정 온도는 300 내지 1200 ℃인 것을 특징으로 하는 태양전지의 제조방법.
  12. 제 7 항에 있어서,
    상기 금속층 및 상기 금속 산화물층을 어닐링 공정에 의해 열처리하는 단계는,
    상기 금속층을 형성한 이후, 상기 금속층의 상부에 상기 금속 산화물층을 형성하고, 1회의 어닐링 공정에 의해 상기 금속층 및 상기 금속 산화물층을 동시에 열처리하는 단계이고,
    상기 1회의 어닐링 공정에 의해, 상기 금속층과 상기 반도체 기판의 사이에 금속-실리사이드 층을 형성하는 것을 특징으로 하는 태양전지의 제조방법.
  13. 제 12 항에 있어서,
    상기 1회의 어닐링 공정의 공정 온도는 400 내지 1200 ℃인 것을 특징으로 하는 태양전지의 제조방법.
KR1020110058044A 2011-06-15 2011-06-15 태양전지 및 이의 제조방법 KR101239845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110058044A KR101239845B1 (ko) 2011-06-15 2011-06-15 태양전지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110058044A KR101239845B1 (ko) 2011-06-15 2011-06-15 태양전지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120138515A KR20120138515A (ko) 2012-12-26
KR101239845B1 true KR101239845B1 (ko) 2013-03-06

Family

ID=47905300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110058044A KR101239845B1 (ko) 2011-06-15 2011-06-15 태양전지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101239845B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203854B (zh) * 2020-09-02 2023-09-29 一道新能源科技股份有限公司 一种p型晶体硅太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065687A (ko) * 1997-01-14 1998-10-15 김광호 커패시터의 제조방법
KR20010013595A (ko) * 1997-06-09 2001-02-26 엔, 마이클 그로브 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법
KR20060025624A (ko) * 2004-09-17 2006-03-22 진 장 비정질 실리콘 박막의 결정화 방법
KR101044415B1 (ko) * 2010-06-22 2011-06-27 노코드 주식회사 다결정 실리콘 박막의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065687A (ko) * 1997-01-14 1998-10-15 김광호 커패시터의 제조방법
KR20010013595A (ko) * 1997-06-09 2001-02-26 엔, 마이클 그로브 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법
KR20060025624A (ko) * 2004-09-17 2006-03-22 진 장 비정질 실리콘 박막의 결정화 방법
KR101044415B1 (ko) * 2010-06-22 2011-06-27 노코드 주식회사 다결정 실리콘 박막의 제조방법

Also Published As

Publication number Publication date
KR20120138515A (ko) 2012-12-26

Similar Documents

Publication Publication Date Title
Tous et al. Large area copper plated silicon solar cell exceeding 19.5% efficiency
US9508884B2 (en) Solar cell metallisation and interconnection method
JP5449849B2 (ja) 太陽電池およびその製造方法
US8426236B2 (en) Method and structure of photovoltaic grid stacks by solution based processes
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
EP2650923A1 (en) Solar cell and solar-cell module
TW201203588A (en) Solar cell including sputtered reflective layer and method of manufacture thereof
KR101872786B1 (ko) 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법
CN102651407B (zh) 太阳电池、太阳电池模块以及制备太阳电池的方法
JP6378748B2 (ja) 太陽電池の導電性の向上
KR20140029563A (ko) 태양전지의 제조 방법
KR20140143278A (ko) 태양 전지 및 이의 제조 방법
JP6359457B2 (ja) 金属シリサイド層を形成する方法
KR20110048792A (ko) 태양 전지 및 그 제조 방법
KR20140011462A (ko) 태양 전지 및 이의 제조 방법
US11018272B2 (en) Methods for forming metal electrodes concurrently on silicon regions of opposite polarity
KR20110018651A (ko) 태양 전지 및 그 제조 방법
KR101239845B1 (ko) 태양전지 및 이의 제조방법
TWI474342B (zh) 鋁膠、太陽能電池之背面電極的製作方法與太陽能電池
TW201705239A (zh) 一種在矽的相反極性表面上形成金屬電極的方法
Tous et al. Nickel silicide formation using excimer laser annealing
KR20160090084A (ko) 태양 전지 및 이의 제조 방법
JP6053082B1 (ja) 光発電素子及びその製造方法
Tous et al. Large-area hybrid silicon heterojunction solar cells with Ni/Cu plated front contacts
KR101980358B1 (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 8