KR20140143278A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140143278A
KR20140143278A KR1020130064788A KR20130064788A KR20140143278A KR 20140143278 A KR20140143278 A KR 20140143278A KR 1020130064788 A KR1020130064788 A KR 1020130064788A KR 20130064788 A KR20130064788 A KR 20130064788A KR 20140143278 A KR20140143278 A KR 20140143278A
Authority
KR
South Korea
Prior art keywords
layer
seed
forming
layers
thickness
Prior art date
Application number
KR1020130064788A
Other languages
English (en)
Inventor
백하얀
최정훈
심구환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130064788A priority Critical patent/KR20140143278A/ko
Priority to US14/295,662 priority patent/US9640673B2/en
Priority to EP14001935.7A priority patent/EP2811539B1/en
Priority to CN201410246711.7A priority patent/CN104241443A/zh
Publication of KR20140143278A publication Critical patent/KR20140143278A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지의 제조 방법은, 광전 변환부를 형성하는 단계; 및 상기 광전 변환부에 연결되는 전극을 형성하는 단계를 포함한다. 상기 전극을 형성하는 단계는, 상기 광전 변환부에 연결되는 시드 형성층을 형성하는 단계; 상기 시드 형성층 위에 상기 시드 형성층의 산화를 방지하는 산화 방지층을 형성하는 단계; 열처리에 의하여 상기 시드 형성층의 물질과 상기 광전 변환부의 물질이 화학적으로 반응하여 상기 시드 형성층과 상기 광전 변환부가 인접한 부분에 화학 결합층을 형성하는 열처리 단계; 상기 시드 형성층 위에 마스크가 위치한 상태에서 도전층 및 캡핑층을 형성하는 단계; 및 상기 도전층 및 상기 캡핑층 중 어느 하나를 마스크로 하여 상기 시드 형성층을 패터닝하는 단계를 포함한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 상세하게는, 복수의 금속층을 포함하는 전극을 구비하는 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 특성 및 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 태양 전지의 특성 및 효율을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 광전 변환부를 형성하는 단계; 및 상기 광전 변환부에 연결되는 전극을 형성하는 단계를 포함한다. 상기 전극을 형성하는 단계는, 상기 광전 변환부에 연결되는 시드 형성층을 형성하는 단계; 상기 시드 형성층 위에 상기 시드 형성층의 산화를 방지하는 산화 방지층을 형성하는 단계; 열처리에 의하여 상기 시드 형성층의 물질과 상기 광전 변환부의 물질이 화학적으로 반응하여 상기 시드 형성층과 상기 광전 변환부가 인접한 부분에 화학 결합층을 형성하는 열처리 단계; 상기 시드 형성층 위에 마스크가 위치한 상태에서 도전층 및 캡핑층을 형성하는 단계; 및 상기 도전층 및 상기 캡핑층 중 어느 하나를 마스크로 하여 상기 시드 형성층을 패터닝하는 단계를 포함한다.
한편, 본 발명의 실시예에 따른 태양 전지는, 광전 변환부; 상기 광전 변환부에 인접하는 화학 결합층, 상기 화학 결합층 위에 형성되는 시드층, 상기 시드층 위에 형성되는 도전층, 그리고 상기 도전층 위에 형성되는 캡핑층을 포함하는 전극; 및 상기 상기 화학 결합층과 상기 도전층 사이에 위치하며 산화를 방지하는 산화 방지막을 포함한다. 상기 산화 방지막이 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 아연(Zn), 또는 이들 중 적어도 하나를 포함하는 합금, 또는 이들 중 적어도 하나를 포함하는 질화물을 포함한다.
본 실시예에서는 산화 방지층이 있는 상태에서 시드 형성층을 소성하여 화학 결합층을 형성한 다음 도전층 및 캡핑층을 형성한다. 이에 의하여 도전층 및 캡핑층을 형성할 때 시드 형성층(또는 시드층) 및 화학 결합층이 오염되거나 변형되는 것을 방지할 수 있다. 또한, 시드 형성층의 소성 중에 시드 형성층이 산화되는 것을 방지할 수 있고, 이에 의하여 도전층 및 캡핑층과의 접합 특성을 향상할 수 있다. 즉, 제1 및 제2 전극이 우수한 전기적 특성을 가지도록 할 수 있고, 이에 의하여 태양 전지의 특성을 향상할 수 있다.
또한, 도전층 및 캡핑층을 마스크로 하여 산화 방지층 및 시드 형성층을 선택적으로 패터닝하므로 별도의 마스크를 사용하지 않고 원하는 형상으로 식각이 가능하다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 태양 전지의 제1 및 제2 전극을 형성하는 방법을 도시한 단면도들이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 1를 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10), 그리고 반도체 기판(10)에 형성된 제1 및 제2 도전형 영역(22, 24)을 포함하는 광전 변환부를 포함한다. 그리고 광전 변환부(좀더 상세하게는, 제1 및 제2 도전형 영역(22, 24))에 각기 연결되는 제1 및 제2 전극(42, 44)을 포함한다. 그 외에도 패시베이션 막(32), 전면 전계층(50), 반사 방지막(60) 등을 포함할 수 있다. 이를 좀더 상세하게 설명한다.
좀더 상세하게는 반도체 기판(10)은, 상대적으로 낮은 농도로 불순물이 도핑된 베이스 영역(110)을 포함한다. 베이스 영역(110)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형은 일례로 n형일 수 있다. 즉, 베이스 영역(110)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 포함하는 단결정 또는 다결정 실리콘으로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 베이스 영역(110)이 p형일 수도 있다.
반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 제2 도전형 불순물층(34)에 의하여 형성된 터널 정션까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 이에 따라 반도체 기판(10)을 통과하여 후면으로 향하는 광을 후면에서 반사하여 다시 반도체 기판(10)으로 향하도록 할 수 있다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않는다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
한편, 반도체 기판(10)의 전면에는 전면 전계층(50)이 형성될 수 있다. 이러한 전면 전계층(50)은 베이스 영역(110)보다 높은 농도로 불순물이 도핑된 영역으로, 일반적인 후면 전계층(back surface field, BSF)와 유사하게 작용한다. 즉, 입사되는 태양 광에 의해 분리된 전자와 정공이 반도체 기판(10)의 전면에서 재결합되어 소멸되는 것을 방지한다.
그리고 전면 전계층(50) 위에는 반사 방지막(60)이 형성될 수 있다. 반사 방지막(60)은 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 반사 방지막(60)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 전면 전계층(50)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 pn 접합까지 도달되는 광량을 증가할 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(60)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 변환 효율을 향상할 수 있다.
이러한 방사 방지막(60)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(60)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(60)이 다양한 물질을 포함할 수 있음은 물론이다.
반도체 기판(10)의 후면 쪽에 서로 다른 도전형 불순물을 가지는 p형의 제1 도전형 영역(22) 및 n형의 제2 도전형 영역(24)이 형성된다. 이러한 제1 도전형 영역(22)과 제2 도전형 영역(24)은 션트를 방지할 수 있도록 서로의 사이에 아이솔레이션 영역(36)을 두고 서로 이격될 수 있다. 아이솔레이션 영역(36)에 의하여 제1 도전형 영역(22)과 제2 도전형 영역(24)이 서로 일정 간격(일례로, 수십㎛~ 수백㎛)만큼 이격될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 도전형 영역(22, 24)이 서로 접하는 것도 가능하다. 그리고 제1 도전형 영역(22)과 제2 도전형 영역(24)의 두께는 서로 동일할 수도 있고, 서로 다른 두께를 가질 수도 있다. 본 발명이 상술한 간격 또는 제1 및 제2 도전형 영역(22, 24)의 두께에 한정되는 것은 아니다.
이러한 제1 도전형 영역(22)은 제1 도전형 불순물인 p형 불순물을 도핑하여 형성될 수 있고, 제2 도전형 영역(24)은 제2 도전형 불순물인 n형의 불순물을 도핑하여 형성될 수 있다. p형 도펀트로 3족 원소(B, Ga, In 등)을 사용할 수 있고, n형 도펀트로 5족 원소(P, As, Sb 등) 등을 사용할 수 있다. 도핑 방법으로는 이온 주입, 열 확산 등 다양한 방법이 사용될 수 있다.
이때, 본 실시예에서는 제1 및 제2 도전형 영역(22, 24)이 도핑에 의하여 형성된 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, p형 불순물을 가지는 비정질 실리콘으로 구성된 층 및 n형 불순물을 가지는 비정질 실리콘으로 구성된 층을 각기 반도체 기판(10)의 후면에 형성하여 제1 및 제2 도전형 영역(22, 24)을 형성할 수도 있다. 이 외에도 다양한 방법에 의하여 제1 및 제2 도전형 영역(22, 24)을 형성할 수 있음은 물론이다.
이때, p형인 제1 도전형 영역(22)의 면적은 n형인 제2 도전형 영역(24)의 면적보다 클 수 있다. 본 실시예에서는 캐리어가 후면 쪽으로만 수집되어 반도체 기판(10)의 두께에 비하여 반도체 기판(10)의 수평 방향으로의 거리가 상대적으로 크다. 그런데, 전자보다 정공의 이동 속도가 상대적으로 낮기 때문에 이를 고려하여 p형인 제1 도전형 영역(22)의 면적을 n형인 제2 도전형 영역(24)보다 크게 할 수 있다.
제1 및 제2 도전형 영역(22, 24)을 덮으면서 반도체 기판(10)의 후면에 패시베이션 막(32)이 형성될 수 있다. 일례로, 패시베이션 막(32)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 및 MgF2, ZnS, TiO2 및 CeO2으로 이루어진 군에서 선택된 물질을 적어도 하나 포함할 수 있다.
제1 전극(42)은 패시베이션 막(32)을 관통하는 제1 컨택홀(32a)에 의하여 제1 도전형 영역(22)에 연결되고, 제2 전극(44)은 패시베이션 막(32)을 관통하는 제2 컨택홀(34a)에 의하여 제2 도전형 영역(24)에 연결될 수 있다. 이러한 제1 및 제2 전극(42, 44)은 다양한 특성을 향상할 수 있도록 복수의 층이 적층되어 형성될 수 있다. 이와 같은 제1 및 제2 전극(42, 44)의 적층 구조에 대해서 상세하게 설명한다.
제1 전극(42)은, 광전 변환부(좀더 정확하게는, 제1 도전형 영역(22)) 위에 차례로 적층되는 화학 결합층(422a), 시드층(422), 도전층(424) 및 캡핑층(426)을 포함할 수 있다. 제2 전극(44)은, 광전 변환부(좀더 정확하게는, 제2 도전형 영역(24)) 위에 차례로 적층되는 화학 결합층(442a), 시드층(442), 도전층(444) 및 캡핑층(446)을 포함할 수 있다. 이때, 시드층(422, 442)와 도전층(424, 444) 사이에는 시드층(422, 442)의 산화 등을 방지하는 산화 방지층(400)이 위치할 수 있다.
여기서, 화학 결합층(422a, 424a)은 제1 또는 제2 도전형 영역(22, 24)에 접촉하여 형성되는 층으로, 시드층(422, 442)을 구성하는 금속과 제1 또는 제2 도전형 영역(22, 24)이 구성하는 반도체 물질이 반응하여 형성된 화합물을 포함할 수 있다. 즉, 시드층(422, 442)의 물질 또는 원소를 반도체 기판(10) 상에 도포한 후에 열처리를 수행하면, 제1 또는 제2 도전형 영역(22, 24)의 반도체 물질과 시드층(422, 442)의 물질 또는 원소가 반응하여 화합물을 형성하여 화학 결합층(422a, 424a)을 형성된다.
일례로, 시드층(422, 442)이 니켈(Ni) 등의 금속을 포함할 수 있다. 그리고 화학 결합층(422a, 424a)은 시드층(422, 442)의 금속과 반도체 기판(10)의 Si가 반응하여 형성된 니켈 실리사이드(silicide)(일례로, NiSi) 등을 포함할 수 있다. 그러면, 화학 결합층(422a, 424a)의 NiSi의 우수한 특성을 이용할 수 있다.
NiSi을 포함하는 화학 결합층(422a, 424a)은, 실리콘과의 접촉 저항이 2.8~2.95 Ω/□으로 매우 낮은 수준이고, 낮은 열 응력(thermal stress)를 가져 열적 안정성이 우수하며, 접촉력이 우수하다. 또한, 실리사이드 형성 시 실리콘 소모량이 작으며 표면 거칠기와 반사도를 제어할 수 있다.
Ni를 포함하는 시드층(422, 442)은, 화학 결합층(422a, 424a)을 커버하여 화학 결합층(422a, 424a)이 형성되지 않았을 때 발생할 수 있는 문제를 방지한다. 즉, 제조 공정 중에 오차 등으로 인하여 화학 결합층(422a, 424a)의 두께가 얇거나 화학 결합층(422a, 424a)이 존재하지 않는 부분이 형성될 수 있다. 이러한 부분에서는 접촉 저항이 증가하거나, 도전층(424, 444)의 물질이 반도체 기판(10) 쪽으로 확산하여 전기적 특성을 저하시키고 심할 경우 션트(shunt)가 발생할 수 있다. 본 실시예에서는 시드층(422, 442)이 화학 결합층(422a, 424a)을 덮으면서 형성되어 접촉 저항 증가, 금속 확산 등에 의하여 발생하는 문제를 방지할 수 있다.
또한, 화학 결합층(422a, 424a)과 시드층(422, 442)은 격자 부정합(lattice mismatch)를 가지며, 시드층(422, 442)과 도전층(424, 444)(일례로, 구리(Cu))의 결합 에너지가 높다. 이에 따라 도전층(424, 444)의 금속이 시드층(422, 442) 및 화학 결합층(422a, 424a)을 통과하여 반도체 기판(10)으로 향할 경우 이중의 배리어 역할을 할 수 있다. 즉, 화학 결합층(422a, 424a)과 시드층(422, 442)이 이중 확산 방지 구조를 형성하여 도전층(424, 444)의 금속이 반도체 기판(10)으로 확산되는 것을 효과적으로 방지할 수 있다.
이때, 본 실시예에서는 Ni로 이루어지는 층을 형성한 후에 열처리를 통해 하부 부분에 NiSi로 구성되는 화학 결합층(422a, 424a)을 형성하면서 화학 결합층(422a, 424a) 위에서는 Ni로 구성되는 시드층(422, 442)이 위치하도록 한다. 이에 따라 화학 결합층(422a, 424a) 위에 시드층(422, 442)을 형성하는 공정을 별도로 수행하지 않아도 된다. 결과적으로 단순한 공정에 의하여 NiSi의 화학 결합층(422a, 424a)과 Ni의 시드층(422, 442)을 형성할 수 있다.
일례로, 화학 결합층(422a, 424a)이 시드층(422, 442)보다 두껍게 형성될 수 있다. 그러면 화학 결합층(422a, 424a)을 상대적으로 두껍게 형성하여 낮은 접촉 저항, 우수한 열적 안정성, 높은 접촉력 등에 의하여 제1 전극(42)과의 접합 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 시드층(422, 442)이 화학 결합층(422a, 424a)보다 두껍게 형성될 수도 있다.
시드층(422, 442) 위에 형성되는 산화 방지층(400)은 열처리에 의하여 화학 결합층(422a, 424a)을 형성할 때 시드층(422, 442)이 산화되는 것을 방지할 수 있는 희생 산화막의 역할을 수행할 수 있다. 또한, 산화 방지층(440)은 전도층(424, 444) 및 캡핑층(426, 446)을 형성할 때 시드층(422, 444)으로 금속이 확산하는 것을 방지하는 확산 배리어의 역할을 수행할 수 있다. 일례로, 산화 방지층(400)은 금속, 또는 금속 원소를 포함하는 질화물 등을 포함할 수 있고, 상술한 금속이 산화된 상태로 구비될 수도 있다. 일례로, 산화 방지층(400)은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 아연(Zn), 또는 이들 중 적어도 하나를 포함하는 합금, 또는 이들 중 적어도 하나를 포함하는 질화물 또는 산화물 등일 수 있다. 산화 방지층(400)이 금속으로 구성될 경우에는 제1 및 제2 전극(42, 44)이 전기 전도성을 저하시키지 않으면서 쉬운 제조 공정(예를 들어, 스퍼터) 등에 의하여 형성될 수 있다.
산화 방지층(400) 위에 형성되는 도전층(424, 444)은 전기 전도성이 높은 금속 물질로 이루어질 수 있다. 도전층(424, 444)은 제1 전극(42)에서 가장 두꺼운 두께를 가지는 부분이므로(즉, 도전층(424, 444)의 두께는 화학 결합층(422a, 424a), 시드층(422, 442) 및 캡핑층(426, 446)보다 크므로) 전기 전도성이 높고 가격이 저렴한 물질을 포함할 수 있다. 일례로, 도전층(424, 444)은 구리(Cu)를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 도전층(424, 444)이 은(Ag), 금(Au) 등의 물질을 포함할 수 있음은 물론이다.
도전층(424, 444) 위에 형성되는 캡핑층(426, 446)은 리본 등과의 접합 특성을 향상하고 도전층(424, 444)을 보호하기 위한 층으로서, 주석(Sn), 탄탈륨 나이트라이드(TaN) 등을 포함할 수 있다. 또한, 본 실시예에서 캡핑층(426, 446)은 시드층(422, 442), 화학 결합층(422a, 424a), 산화 방지층(400)을 선택적으로 식각할 때 마스크로 작용할 수 있다. 이에 대해서 추후에 좀더 상세하게 설명한다.
도면 및 설명에서는 도전층(424, 444) 및 캡핑층(426, 446)이 시드층(422, 442) 위에 형성된 층으로 각기 하나의 층을 구비한 것으로 예시하였으나 도전층(424, 444) 및/또는 캡핑층(426, 446)이 두 개의 이상의 층을 구비할 수 있다. 또한, 도전층(424, 444) 및 캡핑층(426, 446)이 서로 동일한 물질을 포함하여 한 층을 구성할 수도 있다. 이와 같이 시드층(422, 442) 위에는 적어도 하나의 금속층을 구비할 수 있다.
상술한 바와 같은 제1 및 제2 전극(42, 44)을 형성하는 방법 및 이를 포함하는 태양 전지(100)의 제조 방법을, 도 2a 내지 도 2f, 그리고 도 3a 내지 도 3f를 참조하여 이하에서 좀더 상세하게 설명한다. 앞서 설명한 내용에 대해서는 상세한 설명을 생략하고 설명하지 않은 부분을 좀더 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이고, 도 3a 내지 도 3f는 본 발명의 실시예에 따른 태양 전지의 제1 및 제2 전극을 형성하는 방법을 도시한 단면도들이다.
먼저, 도 2a에 도시한 바와 같이, 제1 도전형 불순물을 가지는 베이스 영역(110)으로 구성되는 반도체 기판(10)을 준비한다. 본 실시예에서 반도체 기판(10)은 n형의 불순물을 가지는 실리콘으로 이루어질 수 있다. n형의 불순물로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다.
이때, 반도체 기판(10)의 전면이 요철을 가지도록 텍스쳐링되고, 반도체 기판(10)의 후면이 경면 연마 등에 의하여 처리되어 반도체 기판(10)의 전면보다 작은 표면 거칠기를 가질 수 있다. 반도체 기판(10)의 전면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. 그리고 반도체 기판(10)의 후면은 알려진 경면 연마에 의하여 처리될 수 있다.
이어서, 도 2b에 도시된 바와 같이, n형 불순물을 반도체 기판(10)에 도핑하여 제2 도전형 영역(24)과 전면 전계층(50)을 형성할 수 있다. 좀더 구체적으로, 반도체 기판(10)의 전면에서 n형 불순물을 이온 주입하여 전면 전계층(50)을 형성하고, 반도체 기판(10)의 후면에서 제1 마스크(112)를 이용하여 일부 부분에만 n형 불순물을 이온 주입하여 제2 도전형 영역(24)을 형성할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 제2 도전형 영역(24)을 형성하는 단계와 전면 전계층(50)을 형성하는 단계가 서로 동일 또는 서로 다른 방법에 의하여 서로 별개로 이루어지는 것도 가능함은 물론이다. 또한, 이온 주입 이외의 다른 방법에 의하여 제2 도전형 영역(24) 및/또는 전면 전계층(50)을 형성할 수 있다.
이어서, 도 2c에 도시된 바와 같이, p형 불순물을 반도체 기판(10)에 도핑하여 제2 도전형 영역(24)이 형성되지 않은 부분에 제1 도전형 영역(22)을 형성한다. 좀더 구체적으로, 반도체 기판(10)의 후면에 제1 도전형 영역(22)에 대응하는 부분이 개구된 제2 마스크(114)를 놓고 p형 불순물을 이온 주입하여 제1 도전형 영역(22)을 형성할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 이온 주입 외의 다른 방법에 의하여 제1 도전형 영역(22)을 형성할 수 있다.
본 실시예에서와 같이 제1 및 제2 마스크(112, 114)를 이용한 이온 주입으로 제1 및 제2 도전형 영역(22, 24)을 형성하면, 특정한 패턴을 가지는 제1 및 제2 도전형 영역(22, 24)을 단순한 공정으로 정밀하게 형성할 수 있다. 이때, 제1 및 제2 도전형 영역(22, 24)을 형성하는 단계는 진공 상태의 인라인(in-line) 공정으로 수행되어 불필요한 불순물이 주입되는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 2d에 도시된 바와 같이, 반사 방지막(60)과 패시베이션 막(32)을 형성한다. 좀더 구체적으로, 반도체 기판(10)의 전면에 전체적으로 반사 방지막(60)을 형성하고, 반도체 기판(10)의 후면에 전체적으로 제2 패시베이션 막(34)을 형성한다. 이와 같이 패시베이션 막(32)과 반사 방지막(60)을 함께 형성하면 공정을 단순화하여 생산성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 반사 방지막(60)을 형성하는 단계와 제2 패시베이션 막(34)을 형성하는 단계가 서로 동일 또는 서로 다른 방법에 의하여 서로 별개로 이루어지는 것도 가능함은 물론이다.
이러한 반사 방지막(60) 및 제2 패시베이션 막(34)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 2e에 도시한 바와 같이, 패시베이션 막(32)을 관통하는 제1 및 제2 컨택홀(32a, 34a)을 형성한다.
이어서, 도 2f에 도시한 바와 같이, 제1 및 제2 도전형 영역(22, 24)에 연결되는 제1 및 제2 전극(42, 44)을 형성한다. 도 3a 내지 도 3f를 참조하여 제1 및 제2 전극(42, 44)의 형성 방법을 좀더 구체적으로 설명한다. 이때, 도 3a 내지 도 3f은 도 21의 확대원 부분에 해당하는 부분만을 도시한 것이다.
먼저, 도 3a에 도시한 바와 같이, 패시베이션 막(32)의 컨택홀(32a, 34a)에 의해 노출된 반도체 기판(10) 위(좀더 상세하게는, 반도체 기판(10)에 형성된 제1 및 제2 도전형 영역(22, 24) 위)를 채우면서 시드 형성층(402)을 형성한다. 시드 형성층(402)은 본 실시예의 시드층(422, 442) 및 화학 결합층(도 1의 참조부호 422a, 442a, 이하 동일)를 형성하기 위한 층이다.
이러한 시드 형성층(402)은 전해 도금(예를 들어, 광 유기 도금, 전해질을 이용한 전해 도금 등), 무전해 도금, 또는 증착(예를 들어, 스퍼터링과 같은 물리 기상 증착, 또는 화학 기상 증착 등)에 의하여 형성될 수 있다. 이때, 시드 형성층(402)은 컨택홀(32a, 34a)에 의하여 노출된 반도체 기판(10)의 부분뿐만 아니라 패시베이션 막(32) 위에 전체적으로 형성할 수도 있다. 별도의 패터닝 없이 시드 형성층(402)을 형성하여 제조 공정을 단순화할 수 있다. 시드 형성층(402)은 반도체 기판(10)을 구성하는 물질 또는 원소와 반응하여 화합물을 형성할 수 있는 다양한 금속을 포함할 수 있는데, 일례로, Ni을 포함할 수 있다.
시드 형성층(402)은 다양한 두께를 가질 수 있는데, 일례로, 10nm 내지 1㎛의 두께를 가질 수 있다. 시드 형성층(402)의 두께가 10nm 미만이면 화학 결합층(422a, 442a)가 충분히 형성되지 않을 수 있고, 시드 형성층(402)이 시드층으로 작용하기 어려울 수 있다. 시드 형성층(402)의 두께가 1㎛를 초과하면, 공정 시간 및 비용 등에 부담이 될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 3b에 도시한 바와 같이, 시드 형성층(402) 위에 산화 방지층(400)을 형성한다. 산화 방지층(400)은 시드 형성층(402)의 산화를 방지하기 위한 층으로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 아연(Zn), 또는 이들 중 적어도 하나를 포함하는 합금, 또는 이들 중 적어도 하나를 포함하는 질화물 등의 물질을 포함할 수 있다. 산화 방지층(400)을 전체적으로 형성하여 별도의 패터닝을 하지 않아도 되고, 시드 형성층(402)의 전체 영역에서 산화 방지 효과를 나타내도록 할 수 있다.
산화 방지층(400)은 시드 형성층(402)의 산화를 방지할 수 있는 두께를 가지면 족하므로, 시드 형성층(402)보다 얇은 두께를 가질 수 있다. 이에 의하여 제조 공정의 시간 및 비용을 절감할 수 있다. 이때, 시드 형성층(402)의 두께 : 산화 방지층(400)의 두께 비율이 2:1 내지 200:1일 수 있다. 상술한 두께 비율이 2:1 미만이면, 산화 방지층(400)의 두께가 불필요하게 두꺼워질 수 있다. 상술한 두께 비율이 200:1을 초과하면, 산화 방지층(400)의 산화 방지 효과가 충분하지 않을 수 있다. 산화 방지층(400)의 산화 방지 효과를 좀더 향상하기 위하여 시드 형성층(402)의 두께 : 산화 방지층(400)의 두께 비율을 2:1 내지 10:1으로 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
일례로, 산화 방지층(400)은 5nm 내지 100nm의 두께를 가질 수 있다. 산화 방지층(400)의 두께가 5nm 미만이면 산화 방지층(400)의 산화 방지 효과가 충분하지 않을 수 있다. 산화 방지층(400)의 두께가 100nm를 초과하면 산화 방지층(400)을 형성 및 제거하기 위한 시간 및 비용 등이 증가할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 3c에 도시한 바와 같이, 열처리를 수행하여 컨택홀(32a, 34a) 내에서 화학 결합층(422a, 442a)을 형성한다.
일례로, 열처리 온도는 350℃ 내지 450℃일 수 있다. 여기서, 열처리 온도가 350℃ 미만이면, 화학 결합층(422a, 442a)이 잘 형성되지 않을 수 있다. 열처리 온도가 450℃를 초과하면, 화학 결합층(422a, 442a)이 과도하게 형성될 수 있고 고온 공정에 의하여 비용이 증가할 수 있다. 또한, 상술한 온도 범위에서 시드 형성층(402)의 소성이 원활하게 이루어질 수 있다.
그리고 열처리 시간은 5분에서 1시간일 수 있다. 여기서, 열처리 시간이 5분 미만이면, 화학 결합층(422a, 442a)이 잘 형성되지 않을 수 있다. 열처리 온도가 1 시간을 초과하면, 공정 비용이 증가할 수 있다. 또한, 상술한 열처리 시간 범위에서 시드 형성층(402)의 소성이 원활하게 이루어질 수 있다.
이와 같은 열처리에 의하여 시드 형성층(402)을 소성하면서 시드 형성층(402) 중에서 반도체 기판(10)에 접하는 부분에서는 화학 결합층(422a, 442a)이 형성된다. 그리고 반도체 기판(10)과 인접한 시드 형성층(402)의 부분에서는 시드 형성층(420)의 물질 또는 원소와 반도체 기판(10)을 구성하는 물질 또는 원소가 반응하여 화합물인 실리사이드가 형성된다. 이에 의하여 반도체 기판(10)(좀더 상세하게는, 반도체 기판(10)에 형성되는 제1 및 제2 도전형 영역(22, 24))에 인접하는 부분에서 상술한 실리사이드를 포함하는 화학 결합층(422a, 442a)이 형성된다. 시드 형성층(402)이 Ni을 포함하는 경우 화학 결합층(422a, 442a)은 NiSi를 포함할 수 있다.
이때, 본 실시예에서는 시드 형성층(402) 위에 산화 방지층(400)이 위치한 상태에서 시드 형성층(402)을 소성하여 화학 결합층(422a, 442a)를 형성한다. 이에 의하여 열처리 중에 시드 형성층(402)이 산화되어 화학 결합층(422a, 442a) 및 시드층(422, 442)의 특성이 저하되는 것을 방지할 수 있다. 즉, 열처리 시의 온도에 의하여 시드 형성층(402)이 쉽게 산화될 수 있는데, 시드 형성층(402)이 산화되면 화학 결합층(422a, 442a)의 형성이 잘 일어나지 않거나 화학 결합층(422a, 442a)의 특성이 저하될 수 있으며, 시드층(422, 442)의 특성도 저하되게 된다. 본 실시예에서와 같이 시드 형성층(402) 위에 산화 방지층(400)을 위치한 상태로 시드 형성층(402)을 소성하게 되면, 시드 형성층(402)의 산화를 효과적으로 방지할 수 있고, 이에 의하여 화학 결합층(422a, 442a) 및 시드층(422, 442)의 특성 저하 또한 방지할 수 있다.
또한, 도전층(424, 444) 및 캡핑층(426, 446)을 형성하기 전에 시드 형성층(402)을 소성하므로 도전층(424, 444) 및 캡핑층(426, 446) 형성 시에 시드 형성층(402)(또는 시드층(422, 442))으로 도전층(424, 444)의 물질이 확산되는 것을 방지할 수 있다.
이어서, 도 3d에 도시한 바와 같이, 시드 형성층(402) 위에 마스크(예를 들어, 쉐도우 마스크 등)(116)를 위치한 상태에서 시드 형성층(402) 상에 도전층(422, 442) 및 캡핑층(426, 446)을 차례로 형성한다. 도전층(422, 442) 및 캡핑층(426, 446)은 다양한 방법에 의하여 형성될 수 있는데, 일례로, 증착, 스퍼터링 등에 의하여 형성될 수 있다. 마스크(116)의 개구부(116a)에 해당하는 부분에서만 도전층(422, 442) 및 캡핑층(426, 446)이 형성된다. 이에 의하여 도전층(422, 442) 및 캡핑층(426, 446)은 패턴을 가지는 상태로 시드 형성층(402) 상에 형성된다.
상술한 도면 및 설명에서는 별도의 마스크(116)를 사용한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 마스크(116)가 시드 형성층(402) 위에 포토 리소그라피 등의 방법에 의하여 형성되는 레지스트 층 등으로 구성될 수도 있다. 이와 같이 마스크(116)가 레지스트 층으로 구성된 경우에는, 도전층(422, 442) 및 캡핑층(426, 446)을 증착, 스퍼터링, 전해 도금, 무전해 도금 등의 다양한 방법에 의하여 형성할 수 있다. 이 경우에 도전층(422, 442) 및 캡핑층(426, 446)의 형성을 완료한 후에는 식각 등에 의하여 마스크(116)를 제거할 수 있다.
일례로, 도전층(422, 442)은 Cu 등을 포함하고, 캡핑층(426, 446)은 Sn, TaN 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 물질로 형성될 수 있음은 물론이다.
도전층(424, 444) 및 캡핑층(426, 446)은 시드 형성층(402)보다 큰 두께를 가지면서 형성될 수 있다. 그리고 도전층(424, 444)이 캡핑층(426, 446)보다 큰 두께를 가질 수 있다. 일례로, 도전층(424, 444)은 20㎛ 내지 30㎛의 두께를 가질 수 있고, 캡핑층(426, 446)이 1㎛ 내지 10㎛의 두께를 가질 수 있다. 이러한 두께 범위는 도전층(424, 444) 및 캡핑층(426, 446)의 역할을 각기 충분하게 수행하면서 공정 비용 및 시간을 최소화할 수 있는 범위로 한정된 것이다.
이어서, 도 3e에 도시한 바와 같이, 제1 및 제2 전극(42, 44)의 도전층(424, 444) 및 캡핑층(426, 446)을 마스크로 하여 제1 및 제2 전극(42, 44)의 도전층(424, 444) 및 캡핑층(426, 446) 사이로 노출된 산화 방지층(400)을 선택적으로 식각한다. 이때, 도전층(424, 444) 및 캡핑층(426, 446)이 마스크의 역할을 하므로 별도의 마스크 등을 사용하지 않고 산화 방지층(400)을 쉽게 선택적으로 식각할 수 있다.
식각 용액으로는 도전층(424, 444) 및 캡핑층(426, 446)을 식각하지 않으면서 산화 방지층(400)만을 식각할 수 있는 다양한 용액이 사용될 수 있다. 식각 용액은 산화 방지층(400)의 물질에 따라 다양한 물질을 사용할 수 있다. 일례로, 산화 방지층(400)이 티타늄(Ti)을 포함하는 경우에는 불산, 질산 및 초순수(DI)의 혼합 용액, 또는 불산, 과산화 수소 및 초순수의 혼합 용액을 식각 용액으로 사용할 수 있다. 산화 방지층(400)이 탄탈륨(Ta)을 포함하는 경우에는 불산과 질산의 혼합 용액을 식각 용액으로 사용할 수 있다. 산화 방지층(400)이 텅스텐(W)을 포함하는 경우에는 황산을 포함하는 식각 용액, 또는 암모니아수와 과산화 수소의 혼합 용액을 식각 용액으로 사용할 수 있다. 산화 방지층(400)이 크롬(Cr) 또는 몰리브덴(Mo)을 포함하는 경우에는 염산과 과산화 수소의 혼합 용액을 식각 용액으로 사용할 수 있다. 산화 방지층(400)이 아연(Zn)을 포함하는 경우에는 염산 및 물의 혼합 용액, 또는 질산 및 물의 혼합 용액을 식각 용액으로 사용할 수 있다.
이어서, 도 3f에 도시한 바와 같이, 제1 및 제2 전극(42, 44)의 도전층(424, 444) 및 캡핑층(426, 446)을 마스크로 하여 제1 및 제2 전극(42, 44)의 도전층(424, 444) 및 캡핑층(426, 446) 사이로 노출된 시드 형성층(402)을 선택적으로 식각한다. 이때, 도전층(424, 444) 및 캡핑층(426, 446)이 마스크의 역할을 하므로 별도의 마스크 등을 사용하지 않고 시드 형성층(402)을 쉽게 선택적으로 식각할 수 있다.
식각 용액으로는 도전층(424, 444) 및 캡핑층(426, 446)을 식각하지 않으면서 시드 형성층(402)만을 식각할 수 있는 다양한 용액이 사용될 수 있다. 일례로, 식각 용액으로 질산, 염산, 그리고 물을 혼합한 용액을 사용할 수 있다.
본 실시예에서는 도전층(424, 444) 및 캡핑층(426, 446)을 형성하기 전에 산화 방지층(400)이 있는 상태에서 시드 형성층(402)을 소성하여 시드층(422, 442) 및 화학 결합층(422a, 442a)를 형성한다. 이에 의하여 도전층(424, 444) 및 캡핑층(426, 446)을 형성할 때 시드층(422, 442) 및 화학 결합층(422a, 442a)이 오염되거나 변형되는 것을 방지할 수 있다. 또한, 시드 형성층(402)의 소성 중에 시드 형성층(402)이 산화되는 것을 방지할 수 있고, 이에 의하여 도전층(424, 444) 및 캡핑층(426, 446)과의 접합 특성을 향상할 수 있다. 즉, 제1 및 제2 전극(42, 44)이 우수한 전기적 특성을 가지도록 할 수 있고, 이에 의하여 태양 전지(100)의 특성을 향상할 수 있다.
또한, 도전층(424, 444) 및 캡핑층(426, 446)을 마스크로 하여 산화 방지층(400) 및 시드 형성층(402)을 선택적으로 패터닝하므로 별도의 마스크를 사용하지 않고 산화 방지층(400) 및 시드 형성층(402)을 원하는 형상으로 식각할 수 있다.
상술한 설명에서는 제1 및 제2 전극(42, 44)이 모두 후면에 위치하는 후면 전극형 구조를 일 예로 설명하였다. 이러한 후면 전극형 구조에서는 제1 및 제2 전극(42, 44)을 모두 후면에 위치시켜 전면으로 입사되는 광량을 최대화할 수 있다. 이에 의하여 태양 전지(100)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 도전형 영역(22, 24) 중 어느 하나가 반도체 기판(10)의 전면 쪽에 위치하고, 이에 따라 제1 및 제2 전극(42, 44) 중 어느 하나라 반도체 기판(10)의 전면 쪽에 위치하는 것도 가능하다.
또한, 본 실시예에서는 광전 변환부가 실리콘 태양 전지에 적용되는 구조인 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 알려진 다른 구조의 광전 변환부를 포함하는 태양 전지(예를 들어, 박막 태양 전지 등)의 전극 구조에 본 실시예의 제1 및 제2 전극(42, 44) 구조가 적용되는 것도 본 발명의 범위에 속한다. 이외에도 다양한 변형이 가능함은 물론이다.
이와 같이 상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
22: 제1 도전형 영역
22: 제2 도전형 영역
32: 패시베이션 막
42: 제1 전극
44: 제2 전극
400: 산화 방지층

Claims (20)

  1. 광전 변환부를 형성하는 단계; 및
    상기 광전 변환부에 연결되는 전극을 형성하는 단계
    를 포함하고,
    상기 전극을 형성하는 단계는,
    상기 광전 변환부에 연결되는 시드 형성층을 형성하는 단계;
    상기 시드 형성층 위에 상기 시드 형성층의 산화를 방지하는 산화 방지층을 형성하는 단계;
    열처리에 의하여 상기 시드 형성층의 물질과 상기 광전 변환부의 물질이 화학적으로 반응하여 상기 시드 형성층과 상기 광전 변환부가 인접한 부분에 화학 결합층을 형성하는 열처리 단계;
    상기 시드 형성층 위에 마스크가 위치한 상태에서 도전층 및 캡핑층을 형성하는 단계; 및
    상기 도전층 및 상기 캡핑층 중 어느 하나를 마스크로 하여 상기 시드 형성층을 패터닝하는 단계
    를 포함하는 태양 전지의 제조 방법.
  2. 제1항에 있어서,
    상기 산화 방지층이 금속을 포함하는 태양 전지의 제조 방법.
  3. 제2항에 있어서,
    상기 산화 방지층이 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 아연(Zn), 또는 이들 중 적어도 하나를 포함하는 합금, 또는 이들 중 적어도 하나를 포함하는 질화물을 포함하는 태양 전지의 제조 방법.
  4. 제1항에 있어서,
    상기 시드 형성층의 두께가 10nm 내지 1㎛인 태양 전지의 제조 방법.
  5. 제1항에 있어서,
    상기 시드 형성층의 두께보다 상기 산화 방지층의 두께가 얇은 태양 전지의 제조 방법.
  6. 제5항에 있어서,
    상기 시드 형성층의 두께 : 상기 산화 방지층의 두께 비율이 2:1 내지 200:1인 태양 전지의 제조 방법.
  7. 제6항에 있어서,
    상기 시드 형성층의 두께 : 상기 산화 방지층의 두께 비율이 2:1 내지 10:1인 태양 전지의 제조 방법.
  8. 제5항에 있어서,
    상기 산화 방지층의 두께가 5nm 내지 100nm인 태양 전지의 제조 방법.
  9. 제1항에 있어서,
    상기 열처리 단계에서의 열처리 온도가 350℃ 내지 450℃인 태양 전지의 제조 방법.
  10. 제1항에 있어서,
    상기 열처리 단계에서의 열처리 시간은 5분에서 1시간인 태양 전지의 제조 방법.
  11. 제1항에 있어서,
    상기 도전층의 두께가 20㎛ 내지 30㎛이고,
    상기 캡핑층의 두게가 1㎛ 내지 10㎛인 태양 전지의 제조 방법.
  12. 제1항에 있어서,
    상기 시드 형성층이 니켈(Ni)을 포함하고,
    상기 화학 결합층이 니켈 실리사이드(NiSi)를 포함하는 태양 전지의 제조 방법.
  13. 제1항에 있어서,
    상기 도전층이 구리(Cu)를 포함하고,
    상기 캡핑층이 주석(Sn)을 포함하는 태양 전지의 제조 방법.
  14. 제1항에 있어서,
    상기 시드 형성층을 패터닝하는 단계에서는 상기 시드 형성층을 선택적으로 식각하는 식각 용액을 이용하는 태양 전지의 제조 방법.
  15. 제14항에 있어서,
    상기 식각 용액이 질산 및 염산을 포함하는 태양 전지의 제조 방법.
  16. 제1항에 있어서,
    상기 도전층 및 상기 캡핑층을 형성하는 단계와 상기 시드 형성층을 패터닝하는 단계 사이에, 상기 도전층 및 상기 캡핑층 중 어느 하나를 마스크로 하여 상기 산화 방지층을 패터닝하는 단계를 더 포함하는 태양 전지의 제조 방법.
  17. 광전 변환부; 및
    상기 광전 변환부에 인접하는 화학 결합층, 상기 화학 결합층 위에 형성되는 시드층, 상기 시드층 위에 형성되는 도전층, 그리고 상기 도전층 위에 형성되는 캡핑층을 포함하는 전극;
    상기 상기 화학 결합층과 상기 도전층 사이에 위치하며 산화를 방지하는 산화 방지막
    을 포함하고,
    상기 산화 방지막이 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 아연(Zn), 또는 이들 중 적어도 하나를 포함하는 합금, 또는 이들 중 적어도 하나를 포함하는 질화물을 포함하는 태양 전지.
  18. 제17항에 있어서,
    상기 산화 방지층의 두께가 5nm 내지 100nm인 태양 전지.
  19. 제17항에 있어서,
    상기 시드층이 니켈(Ni)을 포함하고,
    상기 화학 결합층이 니켈 실리사이드(NiSi)를 포함하는 태양 전지.
  20. 제17항에 있어서,
    상기 도전층이 구리(Cu)를 포함하고,
    상기 캡핑층이 주석(Sn)을 포함하는 태양 전지.
KR1020130064788A 2013-06-05 2013-06-05 태양 전지 및 이의 제조 방법 KR20140143278A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130064788A KR20140143278A (ko) 2013-06-05 2013-06-05 태양 전지 및 이의 제조 방법
US14/295,662 US9640673B2 (en) 2013-06-05 2014-06-04 Solar cell and manufacturing method thereof
EP14001935.7A EP2811539B1 (en) 2013-06-05 2014-06-04 Solar cell with multilayered structure and manufacturing method thereof
CN201410246711.7A CN104241443A (zh) 2013-06-05 2014-06-05 太阳能电池及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064788A KR20140143278A (ko) 2013-06-05 2013-06-05 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140143278A true KR20140143278A (ko) 2014-12-16

Family

ID=50884648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064788A KR20140143278A (ko) 2013-06-05 2013-06-05 태양 전지 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US9640673B2 (ko)
EP (1) EP2811539B1 (ko)
KR (1) KR20140143278A (ko)
CN (1) CN104241443A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577134B2 (en) * 2013-12-09 2017-02-21 Sunpower Corporation Solar cell emitter region fabrication using self-aligned implant and cap
KR101661948B1 (ko) 2014-04-08 2016-10-04 엘지전자 주식회사 태양 전지 및 이의 제조 방법
TWI615987B (zh) * 2015-12-16 2018-02-21 茂迪股份有限公司 太陽能電池及其製造方法
CN106098801A (zh) * 2016-06-23 2016-11-09 盐城普兰特新能源有限公司 一种异质结太阳能电池及其制备方法
US10686087B2 (en) * 2016-09-19 2020-06-16 Lg Electronics Inc. Solar cell and method for manufacturing the same
JP6881816B2 (ja) * 2017-06-15 2021-06-02 エルジー・ケム・リミテッド 熱電モジュール
CN109148615A (zh) * 2017-06-16 2019-01-04 福建金石能源有限公司 一种异质结太阳能电池电极的制作方法
CN113629155B (zh) * 2021-08-06 2023-03-24 常州时创能源股份有限公司 一种晶硅太阳能电池
CN114256361B (zh) * 2021-12-03 2023-06-27 浙江晶科能源有限公司 一种太阳能电池、光伏组件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388147B2 (en) 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
GB2470056B (en) * 2009-05-07 2013-09-11 Nexeon Ltd A method of making silicon anode material for rechargeable cells
KR101110825B1 (ko) 2009-08-18 2012-02-24 엘지전자 주식회사 이면 접합형 태양 전지 및 그 제조 방법
US8779280B2 (en) * 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
KR101597532B1 (ko) 2009-09-23 2016-02-25 엘지전자 주식회사 후면전극형 태양전지의 제조방법
US8426236B2 (en) * 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
US8293643B2 (en) * 2010-06-21 2012-10-23 International Business Machines Corporation Method and structure of forming silicide and diffusion barrier layer with direct deposited film on silicon
US8884159B2 (en) * 2011-09-14 2014-11-11 International Business Machines Corporation Photovoltaic devices with metal semiconductor alloy metallization
DE102011086302A1 (de) * 2011-11-14 2013-05-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur auf einer Oberfläche einer Halbleiterstruktur und photovoltaische Solarzelle

Also Published As

Publication number Publication date
EP2811539B1 (en) 2019-08-07
EP2811539A1 (en) 2014-12-10
CN104241443A (zh) 2014-12-24
US20140360570A1 (en) 2014-12-11
US9640673B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
US10424685B2 (en) Method for manufacturing solar cell having electrodes including metal seed layer and conductive layer
US11538945B2 (en) Solar cell
TWI631721B (zh) 高效率堆疊太陽電池
US10680122B2 (en) Solar cell and method for manufacturing the same
KR20140143278A (ko) 태양 전지 및 이의 제조 방법
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
KR20140126872A (ko) 태양 전지 및 이의 제조 방법
KR101569417B1 (ko) 태양 전지
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
TWI424582B (zh) 太陽能電池的製造方法
KR20140011462A (ko) 태양 전지 및 이의 제조 방법
KR20150045801A (ko) 태양 전지 및 이의 제조 방법
JP6687321B2 (ja) 太陽電池及びその製造方法
KR20130068410A (ko) 태양 전지 및 이의 제조 방법
TWI496313B (zh) 藉由穿通方式之背接式太陽電池製造方法
KR20160090084A (ko) 태양 전지 및 이의 제조 방법
KR20150109745A (ko) 태양 전지 및 이의 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR20150061169A (ko) 태양 전지 및 이의 제조 방법
KR20160063010A (ko) 태양 전지 및 이의 제조 방법
KR20200057870A (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR20140020372A (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR20160061947A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101002861; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160516

Effective date: 20171031