KR20060025624A - 비정질 실리콘 박막의 결정화 방법 - Google Patents

비정질 실리콘 박막의 결정화 방법 Download PDF

Info

Publication number
KR20060025624A
KR20060025624A KR1020040074344A KR20040074344A KR20060025624A KR 20060025624 A KR20060025624 A KR 20060025624A KR 1020040074344 A KR1020040074344 A KR 1020040074344A KR 20040074344 A KR20040074344 A KR 20040074344A KR 20060025624 A KR20060025624 A KR 20060025624A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
amorphous silicon
metal
cover layer
Prior art date
Application number
KR1020040074344A
Other languages
English (en)
Other versions
KR100628989B1 (ko
Inventor
진 장
김경호
Original Assignee
진 장
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진 장 filed Critical 진 장
Priority to KR1020040074344A priority Critical patent/KR100628989B1/ko
Publication of KR20060025624A publication Critical patent/KR20060025624A/ko
Application granted granted Critical
Publication of KR100628989B1 publication Critical patent/KR100628989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

개시된 본 발명은 비정질 실리콘 박막 상부에 덮개층을 형성시키고 상기 덮개층에 금속을 증착시켜 덮개층을 통해 확산되는 금속에 의해 비정질 실리콘 박막의 금속유도 결정화 과정이 이루어지도록 하기 위한 비정질 실리콘 박막의 결정화 방법에 관한 것으로서, 절연기판 상부에 절연막을 형성하는 제1 단계; 상기 절연막 상부에 비정질 실리콘 박막을 증착시키는 제2 단계; 상기 비정질 실리콘 박막 상부에 덮개층을 형성하는 제3 단계; 상기 덮개층 상부에 제1 금속을 증착시키는 제4 단계; 및 상기 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 제5 단계를 포함하여 이루어진 것을 특징으로 한다.
덮개층, 제1 금속, 제2 금속, 다결정 실리콘, 결정화

Description

비정질 실리콘 박막의 결정화 방법{CRYSTALLIZATION METHOD OF AMORPHOUS SILICON THIN FILM}
도 1은 본 발명에 따라 덮개층을 이용한 비정질 실리콘 박막의 금속유도 결정화를 설명하기 위한 평면도로서,
(a)는 덮개층에 제1 금속입자가 증착된 것을 도시한 평면도,
(b)는 덮개층에 제1 금속입자 및 제2 금속입자가 증착된 것을 도시한 평면도,
(c)는 덮개층에 제2 금속입자만 증착된 것을 도시한 평면도,
도 2는 본 발명의 실시예에 따라 제작된 다결정 실리콘 박막을 설명하기 위한 평면도,
도 3은 본 발명의 실시예에 따라 제작된 다결정 실리콘 박막의 광학 현미경 사진을 도시한 도면,
도 4는 제1 금속의 양을 일정하게 고정시킨 후 제2 금속의 양을 변화시켜 비정질 실리콘을 결정화한 다결정 실리콘의 단위 면적당 그레인의 개수를 표시한 그래프,
도 5는 제1 금속의 양을 일정하게 고정시킨 후 제2 금속의 양을 변화시켜 비정질 실리콘을 결정화한 다결정 실리콘의 평균 그레인의 크기를 표시한 그래프,
도 6은 본 발명의 실시예에 의해 제작된 다결정 실리콘 박막의 전자후방산란 회절 이미지를 설명하기 위한 도면,
도 7은 본 발명의 실시예에 의해 제작된 다결정 실리콘 박막의 전자후방산란 회절 이미지의 역극점도를 설명하기 위한 도면,
도 8은 본 발명의 실시예에 의해 제작된 다결정 실리콘 박막의 결정방향을 나타내는 색좌표를 설명하기 위한 도면이다.
*** 도면의 주요부분에 대한 간단한 설명 ***
10 : 유리기판 20 : 절연막
30 : 비정질 실리콘 박막 40 : 덮개층
50 : 제1 금속입자 60 : 제2 금속입자
70 : 다결정 실리콘 박막 80 : 다결정 실리콘 그레인 영역
90 : 그레인 경계 영역
본 발명은 비정질 실리콘 박막의 결정화 방법에 관한 것이다.
특히, 비정질 실리콘 박막 상부에 덮개층을 형성시키고 상기 덮개층에 금속을 증착시켜 덮개층을 통해 확산되는 금속에 의해 비정질 실리콘 박막의 금속유도 결정화 과정이 이루어지도록 하기 위한 비정질 실리콘 박막의 결정화 방법에 관한 것이다.
다결정 실리콘을 이용한 트랜지스터 소자는 대부분 능동행렬 액정 디스플레이(AMLCD: Active Matrix Liquid Crystal Display)의 능동소자와 전기 발광 (electro-luminescence) 소자의 스위칭 소자 및 주변회로에 사용된다.
이때 사용되고 있는 다결정 실리콘은 레이저를 이용한 방법[J. S. Im and H. J. Kim, Appl. Phys. Lett., 64, 2303 (1994)], 고온 열처리를 이용한 방법 그리고 금속불순물 첨가 방법에 의해 재결정화 과정이 이루어진다.
첫째, 상기 레이저를 이용하여 다결정 실리콘의 재결정화 방법은 400℃ 이하의 저온 결정화가 가능하고(Hiroyaki Kuriyam, et al., Jpn. J. Appl. Phys. 31, 4550 (1992)), 우수한 특성의 다결정 실리콘 박막을 제작할 수 있다.
그러나, 상기 레이저를 이용한 다결정 실리콘 재결정화 방법은 대면적 시료 제작에 따른 결정화된 시료의 균일도에 어려움이 있으며, 대량생산에 많은 문제가 있다.
둘째, 고상결정화 방법은 비정질 실리콘 박막을 600℃ 이상의 고온에서 장시간 열처리하여 다결정 실리콘 박막을 제작하는 비교적 간단한 결정화 방법이나 높은 결정화 온도와 긴 열처리 시간이 필수적이다.
그러나, 고상결정화 방법은 결정화된 결정립 내부에 많은 결함이 있어 소자 제작에 어려움이 있으며, 높은 결정화 온도로 인하여 유리기판을 사용할 수 없다는 문제가 있다.
셋째, 비정질 실리콘 박막에 금속 불순물을 첨가하는 방법은 금속의 자유전자의 작용으로 실리콘의 결합에너지가 작아지기 때문에 박막의 결정화 온도는 현저히 낮아진다. 이에 낮은 온도에서 비정질 실리콘 박막의 재결정화 공정이 이루어지도록 할 수 있다[M. S. Hanque, et. al, J. Appl. Phys. 79, 7529 (1996)].
그러나, 비정질 실리콘 박막에 금속을 첨가하여 금속유도 결정화 과정이 이루어지는 경우, 박막 트랜지스터 소자의 금속오염으로 소자 특성이 저하된다. 일반적으로 금속 유도 결정화 방법은 금속의 양에 영향을 받는데, 금속의 양이 증가함에 따라 결정화 온도는 낮아지는 경향이 있다.
따라서, 금속의 양을 줄이고 양질의 다결정 실리콘 박막을 형성시키기 위하여 이온 주입기를 이용하여 금속을 증착, 고온처리 혹은 레이저 조사시키는 결정화 방법이 개발 되고 있다[J. H. Ahn and B. T. Ahn, J. Electrochem. Soc., 148, H115 (2001)].
또한 비정질 실리콘 위에 실리콘 질화막을 형성한 후, 금속(니켈)을 이용하여 결정화시켜 결정화된 다결정 실리콘 박막의 특성을 향상시키는 방법이 개발되고 있다[W. S. Sohn, J. H. Choi, K. H. Kim, J. H. Oh, S.S. Kim, and J. Jang, J. Appl. Phys., 94, 4326 (2003), J. C. Kim, J. H. Choi, S. S. Kim, K. M. Kim, and J. Jang, Appl. Phys. Lett., 83, 5068 (2003)].
본 발명은 상기와 같은 개발에 부응하여 안출된 것으로서, 본 발명의 목적은 비정질 실리콘 박막 위에 질화막, 산화막 또는 유기막으로 이루어진 덮개층을 형성시키고 그 상부에 제1 금속을 증착시켜 덮개층을 통해서 확산되도록 함으로써, 비정질 실리콘 박막과 직접적인 접촉없이 금속 박막 층을 결정화 시킬 수 있도록 하는 비정질 실리콘 박막의 결정화 방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 덮개층에 제1 금속과 다른 제2 금속을 증착시켜 제1 금속의 확산 양을 조절하여 균일한 그레인의 크기를 갖는 다결정 실리콘 박막을 얻기 위한 비정질 실리콘 박막의 결정화 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은, 절연기판 상부에 절연막을 형성하는 제1 단계; 상기 절연막 상부에 비정질 실리콘 박막을 증착시키는 제2 단계; 상기 비정질 실리콘 박막 상부에 덮개층을 형성하는 제3 단계; 상기 덮개층 상부에 제1 금속을 증착시키는 제4 단계; 및 상기 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 제5 단계를 포함하여 이루어진 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 설명하면 다음과 같다.
먼저, 첨부 도면 도 1의 (a)에 도시된 바와 같이 유리기판(10) 상부에 절연막(20)을 형성하고 비정질 실리콘 박막(30)을 증착한 후 덮개층(40)을 형성하고, 그 덮개층(40) 상부에 니켈, 코발트 등과 같은 제1 금속입자를 증착시켜 제1 금속 입자 층(50)을 형성한다. 이때, 상기 제1 금속입자 층(50)의 면밀도는 1012 ~ 1015 cm-2으로 매우 얇다.
이때, 상기 덮개층(40)은 실리콘 질화막 또는 산화 질화막으로서, 화학적기상증착법(PECVD)에 의해 증착되어 형성된다. 여기서 화학적 기상증착법(PECVD)은 널리 알려진 증착방법이므로 상세한 설명은 생략하기로 한다.
한편 첨부 도면 도 1의 (b)에 도시된 바와 같이 상기 제1 금속입자 층(50) 상부에 금(Au) 등과 같은 제2 금속입자를 증착시켜 제2 금속입자 층(60)을 형성한다. 이때, 상기 제2 금속입자 층(60)의 면밀도는 1011 ~ 1015 cm-2으로 증착한다.
이때, 상기 제1 금속입자 층(50) 또는 제2 금속입자 층(60)은 이온 빔 방식, 플라즈마 방식, 금속용액 방식 또는 스퍼터링 방식 중 어느 하나의 방식으로 상기 덮개층(40) 상부에 형성된다. 상기 이온 빔 방식, 플라즈마 방식, 금속용액 방식 또는 스퍼터링 방식은 널리 알려진 방식으로, 그 상세한 설명은 생략하기로 한다.
여기서 비정질 실리콘 박막(30) 상부에 형성되는 덮개층(40)은 제1 금속입자 또는 제2 금속입자가 상기 비정질 실리콘 박막(30)에 직접적으로 접촉되지 않도록 하고, 덮개층(40)을 통해 제1 금속입자가 확산되도록 하여 비정질 실리콘 박막(30)의 금속유도 결정화 공정이 이루어지도록 한다. 즉, 상기 덮개층(40)은 상기 제1 금속입자의 확산량은 상기 덮개층(40)에 의해 조절될 수 있다.
그리고, 상기 제1 금속입자 층(50)을 형성한 후 550℃에서 20시간의 열처리 공정이 수행되도록 하면, 상기 열처리 공정 중에 상기 제1 금속입자가 확산되고, 이 확산에 의해 비정질 실리콘 박막(30)이 금속유도 결정화를 이루게 된다. 즉, 비정질 실리콘 박막(30)이 첨부 도면 도 2에 도시된 바와 같이 다결정 실리콘 박막(70)으로 변환된다.
한편, 상기 제1 금속입자의 확산량을 좀더 효과적으로 조절하기 위해 첨부도면 도 1의 (b)에 도시된 바와 같이 상기 제1 금속입자 층(50) 상부에 제2 금속입자를 증착시켜 제2 금속입자 층(60)을 형성한다. 그리고, 상기 제2 금속입자 층(60)을 형성한 후 열처리 공정이 수행되도록 하면 상기 제1 금속입자는 확산되고, 상기 제2 금속입자는 확산되지 않고 상기 제1 금속입자와 반응하여 합금을 형성한다.
그리고, 상기 제1 금속입자의 확산으로 비정실 실리콘 박막(30)의 금속유도 결정화가 이루어져 첨부 도면 도 2에 도시된 바와 같이 다결정 실리콘 박막(70)으로 변환된다.
그리고, 상기 덮개층(40)은 다결정 실리콘 박막(70)이 생성된 후 에칭공정을 통하여 제거됨으로써, 비정질 실리콘 박막(30)의 금속유도 결정화 후 생성된 다결정 실리콘 박막(70)에 필요 이상의 금속 오염을 막을 수 있다.
이때, 상기 제1 금속입자를 확산시키기 위한 열처리 공정은 도가니(Furnace)에서 장시간 가열시키는 방식과 온도를 급속하게 변화 시키는 급속 열처리(rapid thermal annealing; RTA) 방식 중 하나의 방식으로 진행되며, 이 열처리 공정이 완료되면 다결정 실리콘 박막(70)이 형성된다. 여기서 열처리 온도는 400℃에서 1300 ℃이다.
한편, 첨부 도면 도 1의 (c)는 덮개층(40)에 제2 금속입자 층(60)이 형성되는 것으로서, 덮개층(40)을 통한 제2 금속입자의 확산이 일어나지 않아서 열처리 공정이 수행됨에도 불구하고 비정질 실리콘 박막(30)의 결정화는 진행되지 않는다.
첨부 도면 도 3의 (a) 내지 (e)는 제 1 금속 및 제 2 금속을 통한 비정질 실리콘 박막(30)을 금속유도 결정화 시킨 후 생성된 다결정 실리콘 박막(70)을 광학 현미경으로 촬영한 사진이다.
즉, 유리 기판(10) 상부에 절연막(20)을 형성하고, 상기 절연막(20) 상부에 비정질 실리콘 박막(30)을 50 nm 두께로 증착한다, 그리고, 상기 비정질 실리콘 박막(30) 상부에 덮개층(40)으로 질화막을 50 nm 두께로 형성한다. 이때 제 1 금속으로 니켈을, 제 2 금속으로는 금을 증착한다.
여기서 덮개층(40) 상부에 제1 금속인 니켈 금속이 2.45×1014/cm2의 면밀도를 가지도록 증착되고, 상기 니켈 금속에 의해 비정질 실리콘 박막(30)에 금속유도 결정화 공정이 진행되어 다결정 실리콘 박막(70)이 제작되고 첨부 도면 도 3의 (a)가 상기 다결정 실리콘 박막(70)을 광학 현미경으로 촬영한 사진이다.
그리고, 도 3의 (b)는 덮개층(40) 상부에 니켈 금속이 2.45×1014/cm2의 면밀도를 가지도록 증착되고, 그 상부에 금이 4.97×1013/cm2의 면밀도를 가지도록 증착 된 후 비정질 실리콘 박막(30)에 금속유도 결정화 공정이 진행되어 제작된 다결정 실리콘 박막(70)을 광학 현미경으로 촬영한 사진이다.
상기 도3의 (a) 및 (b)에서 알 수 있는 바와 같이 니켈 금속만 사용하여 다결정 실리콘 박막(70)을 형성하는 경우와 니켈 금속과 금 금속을 사용하여 다결정 실리콘 박막(70)을 형성시키는 경우 비교한 결과 다결정 실리콘 박막(70)의 그레인(8)의 크기에 큰 변화가 있음을 알 수 있다.
이때, 금 금속이 추가되므로 해서 그레인(8)의 크기가 무한히 증가하는 것이 아니라 동일한 결정화 온도와 시간(550℃에서 20시간으로 일정하게 유지)에서는 임계값을 가지는 것으로 볼 수 있다.
첨부 도면 도3의 (c)와 (d)는 상기와 같이 덮개층(40)에 니켈 금속을 증착시켜 비정질 실리콘 박막(30)에 금속유도 결정화 공정이 진행되도록 하였음에도 불구하고 완전 결정이 이루어 지지 않아 비정질 영역이 남아 있음을 알 수 있도록 한다. 즉, 덮개층(40) 상부에 증착한 니켈은 열처리가 진행되는 동안 덮개층(40)을 통하여 비정질 실리콘 박막(30)으로 확산되어 금속 유도 결정화를 시킨다.
그러나 덮개층(40)에 증착된 금과 니켈이 합금(alloy)되어 덮개층(40)으로 확산되는 니켈의 양이 상대적으로 감소하게 되어 금이 증착된 양이 증가함에 따라서 동일한 열처리 시간동안 결정화 되지 않고 남아 있는 비정질 영역이 증가하게 된다.
또한, 첨부 도면 도 3의 (e)는 덮개층(40)에 니켈과 금을 증착 하였음에도 불구하고 비정질 실리콘 박막(30)이 결정화 되지 않은 상태를 알 수 있도록 한다.
첨부 도면 도 4는 제 1 금속인 니켈과 제 2 금속인 금의 비율에 따라 비정질 실리콘 박막(30)을 결정화 시킨 다결정 실리콘 박막의 단위 면적당 그레인의 개수를 나타낸 것이다. 이때 사용된 니켈은 2.45×1014/cm2의 면밀도를 가지도록 증착하고, 금의 면밀도를 4.97×1012 에서 4.60×1014/cm2 까지 변화시키고, 열처리 조건은 550℃에서 20시간으로 고정시킨 상태에서 측정한 다결정 실리콘 박막의 단위 면적당 그레인의 개수이다.
첨부 도면 도 4의 그래프를 통해 제2차 금속인 금의 함량이 증가함에 따라서 단위 면적당 그레인의 수가 감소하고 있음을 알 수 있다. 즉, 니켈에 대한 금의 비율이 증가하여 20%가 될 때까지는 박막의 완전 결정화가 일어나고, 그 비율이 점차 증가하여 20%에서 100% 사이는 부분 결정화가 일어나고, 그 비율이 100% 이상, 즉 니켈의 함량보다 금의 함량이 많아질 때는 비정질 실리콘 박막(30)의 결정화가 일어나지 않음을 알 수 있다.
그리고, 첨부 도면 도 5는 1차 금속인 니켈과 2차 금속인 금의 비율에 따른 비정질 실리콘 박막의 결정화 완료 후 완전 결정화된 다결정 실리콘 박막의 평균 크기를 나타낸 것이다.
즉, 1차 금속인 니켈만을 이용하여 결정화 시킬 경우에는 다결정 실리콘 박막(70)은 평균적으로 볼 때 25㎛ 크기의 그레인을 갖게 된다.
그리고, 1차 금속인 니켈이 2.45×1014/cm2의 면밀도를 가지도록 증착하고, 2 차 금속인 금이 4.97×1013/cm2의 면밀도를 가지도록 증착한 후 형성된 다결정 실리콘 박막은 평균적으로 볼 때 45 ㎛ 크기의 그레인을 갖는다.
이에 제2 금속을 이용하여 덮개층(40)을 통해 확산되는 제1 금속의 확산량을 감소시켜 효과적으로 다결정 실리콘 박막(70)의 그레인 크기를 조절할 수 있다.
첨부 도면 도 6의 (a) 및 (b)는 제2 금속 유무에 따라 달라지는 다결정 실리콘 박막(70)의 전자 후방 산란 회절 이미지(electron backscattering diffraction; EBSD)를 나타낸 도면이다.
그리고, 첨부 도면 도 7의 (a) 및 (b)는 결정 방위 매핑 이미지에서 나타나는 색에 대한 결정 방위들의 역극점도 (inverse pole figure)이다. 즉, 첨부 도면 도 7의 (a) 및 (b)는 결정 방위 분포를 시각적으로 알 수 있도록 한다.
첨부 도면 도 8은 다결정 실리콘 박막(70)의 결정 방위에 대한 색좌표이다.
검사하고자 하는 다결정 실리콘 박막(70)의 그레인(8)을 검사장비의 메뉴항목 중 전자 후방 산란 회절 이미지 항목을 선택하면 검사 장비의 화면에는 상기 첨부 도면 도 8에 도시된 바와 같이 pseudo-Kikuchi 패턴을 이용하여 후방 전자 산란 이미지를 생성시켜 출력한다. 이 후방 전자 산란 이미지는 시료에 수직한 방향에 대해 결정 방위를 매핑한 이미지로서, 결정 방위에 따라서 다양한 색깔로 표현된다. 각각의 색에 대한 결정 방위는 색 좌표(첨부 도면 도 5의 (e) 참조)에 의해 방향성을 알 수 있다.
실질적으로 같은 결정 방위와 같은 결정상을 갖는 영역을 그레인(8)으로 정 의할 때, 하나의 그레인 내에서는 대부분 동일한 결정 방위를 가지고 있다는 것을 알 수 있다.
또한, 역극점도는 결정 방위를 시각적으로 표현하는 방법으로 그레인의 결정 방위들이 어떤 방위로 집중되어 배열되어 있는지를 알 수 있다.
그리고, 첨부 도면 도 6의 (a)에 도시된 바와 같이 그레인의 결정방위가 약간 <111>로 치우쳐 있지만 전반적으로 무질서(random)하게 분포 되어 있음을 알 수 있다. 이와는 달리 도 6의 (b)에 도시된 바와 같이 <111> 결정 방위로 상대적으로 많이 치우쳐 있음을 알 수 있다. 즉, 제 2 금속을 통한 그레인(8)의 크기의 증가로 결정화된 다결정 실리콘 박막(70)의 결정 방위도 향상된다.
첨부 도면 도 3의 미설명 도면 부호 9는 그레인 경계영역을 나타낸다.
이상의 본 발명은 상기 실시예들에 의해 한정되지 않고, 당업자에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 포함되는 본 발명의 취지와 범위에 포함된다.
이상에서 살펴본 바와 같이, 본 발명은 비정질 실리콘 박막의 금속유도 결정화 방법으로 다결정 실리콘 박막을 제작하는데 금속 양을 효과적으로 감소시키고 그레인의 크기를 증가시킬 수 있도록 하는 효과가 있다.
또한 본 발명은 덮개층을 이용하여 제1 금속을 비정질 실리콘 표면과 직접 접촉없이 확산이 이루어지도록 하여 비정질 실리콘 박막의 금속유도 결정화가 진행될 수 있도록 하는 효과가 있다.
또한 본 발명은 덮개층 위에 증착된 제2 금속을 이용하여 제1 금속의 양을 효과적으로 감소 시킬 수 있어 다결정 실리콘 박막의 그레인 크기를 증가시킬 수 있도록 하는 효과가 있다.
또한 본 발명에 의해 제작된 다결정 실리콘 박막은 현재 사용되고 있는 레이저 다결정 실리콘 박막을 대신하여 박막트랜지스터 액정디스플레이(TFT-LCD), 태양전지, 이미지 센서 등에 필요한 다결정 실리콘 박막으로 대체시킬 수 있다는 효과가 있으며, 아울러 저온에서 제작할 수 있다는 이점으로 인해 고온 고상 결정화 방법에 의한 다결정 실리콘 박막의 대체도 가능하다는 효과가 있다.

Claims (20)

  1. 절연기판 상부에 절연막을 형성하는 제1 단계;
    상기 절연막 상부에 비정질 실리콘 박막을 증착시키는 제2 단계;
    상기 비정질 실리콘 박막 상부에 덮개층을 형성하는 제3 단계;
    상기 덮개층 상부에 제1 금속을 증착시키는 제4 단계; 및
    상기 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 제5 단계
    를 포함하여 이루어진 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  2. 제 1 항에 있어서, 상기 제4 단계 다음에,
    상기 제1 금속이 증착된 덮개층 상부에 제2 금속을 증착시키는 단계가 더 포함되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 덮개층은,
    실리콘 질화막 또는 산화 질화막으로 이루어지는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  4. 제 3 항에 있어서, 상기 실리콘 질화막 또는 산화 질화막은
    화학적기상증착법(PECVD)에 의해 증착되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  5. 제 4 항에 있어서, 상기 실리콘 질화막 또는 산화 질화막을 형성시키기 위한 증착온도는 550℃인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 덮개층의 두께는,
    10~300nm인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  7. 제 1 항에 있어서, 상기 비정질 실리콘 박막은,
    비정질 실리콘 화합물인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  8. 제 1 항에 있어서, 상기 제1 금속은,
    니켈 또는 코발트인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  9. 제 2 항에 있어서, 상기 제2 금속은,
    금(Au)인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 제1 금속 및 제2 금속은,
    이온 빔 방식, 플라즈마 방식, 금속용액 방식, 또는 스퍼터링 방식 중 어느 하나의 방식에 의해 덮개층에 증착되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  11. 제 1 항에 있어서, 상기 제1 금속의 면밀도는,
    1012 ~ 1015cm-2 인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  12. 제 1 항에 있어서, 상기 제2 금속의 면밀도는,
    1011 ~ 1015cm-2 인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  13. 제 1 항에 있어서, 상기 제5 단계에서 다결정 실리콘 박막은,
    열처리 공정에 의해 이루어지는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  14. 제 13 항에 있어서, 상기 열처리 공정은,
    400℃ 내지 1300℃에서 이루어지는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  15. 제 13 항에 있어서, 상기 열처리 공정은,
    처리 시간에 따라 온도가 변화되도록 하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  16. 제 15 항에 있어서, 상기 열처리 공정은,
    도가니(Furnace)에서 장시간 열처리하는 공정, 또는 온도를 급격히 변화시키 는 급속 열처리(RTA) 공정인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  17. 제 1 항에 있어서, 상기 제5 단계는,
    비정질 실리콘 박막에 UV를 조사하여 다결정 실리콘을 형성시키는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  18. 제 13 항에 있어서, 상기 열처리 공정은,
    상기 비정절 실리콘 박막에 전기장을 형성시켜 다결정 실리콘 박막이 형성되도록 하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  19. 제 18 항에 있어서, 상기 열처리 공정은,
    상기 전기장의 세기는 시간에 따라 변화되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
  20. 제 19 항에 있어서, 상기 전기장의 세기는,
    0V/cm ~ 500V/cm 인 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
KR1020040074344A 2004-09-17 2004-09-17 비정질 실리콘 박막의 결정화 방법 KR100628989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040074344A KR100628989B1 (ko) 2004-09-17 2004-09-17 비정질 실리콘 박막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074344A KR100628989B1 (ko) 2004-09-17 2004-09-17 비정질 실리콘 박막의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20060025624A true KR20060025624A (ko) 2006-03-22
KR100628989B1 KR100628989B1 (ko) 2006-09-27

Family

ID=37131038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074344A KR100628989B1 (ko) 2004-09-17 2004-09-17 비정질 실리콘 박막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100628989B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859761B1 (ko) * 2006-10-23 2008-09-24 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법
US7754549B2 (en) 2006-08-16 2010-07-13 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel
KR101044415B1 (ko) * 2010-06-22 2011-06-27 노코드 주식회사 다결정 실리콘 박막의 제조방법
KR101239845B1 (ko) * 2011-06-15 2013-03-06 한국기계연구원 태양전지 및 이의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI359460B (en) * 2007-11-26 2012-03-01 Tatung Co A method of fabricating a polycrystalline semicond
KR20100030975A (ko) 2008-09-11 2010-03-19 삼성전자주식회사 비정질실리콘의 결정화방법 및 이를 이용한 박막트랜지스터의 제조방법
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754549B2 (en) 2006-08-16 2010-07-13 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel
KR100859761B1 (ko) * 2006-10-23 2008-09-24 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법
KR101044415B1 (ko) * 2010-06-22 2011-06-27 노코드 주식회사 다결정 실리콘 박막의 제조방법
KR101239845B1 (ko) * 2011-06-15 2013-03-06 한국기계연구원 태양전지 및 이의 제조방법

Also Published As

Publication number Publication date
KR100628989B1 (ko) 2006-09-27

Similar Documents

Publication Publication Date Title
Yamamoto Technological innovation of thin-Film transistors: technology development, history, and future
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US7144793B2 (en) Method of producing crystalline semiconductor material and method of fabricating semiconductor device
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100628989B1 (ko) 비정질 실리콘 박막의 결정화 방법
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
US7335910B2 (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
US7670886B2 (en) Method for fabricating polysilicon film
TWI527087B (zh) 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
US8367527B2 (en) Method of fabricating polycrystalline silicon thin film
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
KR100611762B1 (ko) 박막트랜지스터의 제조 방법
Joo Understanding of metal-induced lateral crystallization mechanism—A low temperature crystallization phenomenon
JP4360798B2 (ja) 半導体膜およびその製造方法、ならびに半導体装置、その製造方法および半導体製造装置
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
JP2005005381A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPH11354444A (ja) 多結晶半導体膜の製造方法
KR100583512B1 (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로 폴리실리콘 박막을 제조하는 방법
Higashi et al. Technological Innovation of Thin-Film Transistors: Technology Development, History, and Future
JP3431801B2 (ja) 半導体装置作製方法
Yu et al. Ultrafast directional nickel-silicide-induced crystallization of amorphous silicon under high-density current stressing
Li et al. Field aided lateral crystallization of amorphous silicon with large grain formation
Schneider Nucleation and growth during the formation of polycrystalline silicon thin films
Bhadrachalam Xenon Flash Lamp Annealing for Low Temperature Polycrystalline Silicon TFTs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150922

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 14