KR100269310B1 - 도전성확산장벽층을사용하는반도체장치제조방법 - Google Patents
도전성확산장벽층을사용하는반도체장치제조방법 Download PDFInfo
- Publication number
- KR100269310B1 KR100269310B1 KR1019970049759A KR19970049759A KR100269310B1 KR 100269310 B1 KR100269310 B1 KR 100269310B1 KR 1019970049759 A KR1019970049759 A KR 1019970049759A KR 19970049759 A KR19970049759 A KR 19970049759A KR 100269310 B1 KR100269310 B1 KR 100269310B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- diffusion barrier
- lower electrode
- barrier layer
- dielectric
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 90
- 230000004888 barrier function Effects 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 7
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims abstract description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 239000003989 dielectric material Substances 0.000 claims description 9
- 229910016006 MoSi Inorganic materials 0.000 claims description 6
- 229910004121 SrRuO Inorganic materials 0.000 claims description 6
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000003064 anti-oxidating effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910018509 Al—N Inorganic materials 0.000 description 39
- 230000003647 oxidation Effects 0.000 description 32
- 238000007254 oxidation reaction Methods 0.000 description 32
- 230000001590 oxidative effect Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 24
- 150000001875 compounds Chemical class 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 20
- 229910018514 Al—O—N Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 125000004430 oxygen atom Chemical group O* 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- 239000010955 niobium Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 229910052758 niobium Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000035515 penetration Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910004200 TaSiN Inorganic materials 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- -1 platinum group metal oxide Chemical class 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
도전성 확산 장벽층(conductive diffusion barrier layer)을 사용하는 반도체 장치 제조 방법을 개시한다. 본 발명은, 반도체 기판 상에 확산 장벽층으로 탄탈륨 알루미늄 산질화층(Ta-Al-O-N층)을 형성하는 단계를 포함한다. 이러한 탄탈륨 알루미늄 산질화층은 산소 가스(O2) 및 질소 가스(N2)를 포함하는 분위기 중에서 탄탈륨 알루미늄 타겟(Ta-Al target)을 스퍼터링(sputtering)하여 형성된다. 이와 같은 탄탈륨 알루미늄 산질화층을 확산 장벽층으로 커패시터(capacitor)에 도입하면, 커패시터의 하부 전극의 하부층인 도전성 플러그(plug)의 산화를 방지하며, 고유전율의 유전층을 형성할 수 있다. 따라서, 플러그 및 확산 장벽층의 산화에 의한 커패시터의 저항 증가 없이 커패시턴스(capacitance)의 증가를 구현할 수 있다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 내산화성을 가지며, 도전층간의 상호 확산을 방지하는 도전성 확산 장벽층(conductive diffusion barrier layer)을 사용하는 반도체 장치의 커패시터 구조 형성 방법에 관한 것이다.
집적 회로의 반도체 장치는, 반도체 기판, 예컨대 실리콘 웨이퍼(silicon wafer) 상에, 여러 가지 물질들을 이용하여 형성된 회로 패턴들로 이루어진다. 이러한 회로 패턴을 형성하는 물질들에는 알루미늄(Al), 백금(Pt), 구리(Cu) 및 텅스텐(W) 등과 같은 도전성 물질이 포함되며, 또한, 실리콘 산화물(silicon oxide)과 같은 절연성 물질이 포함된다. 더하여 불순물이 도핑(doping)된 실리콘(Si)과 같은 도전성 물질, 즉, 도전성 반도체 물질이 포함된다. 이러한 여러 가지 특성의 물질에 의해 형성된 회로 패턴들은, 서로 접촉되어 전기적으로 연결되어 전기적인 회로를 구성한다. 이때, 상기 회로 패턴들간에는, 상호간의 물질의 확산 이동을 방지하는 목적으로, 도전성 확산 장벽층의 도입이 필요하다. 이와 같은 확산 장벽층으로는 TiN층, TaN층, TiSiN층 또는 TaSiN층 등을 예로 들 수 있다. 상술한 확산 장벽층은, 반도체 장치의 제조 공정에 따라, 보다 안정적인 높은 도전성 유지, 안정적인 확산 방지 기능 유지, 열적인 안정성 및 높은 내산화성 등이 요구된다.
상기한 확산 장벽층이 사용되는 반도체 장치의 제조 공정의 예로는, 반도체 기판 상에 커패시터를 형성하는 경우를 들 수 있다. 이때, 커패시터의 전극과 상기 전극에 접촉되는 실리콘층간의 계면에 확산 장벽층이 도입된다. 상기 커패시터의 확산 장벽층은, 상기 전극과 상기 실리콘층을 분리시켜, 그 상호간의 물질의 확산 이동을 방지한다. 예를 들어, NO(Nitride/Oxide)층이나 Ta2O5층과 같은 유전층을 이용하는 커패시터의 경우에는, 상기 확산 장벽층으로 TiN층 또는 TaN층 등을 이용한다.
그러나, 반도체 장치가 점차 고집적화됨에 따라, 커패시터가 차지하는 면적의 감소가 요구되고, 상대적으로 커패시턴스(capacitance)의 증대가 요구되고 있다. 이와 같이 요구되는 커패시턴스의 확보를 위해서, BST((Ba,Sr)TiO3)층 및 PZT(PbZrTiO3)층과 같은 고유전율 물질로 이루어지는 유전층을 이용하는 방안이 제시되고 있다. 상기 BST층 및 PZT층과 같은 유전층은 종래의 NO층에 비해 대략 백배 이상의 고율전율을 가진다. 따라서, 이러한 BST층 및 PZT층과 같은 고유전율의 유전층을 이용함으로써, 커패시턴스의 증대 요구에 부응할 수 있다. 또한, 커패시터 형성 공정의 단순화 및 단차의 감소를 구현할 수 있다. 그러나, 상기 유전층은 산소 원자(O)를 포함하고 있고, 그 형성 방법에 있어서, 산화성 분위기에서의 열처리 공정이 요구된다. 따라서, 커패시터의 전극으로 백금과 같이 우수한 내산화성을 가지며, 고온에서 안정한 도전 물질의 이용이 필요하다. 이러한 백금 등은 상기 전극과 접촉하는 실리콘층의 실리콘과 반응을 일으키기 쉬우므로, 확산 장벽층을 상기 전극과 상기 실리콘층 계면에 도입하는 것이 요구된다.
그러나, 상기한 BST층 및 PZT층과 같은 유전층의 형성에는 산화성 분위기에서 열처리 공정이 수반되므로, 커패시터에 이용되는 전극, 예컨대 백금 전극과 접촉하는 확산 장벽층 및 실리콘층 등이 산화될 수 있다. 즉, 상기 산화성 분위기에 의해서, 상기 확산 장벽층과 상기 실리콘층간에 산화층이 형성될 수 있다. 또는 상기 확산 장벽층이 산화되거나 상기 실리콘층이 산화되어, 그 계면에서의 저항 증가가 발생될 수 있다. 이러한 저항의 증가로 인해서 커패시턴스가 저하되는 결함이 발생된다.
실리콘층의 산화는, 상기 유전층을 형성하기 위해 도입되는 산화성 분위기로부터 확산되는 산소에 의해서 유발된다. 따라서, 상기 산소의 확산 이동을 보다 안정적으로 방지하기 위해서는, 상기 확산 장벽층의 보다 안정적인 내산화성이 요구된다. 또한, 확산 장벽층 자체의 산화를 방지하기 위해서는, 상기 확산 장벽층으로 이용되는 물질층의 보다 높은 내산화 특성 및 안정적인 도전성 특성의 유지가 요구된다.
그러나, 종래의 확산 장벽층으로 도입되는 TiN층의 경우에는, 상기한 산화성 분위기에 노출되면, TiO2층과 같은 산화층이 형성된다. 이와 같이 TiO2층은, 부도체의 특성을 나타내므로, 상기 실리콘층과 전극 사이의 저항을 증대시킨다. 따라서, 상기 TiN층 등의 종래의 확산 장벽층 보다 더 안정된 내산화성을 가지며, 금속 원자, 실리콘 원자의 확산 및 산소 원자의 확산을 방지할 수 있는 확산 장벽층이 요구되고 있다. 더하여, 보다 안정적으로 도전성을 유지할 수 있는 확산 장벽층이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 보다 높은 내산화성을 가지며, 물질의 상호 확산을 방지할 수 있는 도전성 확산 장벽층을 가지는 반도체 장치의 커패시터 형성 방법을 제공하는 데 있다.
도 1은 본 발명에 따르는 확산 장벽층의 실시예를 설명하기 위하여 도시한 단면도이다.
도 2 및 도 3은 본 발명에 따르는 확산 장벽층의 효과를 설명하기 위해서 도시한 도면이다.
도 4는 본 발명에 따르는 커패시터 구조의 실시예를 설명하기 위하여 도시한 단면도이다.
도 5 내지 도 7은 본 발명에 따르는 커패시터 형성 방법의 실시예를 설명하기 위하여 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위하여 본 발명의 일 관점은, 반도체 기판 상에 형성되며 콘택홀을 가지는 절연막 패턴을 형성한다. 이후에, 상기 절연막 패턴의 콘택홀을 채우는 플러그를 형성한다. 이때, 상기 플러그는 Si층, W층 또는 Si층과 W층의 조합층 등과 같은 도전 물질층으로 형성된다.
다음에, 상기 플러그를 통하여 상기 반도체 기판과 전기적으로 연결되며, 질소 가스 및 산소 가스를 포함하는 분위기 중에서 탄탈륨-알루미늄 타겟을 스퍼터링하여 탄탈륨 알루미늄 산질화층의 확산 장벽층을 형성한다.
이어서, 상기 확산 장벽층 상에 하부 전극층을 형성한다. 다음에, 상기 하부 전극층 및 상기 확산 장벽층을 패터닝하여, 하부 전극 및 확산 장벽층 패턴을 형성한다. 이어서, 상기 하부 전극을 뒤덮는 유전층을 형성한다. 여기서, 상기 유전층은 Ta2O5층, SrTiO3층, (Ba,Sr)TiO3층, PbZrTiO3층, SrBi2Ta2O9층, (Pb,La)(Zr,Ti)O3층 또는 Bi4Ti3O12층 등과 같은 유전 물질층으로 형성된다. 다음에, 상기 유전층 상에 상부 전극을 형성한다. 이때, 상기 하부 전극 및 상부 전극은 Pt층, Rh층, Ru층, Ir층, Os층, Pd층, PtOx층, RhOx층, IrOx층, RuOx층, OsOx층, PdOx층, CaRuO3층, SrRuO3층, CaIrO3층, SrIrO3층, Cu층, Al층, Ta층, WSix층, Mo층, MoSix층, W층, WSi층, Au층, TiN층 또는 TaN층 등과 같은 도전 물질층으로 형성된다.
본 발명에 따르면, 본 발명에 의한 화합물층은 보다 안정적으로 도전성 특성을 유지하며, 보다 높은 내산화성 특성을 나타낸다. 따라서, 도전성 확산 장벽층으로 이용될 때, 후속 공정에 따른 그 자신의 산화 및 그 하부층의 산화에 의한 콘택 저항의 증가와 같은 결함의 발생을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명에 따르는 확산 장벽층의 실시예를 설명하기 위하여 도시한 단면도이다.
구체적으로, 도 1은 도전층간의 계면에, 예컨대, 제1도전층(200) 및 제2도전층(400) 사이의 계면에 형성되는 확산 장벽층(300)을 나타낸다. 이하, 본 실시예에서는 반도체 장치의 커패시터의 전극 구조에서, 상기 확산 장벽층(300)이 적용되는 경우를 예를 들어서 설명하지만, 상기한 전극 구조에만 본 실시예의 확산 장벽층(300)이 적용되는 것을 의미하지는 않는다.
따라서, 상기 제1도전층(200)은 불순물이 도핑된 실리콘(Si)층이나 금속층, 예컨대, 텅스텐(W)층 등과 같은 도전 물질층으로 이루어진다. 예를 들어, 상기 제1도전층(200)은, 커패시터의 전극 구조에서의 플러그(plug)를 나타낸다. 또한, 상기 제2도전층(400)은 예를 들어, Pt층, Rh층, Ru층, Ir층, Os층, Pd층, PtOx층, RhOx층, IrOx층, RuOx층, OsOx층, PdOx층, CaRuO3층, SrRuO3층, CaIrO3층, SrIrO3층, Cu층, Al층, Ta층, WSix층, Mo층, MoSix층, W층, WSi층, Au층, TiN층 또는 TaN층 등과 같은 도전 물질층으로 이루어진다. 또는 상기 도전 물질층들이 조합된 조합층으로 이루어진다. 즉, 커패시터의 전극을 나타낸다. 이와 같이 상기 확산 장벽층(300)은, 상기한 바와 같은 도전층들(200, 400) 간의 계면에서, 상기 도전층들(200, 400)을 상호 분리시켜, 상호간의 확산에 의한 물질 이동을 억제한다.
상기한 확산 장벽층(300)으로, 탄탈륨(Ta), 알루미늄(Al) 및 질소(N)를 포함하는 화합물층, 즉, 탄탈륨-알루미늄-질화층(Ta-Al-N층)과 같은 화합물층을 상기 확산 장벽층(300)으로 이용한다. 이때, 상기 화합물층은, 원자 백분율(atom percentage)로, 대략 1% 내지 60%의 원자 농도(atomic concentration)의 Ta을 포함한다. 또한, 상기 Ta을, 주기율표의 5A족 및 6A족 금속으로 대체할 수 있다. 즉, 상기 Ta을 대체하여, 몰리브데늄(Mo), 니오븀(Nb) 및 텅스텐(W) 등과 같은 금속을 이용할 수 있다. 이때, 상기 Mo, Nb 및 W는, 상기 Ta과 마찬가지로 원자 백분율로 대략 1% 내지 60%정도의 농도로 상기 화합물층에 포함된다. 또한, 상기 화합물층은, 원자 백분율로 대략 1% 내지 60%의 Al 및 대략 1% 내지 60%의 N을 더 포함한다.
또한, 상기 확산 장벽층(300)으로, Ta-Al-N층에 산소(O)를 도핑(doping)하여 더 포함시킨, 탄탈륨-알루미늄 산질화층(Ta-Al-O-N층)과 같은 화합물층을 이용한다. 이때, 상기 화합물층은, 원자 백분율로, 대략 1% 내지 60%의 원자 농도의 Ta, 대략 1% 내지 60%의 Al 및 대략 1% 내지 60%의 N을 더 포함한다. 더하여, 원자 백분율로 대략 1% 내지 50%정도의 농도로 O가 더 포함된다. 이때, 상기 Mo, Nb 또는 W 또한, 상기 Ta를 대체하여 원자 백분율로 대략 1% 내지 60%정도의 농도로 상기 화합물층에 포함된다.
이와 같은 Ta-Al-N층 또는 Ta-Al-O-N층은, 종래의 TiN층이나 TaN층에 비해, 고온 열처리 시에도 우수한 내산화성 및 높은 콘택 저항(contact resistivity) 안정성을 나타낸다. 즉, 상기 제1도전층(200), 즉, 플러그와, 상기 제2도전층(400), 즉, 전극 사이의 콘택 저항 값이, 고온 열처리를 행한 이후에도 변화되는 폭이 작다. 이와 같은 본 실시예에 따르는 확산 장벽층(300)으로 이용되는 화합물층의 효과를, 도 2 및 도 3을 참조하여 상세히 설명한다.
도 2는 Ta-Al-O-N층 및 TaN층을 산화 분위기에서 열처리한 후 측정한 저항 값을 나타낸다.
구체적으로, 종래의 TiN층은, TaN층에 비해 열적인 내산화성이 낮으므로, TaN층의 특성을 예를 들어 비교 참조한다. Ta-Al-O-N층 및 TaN층을 대략 50㎚ 정도의 두께로 형성한 후, 산화성 분위기에서 열처리를 행한다. 이때, 상기 산화성 분위기는 질소 가스(N2)에 1%의 산소 가스(O2)를 포함시킨 가스를 이용한다. 이와 같은 열처리는, 상온에서부터 대략 800℃ 정도의 온도에서 선택되는 다수의 온도 조건에서 수행된다. 이와 같이 상기 Ta-Al-O-N층 및 TaN층을 열처리한 후, 4단자 측정 방법(4-point probe measurement)으로 저항을 측정하여 열처리 온도에 따라 나타낸다.
도 2에 도시된 결과를 참조하면, TaN층은 대략 500℃ 정도의 열처리 온도에서부터 저항 값의 증가가 측정된다. 즉, 대략 500℃ 내지 550℃에서는 급격한 저항 값의 증가를 나타낸다. 이에 따라, 대략 600℃의 열처리를 행한 경우에는 거의 절연체로 간주될 정도의 높은 저항 값을 나타낸다. 이와 같은 결과는, 상기 TaN층이 대략 500℃ 내지 550℃정도의 온도에서 산화가 급격히 시작됨을 나타낸다. 또한, 상기 산화는 급격히 진행되어 대략 600℃ 정도 이상의 온도에서는 거의 산화층으로 전이됨을 나타낸다. 일반적으로 상기 TaN층은 TiN층에 비해 높은 내산화성을 가진다. 따라서, 상기 TiN층 또한, 상기 500℃ 이상의 온도에서는 산화되어 높은 저항 값을 나타낸다.
그러나, 본 발명의 실시예에 따르는 Ta-Al-O-N층은, 대략 800℃ 정도의 높은 열처리 온도에서도 급격한 저항의 증가를 나타내지 않는다. 즉, 높은 온도의 열처리에서도 안정된 도전성을 나타낸다. 이는, 대략 800℃ 정도의 고온에서도 거의 산화되지 않음을 의미한다. 이와 같은 결과는, 상기 산화성 분위기에 접하는 상기 Ta-Al-O-N층의 표면에 치밀한 (Ta,Al)OX층이 생성되어, 산화성 분위기의 산소 원자가 상기 Ta-Al-O-N층의 내부로 확산하여 침입하는 것이 억제됨을 의미한다. 즉, 상기 치밀화된 상기 (Ta,Al)OX층이, 상기 Ta-Al-O-N층 내부로의 산소 원자의 확산을 방지한다. 또한, Al의 산화물인 Al2O3층은 부도체인 반면에, Al에 Ta가 고용되어 형성되는 산화물인 (Ta,Al)OX층은 도전성을 가지고 있다. 따라서, 상기 산화성 분위기에 의해서 상기 Ta-Al-O-N층의 표면에 형성되는 (Ta,Al)OX층은, 도전성을 가진다. 따라서, 상기 Ta-Al-O-N층은 그 표면의 (Ta,Al)OX층에 의해서 저항이 증가되지 않는다. 그러므로, 높은 온도의 열처리 이후에도, 안정적인 도전성 특성을 유지할 수 있다.
이와 같이 본 발명에 따르는 Ta-Al-O-N층은, 종래의 TiN층 또는 TaN층에 비해 보다 높은 온도에서까지 우수한 내산화성을 유지하며, 안정된 도전성을 나타낸다. 또한, 본 발명에 따르는 Ta-Al-O-N층은 Ta-Al-N층에 O가 도핑되어 형성된다. 따라서, 상기 Ta-Al-N층은 상기 산화성 분위기에는 상기 Ta-Al-O-N층과 같은 효과를 구현할 수 있다. 또한, 상기 Ta를 대체한 화합물층, Nb-Al-O-N층, Nb-Al-N층, Mo-Al-O-N층, Mo-Al-N층, W-Al-O-N층 및 W-Al-N층들도 상기한 효과를 나타낼 수 있다.
도 3은 poly-Si층/Ti층/Ta-Al-O-N층 구조를 산화성 분위기에서 열처리한 후 켈빈 패턴(kelvin pattern)을 이용하여 측정된 콘택(contact) 저항을 나타낸다.
구체적으로, 폴리 실리콘층(poly-Si layer), 즉 불순물이 도핑된 다결정질 실리콘층(doped polycrystalline silicon layer or doped polysilicon layer) 상에 Ti층을 대략 10㎚정도의 두께로 형성한다. 그리고, 상기 Ti층 상에 Ta-Al-O-N층을 대략 100㎚ 정도의 두께로 형성하여, 상기 Ti층 및 poly-Si층을 뒤덮는다. 이때, 상기 Ti층은 계면 특성을 개질시키는 역할을 한다. 이와 같이 형성된 poly-Si층/Ti층/Ta-Al-O-N층의 구조를 산화 분위기, 예컨대 질소 가스에 1%의 산소 가스를 포함시킨 가스를 이용한 산화 분위기에서, 여러 가지 온도 조건으로 열처리한다. 이와 같이 열처리된 상기 poly-Si층/Ti층/Ta-Al-O-N층의 단위 콘택 크기, 즉, 1㎛2의 콘택 면적에서의 콘택 저항을, 켈빈 패턴을 이용하여 측정한다. 이와 같이 측정된 결과를 도 3에 도시한다.
도 3에 도시된 상술한 측정 결과를 참조하면, 열처리 온도에 따라 콘택 저항의 변화가 거의 나타나지 않는다. 즉, 대략 800℃의 고온의 열처리 조건에서도 콘택 저항의 증가가 나타나지 않는다. 이와 같은 결과는 800℃ 정도의 고온에서도 Ta-Al-O-N층이, 산소 원자의 상기 Ti층 및 poly-Si층으로의 확산에 의한 침투를 방지함을 나타낸다. 즉, 상기 Ta-Al-O-N층은 800℃ 정도의 고온에서도 하부의 Ti층 및 poly-Si층의 산화를 방지할 수 있음을 나타낸다. 또한, Ta-Al-O-N층의 산화에 의한 저항의 증가도 방지됨을 나타낸다.
상술한 바와 같이, 본 발명에 따르는 Ta-Al-N층 또는 Ta-Al-O-N층은, 종래의 TiN층, TaN층, TiSiN층 및 TaSiN층과 같은 확산 장벽층에 비해, 보다 높은 온도 조건 및 산화성 분위기 조건에서, 산소 원자의 확산에 의한 침투를 방지할 수 있다. 또한, 상기 Ta-Al-N층 또는 Ta-Al-O-N층은, 종래의 확산 장벽층에 비해 보다 높은 온도 조건, 예컨대 대략 800℃ 정도의 온도 조건의 산화성 분위기에서도 거의 산화가 되지 않으며, 안정적으로 도전성을 유지할 수 있다. 즉, 보다 우수한 내산화성을 가진다. 따라서, 종래의 TiN층, TaN층, TiSiN층 및 TaSiN층 등에 비해, 안정적인 도전 특성을 유지할 수 있다. 이와 같은 효과는 상기 Ta을, 주기율표의 5A족 및 6A족 금속, 예컨대, Nb, Mo 및 W 등과 같은 금속으로 대체한 화합물층에서도 얻을 수 있다. 즉, Nb-Al-O-N층, Nb-Al-N층, Mo-Al-O-N층, Mo-Al-N층, W-Al-O-N층 및 W-Al-N층 등에서도 보다 우수한 내산화성 및 안정적인 도전 특성을 구현할 수 있다.
도 4는 본 발명에 따르는 커패시터 구조의 실시예를 나타낸다.
구체적으로, 본 발명에 따르는 커패시터 구조의 실시예는, 반도체 기판(100) 상에 형성되며 콘택홀(contact hole;170)을 가지는 절연막 패턴(150)과, 상기 절연막 패턴(150)의 콘택홀(170)을 통하여, 상기 반도체 기판(100)과 전기적으로 연결되며, Ta, Al 및 N을 포함하는 화합물층, 즉, Ta-Al-N층으로 형성된 확산 장벽층 패턴(350)과, 상기 확산 장벽층 패턴(350) 상에 형성된 하부 전극(450)과, 상기 하부 전극(450) 상에 형성된 유전층(500) 및 상기 유전층(500) 상에 형성된 상부 전극(600)을 포함한다.
이때, 상기 확산 장벽층 패턴(350)의 하부에는, 상기 콘택홀(170)을 채우는 플러그(250)가 먼저 형성된다. 상기 플러그(250)는 불순물이 도핑된 Si층, W층 또는 Si층과 W층의 조합층 등과 같은 도전 물질층으로 형성된다. 이와 같이 형성되는 플러그(250)는, 상기 확산 장벽층 패턴(350)과 상기 반도체 기판(100)을 전기적으로 연결시키는 역할을 수행한다.
또한, 상기 하부 전극(450) 및 상부 전극(600)은, Pt층, Rh층, Ru층, Ir층, Os층 또는 Pd층 등과 같은 백금족 금속층으로 이루어진다. 또는, PtOx층, RhOx층, IrOx층, RuOx층, OsOx층 또는 PdOx층 등과 같은 백금족 산화 금속층 등으로 이루어진다. 더하여, CaRuO3층, SrRuO3층, CaIrO3층, SrIrO3층, Cu층, Al층, Ta층, WSix층, Mo층, MoSix층, W층, WSi층, Au층, TiN층 또는 TaN층 등과 같은 도전 물질층 등으로 형성된다. 또는, 상기 백금족 금속층, 백금족 산화 금속층 또는 상기한 도전 물질층 등의 조합층으로도 이루어진다.
더하여, 상기 화합물층은, 원자 백분율로 대략 1% 내지 60%의 Ta, Mo, Nb 또는 W 등의 금속을 포함한다. 바람직하게는 원자 백분율로 대략 1% 내지 60%의 Ta을 포함한다. 또한, 상기 화합물층은, 원자 백분율로 대략 1% 내지 60%의 Al 및 1% 내지 60%의 N을 포함한다. 즉, 상기 화합물층은 Ta-Al-N층으로 형성된다. 또는 Nb-Al-O-N층, Nb-Al-N층, Mo-Al-O-N층, Mo-Al-N층, W-Al-O-N층 또는 W-Al-N층 등으로 형성된다. 더하여, 상기 화합물층은 산소를 더 포함한다. 즉, Ta-Al-N층, Ta-Al-O-N층, Nb-Al-O-N층, Nb-Al-N층, Mo-Al-O-N층, Mo-Al-N층, W-Al-O-N층 또는 W-Al-N층 등으로 형성된다. 이때, 상기 화합물층은 원자 백분율로 대략 1% 내지 50% 정도의 원자 농도로 산소 원자를 더 포함한다.
이와 같이 형성되는 커패시터 구조에서 상기 유전층(500)은, 고유전율을 가지는 유전 물질층으로 형성된다. 예컨대, Ta2O5층, SrTiO3층, (Ba,Sr)TiO3층, PbZrTiO3층, SrBi2Ta2O9층, (Pb,La)(Zr,Ti)O3층 또는 Bi4Ti3O12층 등과 같은 유전 물질층으로 형성된다. 이때, 상기한 유전 물질층 등은 그 형성 시 고온의 열처리 공정과 산화 분위기가 요구된다. 따라서, 상기 하부 전극(450) 및 상부 전극(600)은, 상술한 바와 같은 내산화성을 가지는 도전 물질층으로 형성된다.
이때, 상기 확산 장벽층(350)은, 상기 플러그(250)와 상기 하부 전극(450) 사이의 반응을 방지한다. 또한, 상기 유전층(500)의 형성 시 이용되는 산화성 분위기로부터, 상기 플러그(250)가 산화되어 저항이 증가되는 것을 방지한다. 따라서, 상기 확산 장벽층(350)은, 고온에서의 우수한 내산화성이 요구되며, 도전성을 안정적으로 유지해야 한다.
본 발명에 따르는 커패시터에서 이용되는 확산 장벽층(350), 즉, Ta-Al-N층 또는 Ta-Al-O-N층 등은, 도 2 및 도 3을 참조하여 상술한 바와 같이 우수한 내산화성 및 안정적인 도전성을 나타낸다. 즉, 대략 800℃ 정도의 고온의 산화성 분위기에서도, 그 자신의 산화를 방지할 수 있어, 저항의 급격한 증가를 방지할 수 있다. 또한, O의 상기 플러그(250)로의 확산에 의한 침투를 방지할 수 있어, 상기 플러그(250)의 산화를 방지할 수 있다. 따라서, 콘택 저항의 급격한 증가를 방지할 수 있다.
따라서, 상기 Ta-Al-N층 또는 Ta-Al-O-N층 등을 확산 장벽층(350)으로 도입한 본 발명의 커패시터는, 상기 확산 장벽층(350) 및 상기 플러그(250)의 산화에 의한 저항 증가에 기인하는 커패시턴스의 감소 등의 결함 발생을 방지할 수 있다. 즉, 상기 확산 장벽층(350) 및 플러그(250)와 상기 하부 전극(450) 간의 저항의 증가를 방지하며, 상기 유전층 패턴(550)을 형성할 수 있다. 따라서, 커패시터의 커패시턴스의 증가를 구현할 수 있다.
도 5 내지 도 7은 본 발명에 따르는 커패시터 형성 방법의 실시예를 설명하기 위해서 도시한 단면도들이다.
도 5는 반도체 기판(100)에 절연층 패턴(150)을 형성하는 단계를 나타낸다.
구체적으로, 트랜지스터(transistor) 등과 같은 하부 구조(도시되지 않음)가 형성된 반도체 기판(100)에, HTO(High Temperature Oxide)층, USG(Undoped Silicate Glass)층, SOG(Spin On Glass)층 또는 BPSG(BoroPhosphoSilicate Glass)층 등과 같은 절연층을 형성한다. 이후에, 상기 절연층을 패터닝하여, 상기 반도체 기판(100) 또는 상기 하부 구조를 노출시키는 콘택홀(170)을 가지는 절연층 패턴(150)을 형성한다.
이후에, 상기 콘택홀(170)을 통해서, 상기 반도체 기판(100)에 접촉하는 도전 물질층을 형성한다. 이후에, 상기 도전 물질층을 패터닝하여, 상기 콘택홀(170)을 채우는 플러그(250)를 형성한다. 이때, 상기 플러그(250)는 불순물이 도핑된 Si층, W층 또는 그들의 조합층 등과 같은 도전 물질층으로 형성된다.
도 6은 확산 장벽층(300) 및 하부 전극층(410)을 형성하는 단계를 나타낸다.
구체적으로, 상기 플러그(250)를 통해서, 상기 반도체 기판(100)과 전기적으로 연결되는 도전 물질층을, 상기 절연층 패턴(150) 상에 형성한다. 상기 도전 물질층으로는, Ta, Al 및 N이 포함되는 화합물층, 즉, Ta-Al-N층을 이용한다. 또는 Ta-Al-O-N층을 이용한다. 이때, 상기 Ta-Al-N층은 원자 백분율로 대략 1% 내지 60%의 Ta을 포함한다. 또한, 상기 Ta을, 주기율표의 5A족 및 6A족 금속으로 대체할 수 있다. 즉, 상기 Ta을 대신하여, 원자 백분율로 대략 1% 내지 60% 정도의 Mo, Nb 또는 W 등과 같은 금속을 상기 화합물층에 포함시킨다. 더하여, 상기 화합물층은 원자 백분율로 대략 1% 내지 60% 정도의 Al 및 원자 백분율로 대략 1% 내지 60% 정도의 N을 더 포함한다. 또한 Ta-Al-O-N층은, 상기 Ta-Al-N층에 O를 원자 백분율로 대략 1% 내지 50% 정도의 농도로 더 포함시켜 형성한다. 이와 같은 Ta-Al-N층, Ta-Al-O-N층, Nb-Al-O-N층, Nb-Al-N층, Mo-Al-O-N층, Mo-Al-N층, W-Al-O-N층 및 W-Al-N층 등과 같은 화합물층으로 상기 확산 장벽층(300)을 형성한다.
상기한 Ta-Al-O-N층 등은 다음에 예시하는 방법으로 형성된다. 예컨대, 상기 플러그(250)가 형성된 반도체 기판(100)을 스퍼터링 장비(sputtering system), 예컨대, DC 반응성 스퍼터링 장비(DC reactive sputtering system)에 인입한다. 이때, 상기 스퍼터링 장비의 타겟(target)으로는 Ta-Al 타겟을 준비한다. 이후에, 대략 300W의 DC 전력을 인가하고, 대략 12sccm(Standard Cubic CentiMeter)의 흐름량으로 아르곤(Ar) 가스를 공급하고, 동시에 5sccm의 흐름량으로 질소 가스(N2) 및 1sccm의 흐름량으로 산소 가스(O2)를 공급하며, 상기 플러그(250) 상에 Ta-Al-O-N층을 형성한다. 이때, 상기 반도체 기판(100), 예컨대 실리콘 웨이퍼(silicon wafer)는 대략 200℃ 정도의 온도로 유지된다. 이와 같이 하여 Ta-Al-O-N층을 대략 80㎚ 정도로 형성한다. 상술한 바와 같이 Ta-Al-O-N층을 형성하는 방법을 설명하였으나, 상기한 조건으로만 상기 Ta-Al-O-N층을 형성할 수 있는 것은 아니며, 화학 기상 증착(Chemical Vapour Deposition) 방법 또는 MBE(Molecular Beam Epitaxial) 방법 등과 같은 박막을 형성하는 방법을 이용하여서도 형성할 수 있다.
이후에, 상기 확산 장벽층(300) 상에, 하부 전극층(410)을 내산화성을 가지는 도전 물질층으로 형성한다. 예컨대, Pt층, Rh층, Ru층, Ir층, Os층, Pd층, PtOx층, RhOx층, IrOx층, RuOx층, OsOx층, PdOx층, CaRuO3층, SrRuO3층, CaIrO3층, SrIrO3층, Cu층, Al층, Ta층, WSix층, Mo층, MoSix층, W층, WSi층, Au층, TiN층, TaN층 또는 그들의 조합층 등과 같은 도전 물질층으로 하부 전극층(410)을 형성한다. 예를 들어, 상기 예시한 방법으로 확산 장벽층(300)으로 Ta-Al-O-N층을 형성한 후, 상기 DC 반응성 스퍼터링 장비를 이용하여, 상기 Ta-Al-O-N층 상에 Pt층을 형성한다. 이때, 상기 Pt층은, 대략 1000W의 DC 전력 조건과 대략 20sccm의 흐름량으로 공급되는 Ar 가스 분위기에서 대략 100㎚ 정도로 형성된다. 이때, 상기 반도체 기판(100)은 대략 200℃ 정도의 온도로 유지된다. 이와 같이 형성된 Pt층을 하부 전극층(410)으로 이용한다. 상기 하부 전극층(410)은 상술한 조건에 의한 방법 및 상기 Pt층만으로 형성되는 것을 의미하지는 않는다.
도 7은 하부 전극층(410) 및 확산 장벽층(300)을 패터닝하는 단계를 나타낸다.
구체적으로, 상기 하부 전극층(410) 상에, 식각 저지층 패턴(도시되지 않음), 예컨대 포토레지스트 패턴(photoresist pattern)을 형성한다. 이후에, 상기 포토레지스트 패턴을 마스크(mask)로, 상기 하부 전극층(410)을 식각하여 하부 전극(450)을 형성한다. 이때, 상기 식각 공정은, 반응성 이온 식각(RIE;Reactive Ion Etching) 방법 등과 같은 건식 식각 방법을 이용한다. 상기한 바와 같은 식각 공정을 계속 진행하여, 상기 하부 전극(450) 하부의 상기 확산 장벽층(300)을 패터닝하여, 확산 장벽층 패턴(350)을 형성한다.
이후에, 도 4에서 도시한 바와 같이 하부 전극(450)을 뒤덮는 유전층(500) 및 상부 전극(600)을 형성한다. 이때, 상기 유전층(500)은 고유전율을 가지는 유전 물질층으로 대략 40㎚ 정도로 형성한다. 예컨대, Ta2O5층, SrTiO3층, (Ba,Sr)TiO3층, PbZrTiO3층, SrBi2Ta2O9층, (Pb,La)(Zr,Ti)O3층, Bi4Ti3O12층 또는 그 조합층 등과 같은 유전 물질층으로 형성된다. 이러한 유전 물질층들은 산소를 포함하고 있다. 따라서, 그 형성에 있어서, 산화성 분위기에서의 후속의 열처리 공정이 수반된다.
이와 같은 산화성 분위기에서의 열처리 공정 등에 의해서, 상기 플러그(250) 및 상기 확산 장벽층 패턴(350)내로 산소가 확산될 수 있다. 그러나, 도 2 및 도 3에서 설명한 바와 같이, Ta-Al-N층 또는 Ta-Al-O-N층 등은 고온에서의 우수한 내산화성을 가지고 있다. 또한, 안정한 도전성을 가지므로, 상기 산화성 분위기 또는 산소에 의해서, 상기 플러그(250) 등이 산화되는 것을 방지할 수 있다. 따라서, 상기 확산 장벽층 패턴(350), 플러그(250) 및 하부 전극(450) 간의 저항의 증가를 방지할 수 있다. 결과적으로, 커패시터의 커패시턴스를 개선할 수 있다.
이후에, 상기 유전층(500) 상에 상부 전극층(600)을 형성한다. 상기 상부 전극층(600)은, 상기 하부 전극층(410)을 형성하는 방법과 같은 방법을 이용하여 형성된다. 즉, 내산화성을 가지는 도전 물질층으로 형성된다. 예컨대, Pt층, Rh층, Ru층, Ir층, Os층, Pd층, PtOx층, RhOx층, IrOx층, RuOx층, OsOx층, PdOx층, CaRuO3층, SrRuO3층, CaIrO3층, SrIrO3층, Cu층, Al층, Ta층, WSix층, Mo층, MoSix층, W층, WSi층, Au층, TiN층, TaN층 또는 그들의 조합층 등과 같은 도전 물질층으로 상기 상부 전극층(600)이 형성된다. 이와 같이 하여 본 발명에 따르는 커패시터를 형성한다.
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 도전층간의 계면에 확산 장벽층으로 도입되는 Ta-Al-N층 또는 Ta-Al-O-N층 등은, 종래의 TiN층 또는 TaN층 보다 높은 온도 조건에서도 우수한 내산화성을 유지한다. 따라서, 종래의 TiN층 또는 TaN층 보다 높은 온도에서도 안정된 도전성을 유지한다. 따라서, 요구되는 이후의 산화성 분위기에서의 고온 열처리 공정에서, 상기 Ta-Al-N층 또는 Ta-Al-O-N층 등의 내부 또는 그 하부의 도전층으로의, 산소 원자의 확산에 의한 침투를 보다 안정적으로 방지할 수 있다. 즉, 상기 확산 장벽층의 하부의 도전층. 예컨대, Si층 또는 W층을 보호하여, 상기 도전층이 산화되어 저항이 증가하는 것을 방지할 수 있다.
또한, Ta-Al-N층 또는 Ta-Al-O-N층 등을 확산 장벽층으로 도입한 본 발명에 따르는 커패시터는, 상기 확산 장벽층의 하부의 Si층 및 W층 등과 같은 플러그로의 산소 원자의 확산에 의한 침투를 보다 안정적으로 방지하며, 유전층의 형성을 구현할 수 있다. 따라서, 상기 산화성 분위기로부터, 상기 플러그 및 상기 확산 장벽층이 산화되어 저항이 급격히 증대되는 것을 방지할 수 있다. 즉, 상기 플러그 또는 확산 장벽층의 도전성을 안정적으로 유지할 수 있어, 상기한 저항의 증대에 따른 커패시턴스의 감소를 억제할 수 있다. 또한, Ta-Al-N층 또는 Ta-Al-O-N층에서 상기 Ta를 Nb, Mo 또는 W 등으로 대체한 Nb-Al-O-N층, Nb-Al-N층, Mo-Al-O-N층, Mo-Al-N층, W-Al-O-N층 또는 W-Al-N층 등도 상기한 바와 같은 효과를 구현할 수 있다. 이에 따라, 산화성 분위기의 고온 열처리가 요구되는 고유전율의 유전 물질층을 커패시터의 유전층으로 도입할 수 있다. 따라서, 고집적화되는 반도체 장치에 요구되는 커패시턴스가 증대된 커패시터를 구현할 수 있다.
Claims (4)
- 반도체 기판 상에 콘택홀을 가지는 절연막 패턴을 형성하는 단계;질소 가스 및 산소 가스를 포함하는 분위기 중에서 탄탈륨-알루미늄 타겟을 스퍼터링하여, 상기 콘택홀을 통해서 상기 반도체 기판에 전기적으로 연결되는 탄탈륨 알루미늄 산질화층의 확산 장벽층을 형성하는 단계;상기 확산 장벽층 상에 하부 전극층을 형성하는 단계;상기 하부 전극층 및 상기 확산 장벽층을 패터닝하여 하부 전극 및 확산 장벽층 패턴을 형성하는 단계;상기 하부 전극을 뒤덮는 유전층을 형성하는 단계; 및상기 유전층 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
- 제1항에 있어서, 상기 확산 장벽층의 하부에 상기 콘택홀을 채우는 Si층, W층 및 Si층과 W층의 조합층으로 이루어진 일군에서 선택되는 어느 하나의 도전 물질층으로 형성되는 도전성 플러그를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
- 제1항에 있어서, 상기 하부 전극 및 상부 전극은 Pt층, Rh층, Ru층, Ir층, Os층, Pd층, PtOx층, RhOx층, IrOx층, RuOx층, OsOx층, PdOx층, CaRuO3층, SrRuO3층, CaIrO3층, SrIrO3층, Cu층, Al층, Ta층, WSix층, Mo층, MoSix층, W층, WSi층, Au층, TiN층 및 TaN층으로 이루어진 일군에서 선택되는 어느 하나의 도전 물질층으로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
- 제1항에 있어서, 상기 유전층은 Ta2O5층, SrTiO3층, (Ba,Sr)TiO3층, PbZrTiO3층, SrBi2Ta2O9층, (Pb,La)(Zr,Ti)O3층 및 Bi4Ti3O12층으로 이루어지는 일군에서 선택되는 어느 하나의 유전 물질층으로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970049759A KR100269310B1 (ko) | 1997-09-29 | 1997-09-29 | 도전성확산장벽층을사용하는반도체장치제조방법 |
| TW087106111A TW451389B (en) | 1997-09-29 | 1998-04-21 | Conductive diffusion barrier layer semiconductor device having the same, and manufacturing method thereof |
| JP10160154A JPH11111919A (ja) | 1997-09-29 | 1998-06-09 | 半導体装置の拡散障壁層及びその製造方法 |
| US09/156,723 US6177284B1 (en) | 1997-09-29 | 1998-09-18 | Conductive diffusion barrier layer, semiconductor device having the same, and manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970049759A KR100269310B1 (ko) | 1997-09-29 | 1997-09-29 | 도전성확산장벽층을사용하는반도체장치제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990027322A KR19990027322A (ko) | 1999-04-15 |
| KR100269310B1 true KR100269310B1 (ko) | 2000-10-16 |
Family
ID=19521911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970049759A KR100269310B1 (ko) | 1997-09-29 | 1997-09-29 | 도전성확산장벽층을사용하는반도체장치제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6177284B1 (ko) |
| JP (1) | JPH11111919A (ko) |
| KR (1) | KR100269310B1 (ko) |
| TW (1) | TW451389B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387262B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892281A (en) | 1996-06-10 | 1999-04-06 | Micron Technology, Inc. | Tantalum-aluminum-nitrogen material for semiconductor devices |
| US6482734B1 (en) * | 1998-01-20 | 2002-11-19 | Lg Semicon Co., Ltd. | Diffusion barrier layer for semiconductor device and fabrication method thereof |
| KR100451501B1 (ko) * | 1998-12-30 | 2004-12-31 | 주식회사 하이닉스반도체 | 반도체메모리소자의캐패시터형성방법 |
| WO2000048241A1 (en) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Integrated circuit device and its manufacturing method |
| US6399521B1 (en) * | 1999-05-21 | 2002-06-04 | Sharp Laboratories Of America, Inc. | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same |
| KR100361205B1 (ko) * | 1999-12-24 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP4011813B2 (ja) * | 2000-01-14 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の製造方法 |
| KR100386034B1 (ko) | 2000-12-06 | 2003-06-02 | 에이에스엠 마이크로케미스트리 리미티드 | 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법 |
| US6518610B2 (en) * | 2001-02-20 | 2003-02-11 | Micron Technology, Inc. | Rhodium-rich oxygen barriers |
| KR100415538B1 (ko) | 2001-09-14 | 2004-01-24 | 주식회사 하이닉스반도체 | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 |
| EP1349099A3 (de) * | 2002-03-25 | 2007-01-10 | Siemens Aktiengesellschaft | Verfahren zur automatisierten Erfassung von Patienten-Aktionen |
| JP2003289134A (ja) * | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6818500B2 (en) * | 2002-05-03 | 2004-11-16 | Micron Technology, Inc. | Method of making a memory cell capacitor with Ta2O5 dielectric |
| US6576482B1 (en) * | 2002-05-07 | 2003-06-10 | Texas Instruments Incorporated | One step deposition process for the top electrode and hardmask in a ferroelectric memory cell |
| JP2004018896A (ja) * | 2002-06-13 | 2004-01-22 | Matsushita Electric Ind Co Ltd | スパッタ膜の成膜方法 |
| KR100886699B1 (ko) * | 2002-10-31 | 2009-03-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 |
| US6794753B2 (en) | 2002-12-27 | 2004-09-21 | Lexmark International, Inc. | Diffusion barrier and method therefor |
| US7080896B2 (en) | 2004-01-20 | 2006-07-25 | Lexmark International, Inc. | Micro-fluid ejection device having high resistance heater film |
| US7897283B2 (en) | 2005-06-27 | 2011-03-01 | Mitsubishi Chemical Corporation | Non-aqueous secondary battery-use graphite composite particle, cathode active substance material containing IT, cathode and non-aqueous secondary battery |
| US7790060B2 (en) * | 2005-08-11 | 2010-09-07 | Wintek Electro Optics Corporation | SiOx:Si composite material compositions and methods of making same |
| US7658822B2 (en) * | 2005-08-11 | 2010-02-09 | Wintek Electro-Optics Corporation | SiOx:Si composite articles and methods of making same |
| US7749406B2 (en) * | 2005-08-11 | 2010-07-06 | Stevenson David E | SiOx:Si sputtering targets and method of making and using such targets |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009156A (ko) * | 1994-08-01 | 1996-03-22 | 윌리엄 이. 힐러 | 고유전 상수 물질 전극을 위한 도전성 신형 나이트라이드 장벽층 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| KR0174594B1 (ko) * | 1994-11-26 | 1999-04-01 | 이재복 | 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자 |
| KR100207444B1 (ko) * | 1995-03-14 | 1999-07-15 | 윤종용 | 반도체 장치의 고유전막/전극 및 그 제조방법 |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| US6054331A (en) * | 1997-01-15 | 2000-04-25 | Tong Yang Cement Corporation | Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate |
-
1997
- 1997-09-29 KR KR1019970049759A patent/KR100269310B1/ko not_active IP Right Cessation
-
1998
- 1998-04-21 TW TW087106111A patent/TW451389B/zh not_active IP Right Cessation
- 1998-06-09 JP JP10160154A patent/JPH11111919A/ja active Pending
- 1998-09-18 US US09/156,723 patent/US6177284B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009156A (ko) * | 1994-08-01 | 1996-03-22 | 윌리엄 이. 힐러 | 고유전 상수 물질 전극을 위한 도전성 신형 나이트라이드 장벽층 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387262B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990027322A (ko) | 1999-04-15 |
| JPH11111919A (ja) | 1999-04-23 |
| US6177284B1 (en) | 2001-01-23 |
| TW451389B (en) | 2001-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269310B1 (ko) | 도전성확산장벽층을사용하는반도체장치제조방법 | |
| US5626906A (en) | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics | |
| US5581436A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| KR100264429B1 (ko) | 반도체장치 | |
| US6319542B1 (en) | Lightly donor doped electrodes for high-dielectric-constant materials | |
| KR100371891B1 (ko) | 마이크로 일렉트로닉 구조물 및 이의 형성 방법 | |
| US6180447B1 (en) | Methods for fabricating integrated circuit capacitors including barrier layers having grain boundary filling material | |
| US7045416B2 (en) | Methods of manufacturing ferroelectric capacitors for integrated circuit memory devices | |
| KR100190111B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US5955774A (en) | Integrated circuit ferroelectric memory devices including resistors in periphery region | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| JP2000124426A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| KR100235949B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH08167701A (ja) | 半導体構造体 | |
| GB2335790A (en) | A method for manufacturing a capacitor | |
| KR100308131B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JPH1154703A (ja) | 高誘電体キャパシタの製造方法 | |
| KR19980065687A (ko) | 커패시터의 제조방법 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| KR100760632B1 (ko) | 커패시터 형성 방법 | |
| KR100687433B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
| KR100436057B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100235955B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20000003462A (ko) | 이리듐막 및 백금막의 이중막 구조의 하부전극을 갖는 캐패시터형성 방법 | |
| KR100223893B1 (ko) | 반도체 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |