JPH08167701A - 半導体構造体 - Google Patents

半導体構造体

Info

Publication number
JPH08167701A
JPH08167701A JP7136917A JP13691795A JPH08167701A JP H08167701 A JPH08167701 A JP H08167701A JP 7136917 A JP7136917 A JP 7136917A JP 13691795 A JP13691795 A JP 13691795A JP H08167701 A JPH08167701 A JP H08167701A
Authority
JP
Japan
Prior art keywords
oxygen
oxygen source
layer
electrode
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7136917A
Other languages
English (en)
Inventor
Donald B Doherty
ビー.ドハーティ ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08167701A publication Critical patent/JPH08167701A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 高誘電率コンデンサの製造における酸素含有
誘電体の還元を防止すること。 【構成】 VLSI製造工程に起因する酸素含有材料の
還元は、この酸素含有材料を含む構造体内および/また
はその近くに犠牲的酸素ソースを設けることによって防
止される。これら犠牲的酸素ソースの存在により、酸素
含有材料の近くでの酸素分圧(酸素活性度と均等)が高
まり、よってその後の製造工程中の酸素分圧が、酸素含
有材料の還元が生じる酸素分圧よりも低下することがな
くなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば高密度ダイナミ
ックランダムアクセス集積回路メモリで使用される高誘
電コンデンサの製造に一般に関する。
【0002】
【従来技術】本発明の範囲を制限することなく、高密度
ランダムアクセスメモリ(DRAM)デバイスの製造に
関連させて、本発明の背景について説明する。これまで
この分野ではDRAM内の薄膜コンデンサは誘電材料と
しSiO2またはSi3N4 を使用していた。集積回路の密度
(立方cm当たりのデバイス数)が大きくなるにつれ、
各DRAMメモリデバイス内に電荷を蓄積するコンデン
サは、一般にほぼ同じ容量を維持しながらサイズを小さ
くすることが求められている。次の式を参照すると、C
はプレーナコンデンサの容量であり、εは誘電率であ
り、εは自由空間の誘電率(定数)であり、Aは面積で
あり、dは誘電体の厚みである。
【0003】
【数1】
【0004】容量は誘電率に直接比例し、誘電体の厚み
に逆比例することが分かる。したがって同じ容量を維持
しながらコンデンサをより小さく製造するには、εを大
きくすること、および誘電体の厚みdを小さくすること
の双方または一方が必要である。
【0005】DRAMセルにおけるコンデンサの面積を
減少できるようにする方法の1つは、SiO2またはSi3N4
よりも誘電率が大きい材料を使用することである。これ
ら材料の双方の誘電率は10よりも小さい。重要な種類
の高誘電率材料としては、ヘロブスカイト(例えばBaTi
O3、SrTiO3および(Ba,Sr )TiO3)がある。これら材料
の誘電率はこれら材料をバルクセラミックとして製造し
た際は1万程度の大きさとなり得る。その他の種類の高
誘電率材料もDRAMコンデンサ内の誘電材料として使
用することが検討されている。VLSIコンデンサの製
造において有効であるには、これら材料はDRAMセル
の製造で使用される多くのVLSIプロセス工程に耐え
られるものでなければならない。
【0006】
【発明が解決しようとする課題】将来の高密度集積回路
デバイスで使用される可能性が高い多くの高誘電率材料
の有効な性質を劣化し得るVLSIプロセス工程は、多
数あることが判っている。
【0007】誘電体として高誘電率(以下HDCと称
す)材料を利用してコンデンサを使用するには、一般に
比較的高温度のデポジション工程を実施する。例えばバ
リウムストロンチウムチタネート(BST)コンデンサ
の製造では、約600℃でBSTのデポジションを行う
ことがある。この温度は、先にデポジションしたアルミ
ニウム構造体が耐え得る温度よりも高いので、HDC材
料のデポジションの後には必ずアルミニウムの金属化が
生じる。他の周知のVLSI製造工程、例えばチタン、
窒化シリコンおよびタングステンの化学的気相法(CV
D)のような工程のいずれも、水素の存在を必要とす
る。MOSデバイスのゲートに存在する電子トラップの
パッシベーションは、通常、高温での水素アニールを実
施する。更に多くのアニール工程ではアルミニウムの酸
化を防止するためフォーミングガス(大部分は水素)を
使用する。これらプロセスのいずれも高温での水素の存
在を必要とし、製造プロセスの終了近くで行われること
が多い。これら工程を実施する際、デバイス構造体内に
は高誘電材料がすでに存在していることが多い。
【0008】不幸なことに、水素の存在により、酸素含
有化合物が容易に還元され得る(すなわちこれら化合物
から酸素が除かれる)。従ってDRAMおよびその他の
構造体の製造に必要な多くの製造工程は、一般に酸素を
含む高誘電率材料を還元するので、それらの有利な電子
的特性が劣化または無効となる。
【0009】ペロブスカイトのすべてを含む多くの高誘
電率材料の電気的性質は、それらの酸素量にクリティカ
ルに依存している。酸素活性度とも称され、以下、P
(O2) と略号表示される酸素の分圧は、ほとんどの酸素
含有高誘電率材料の電子的性質にクリティカルに影響す
る。図1は、700℃でアニールされたバルクのアクセ
プタでドープされたSrTiO3(ストロンチウムチタネート
すなわちST)の(実線で示される)計算された導電率
および(円記号で表示される)実験的に測定された導電
率と、酸素分圧との関係を示す。導電率の測定は150
℃で行った。この図によれば、STの導電率は低い酸素
分圧ではnタイプであり、高い酸素分圧ではpタイプで
あり、中間の酸素分圧の範囲ではイオン状(すなわち酸
素欠乏状態)であることが判る。特に導電率がイオン状
態からnタイプに変わる場合、酸素分圧は約10-15
a(すなわち10-20 気圧に等しい)より低く低下する
と、導電率が急速に増加する。BSTのポイント欠陥の
化学機構はSTに類似するので、nタイプとなるように
薄膜BSTを還元すると同じように、その抵抗率も劣化
すると予想される。
【0010】図2は、H がいかにしてBSTを還元でき
るかを示すエリンハム(Ellingham)図である。(H2/H2O
比が1である場合)H2O を形成するようなH2とO2との
反応の結果、700℃、600℃および500℃で、そ
れぞれ約10-21 、10-24および10-28 気圧P(O2)
(酸素分圧)の等価的酸素分圧が生じる。図1に示すよ
うに、700℃における10-21 気圧のP(O2) ではリー
ク特性が極めて悪いnタイプのSTが生じる。
【0011】酸素含有材料の還元が行われるには、酸素
を除かなければならない。H2の拡散は極めて急速である
ので、水素が還元種である場合の還元プロセスの速度制
限工程は、(H2O 状で)酸素を拡散することとなる。こ
の酸素の拡散を物理的に防止または低下させることによ
り、還元プロセスの機構に影響できるかどうかを考慮す
ることは有益である。水素アニールを利用するプロセス
を実施するSiO2誘電体で囲まれたBSTコンデンサを検
討する。速度制限工程はSiO2を介する酸素の拡散である
ので、湿式酸化の機構はBST還元の機構に極めて類似
している。例えば0. 5時間で550℃のストリーム雰
囲気中で、1μmのSiO2膜上に、更に2. 5nmのSiO2
が成長する。これと等価的に、0. 5時間の間、550
℃でH2内で1μmのSiO2により被覆されたBSTをアニ
ールすると、0. 75nmのSiO2を酸化するのに充分な
酸素を除去できる。この程度の還元により、BST導電
率は有効な誘電体となるレベルを越えるように、容易に
増加してしまう。BSTから0. 02%の酸素を除くだ
けで、導電率は大幅に増加してしまうことが判ってい
る。拡散バリアを用いることにより、酸化物材料から酸
素を除く機構を制御する試みは、酸素量にクリティカル
に依存している有効な電気的性質の劣化を防止するのに
充分ではないことを、これらの数字は強く示唆してい
る。
【0012】一般に、ある酸素活性度の値があり、この
値を下回ると酸素含有HDC材料が導電性となるか、ま
たは許容できないものとなる。このようなクリティカル
な活性度はP c (O2)と定義する。このP c (O2)は一般に
材料ごとに異なり、温度の関数となっている。酸化物材
料の還元は一般にHDC酸化物材料の近くに酸素ソース
(発生源)を設けることによって防止できる。一般にP
c (O2)よりも高い酸素活性度レベルでは、酸素ソース
は、より低い酸化状態に還元しなければならない(すな
わち酸素を失う)。酸素ソースが還元される酸素活性度
レベルをP R (O2)と定義する。従って、犠牲的酸素ソー
スとして作用するのに適した材料は、P R(O2)>P
c (O2)という一般条件によって決めることができる。更
に酸素含有誘電材料に対する酸素ソース材料の設置は、
酸素含有誘電材料の全容積にわたる酸素分圧P (O2)が後
のVLSIプロセス工程中にP c (O2)よりも下回らない
とうい条件によって、一般に決定される。
【0013】
【課題を解決するための手段】一般に本発明の一形態に
よれば、VLSI製造工程に起因する酸素含有材料の還
元は、この酸素含有材料を含む構造体内および/または
その近くに犠牲的酸素ソースを設けることによって防止
される。これら犠牲的酸素ソースの存在により、酸素含
有材料の近くでの酸素分圧(酸素活性度と均等)が高ま
り、よってその後の製造工程中の酸素分圧が、酸素含有
材料の還元が生じる酸素分圧よりも低下することがなく
なる。すなわち犠牲的酸素ソースは酸素含有材料の全容
積にわたってP(O2) をP c (O2)よりも高く維持するよう
に働く。
【0014】下記に述べる本発明の好ましい実施例は、
犠牲的酸素ソースを設けることにより集積回路加工品内
での酸素含有材料の還元を防止する最初の構造体である
ことが明らかである。本発明の利点は、VLSIプロセ
ス中の酸素含有誘電材料の還元を防止できることであ
る。本明細書に述べるように、犠牲的酸素ソースを使用
することにより、従来のVLSI製造技術およびプロセ
スに匹敵する、性質が酸素含有量にクリティカルに依存
する、高誘電材料が得られる。また本発明により集積回
路の密度を更に高めることが可能となる。
【0015】本発明の新規な特徴事項は、特許請求の範
囲に記載されているが、添付図面を参照して次の詳細な
説明を読めば、発明自体のみならず、それらの別の特徴
および利点が最良に理解できる。
【0016】異なる図における対応する番号および符号
は、特に表示がない限り対応する部品を示す。
【0017】
【実施例】
酸素ソース材料の例 次の例は、酸素含有HDC材料に対して酸素ソース候補
材料をどのように評価できるかを実証するものである。
【0018】一例として、TaO x へバリウムストロンチ
ウムチタネート(BST)をデポジットする際に、Pt/T
a の下方電極内のTaは転移する。TaO x は大きな自由形
成エネルギーを有し、これをTa金属に還元するには70
0℃で約10-34 気圧のP(O 2)よりも低い圧力を必要と
する。BSTは約10-20 気圧のP(O2) で還元を受け
る。この場合、TaO x が還元される酸素活性度は、BS
Tが還元される酸素活性度よりも低い(すなわちP R (O
2)<P c (O2))ので、TaO x は恐らく適当な酸素ソース
とはならない。
【0019】HDC材料、例えばBSTに対する可能な
電極として、RuO2も検討した。Ruは比較的小さい自由形
成エネルギーを有し、このRuO2をRu金属に還元するには
700℃で10-8気圧P(O2) しか必要としない(すなわ
【外1】 気圧)。従ってRuO2電極はH2のアニール中、酸素ソース
として働き、アクセプタでドープされたBSTが酸化さ
れるのを防止する(
【外2】 気圧)。当然ながら、すべての還元プロセスが完了する
前にRuO2のすべてが還元されないようにするには、充分
な量のRuO2を設けなければならない。
【0020】RuO2は電気的に導電性であるので、それ自
体、電極としても使用できるし、また、他の電極材料と
混合してもよいし、また電極合金の成分としてもよい。
RuO2の構造体は所望であれば電極の近くに、これと接触
しないように形成することも可能である。またこれとは
異なり、RuO2がコンデンサ構造体を囲むようにしてもよ
い。この場合、酸素ソース並びに電極と集積回路の他の
部分の間の拡散バリアの双方として働くことになる。
【0021】誘電材料のドーピングについても考慮しな
ければならない。一般に元素またはイオンは(1)結晶
格子内の原子と置換し、置換する原子よりもより多数の
価電子を有する場合、または(2)格子間に存在し、外
側電子殻を完全に満たす電子の数の半分よりも少ない数
の電子で満たされている場合、ドナードーパントとな
る。中間のケースでは不確定であり、経験的に決定でき
る。例えば(1)価電子数が置換される原子数と同じで
ある場合、ドナードーパントとして働く元素もある。同
様に(2)では価電子の殻が正確に半分の数の電子で満
たされている場合、ドナードーパントとして働く元素も
ある。
【0022】一般に(1)元素またはイオンが結晶格子
内の原子と置換し、置換する原子よりも少数の価電子を
有している場合、または(2)格子間に存在し、外側電
子殻が半分よりも多い数の電子で満たされている場合、
アクセプタドーパントとなる。中間のケースでは不確定
であり、経験的に決定できる。例えば(1)価電子数が
置換される原子と同じ数である場合、アクセプタドーパ
ントとして働く元素もある。同様に(2)では価電子の
殻が正確に半分の数の電子で満たされている場合、アク
セプタドーパントとして働く元素もある。
【0023】バルクアクセプタでドープされたBSTは
低い酸素分圧(約700℃で10気圧)にて導電性とな
るが、ドナーでドープされたBSTはより高い酸素分圧
で導電性となる。バルクドナーでドープされたBSTは
700℃で約10 気圧P(O ) (この値はドナードーパ
ントの種類およびドーパントの濃度によって変わる)に
て導電性となる。RuO x 極はアクセプタでドープされた
BSTが導電性となるのを防止するが、恐らくドナーで
ドープされたBSTが導電性となるのを防止しないであ
ろう。
【0024】容易に還元される酸化物を形成する類似貴
金属(例えばPd)は多数ある。図3は、PdO/Pdの相安定
性を温度および酸素分圧P(O2) の関数として示してい
る。図3に示すように、P R (O2)=700℃で1. 6×
10-2気圧である。PdO は別の電極材料と合金化するこ
とにより、電極内の酸素ソースとして使用でき、Pt-PdO
合金を形成するための誘電体のデポジション中、および
/またはその後に酸化できる。別の可能性としては、電
極の近くにPdO をデポジットすることである。
【0025】他のタイプの酸素ソースとしては、それら
の酸化状態を変える酸化物が上げられる。例えば図4は
V-O 相図の一部を示す。図示されているP(O2) およびT
の領域では、V の4つの相、すなわちV2O5、 V3O7 、V6
O13 およびV2O4が安定である。バナジウムの平均酸化状
態は5から4へ転移する。V2O5は、より低い酸化状態の
相に転移する際、酸素ソースとして働く。
【0026】新規構造体 集積回路内には種々の方法でコンデンサを製造できる。
本発明の好ましい実施例は、任意のコンデンサの幾何学
的形状/位相空間的構造にも等しく適用できる。例えば
図5は、基板40の表面にプレーナコンデンサが製造さ
れた代表的構造を示す。必要であれば接着層43をデポ
ジットし、次に下方の電極42、誘電体46、更に上方
電極48をデポジットすることができる。この構造体は
次に保護層38(例えばSiO2) で被覆する。1つ以上の
電極と基板のアクティブ領域または他の構造体とを接続
する金属化は、保護層をエッチングし、次にポリシリコ
ンまたはアウムニウムのような導体36をデポジットす
ることにより行う。
【0027】図6は、より狭い基板表面積しか必要とし
ないコンデンサ構造を示す。かかるコンデンサ構造体
は、ある種のDRAMデザインで代表的なものとなり得
る。絶縁層39をデポジット(例えばSiO2)し、導電性
プラグ37をデポジットできるようにこれをエッチング
する。プラグ37上に下方のプレーナ電極42をデポジ
ットし、下方電極42をカバーするように誘電体の層4
6をデポジットする。次に誘電体46に接触するように
上方電極44をデポジットする。次に上方電極(図示せ
ず)への接触部となるように、金属化を行う。
【0028】更に別のコンデンサ構造体は、周知のトレ
ンチ形コンデンサである。このトレンチ形コンデンサは
基板の表面積をほとんど必要としないが、誘電体の表面
積が大きくなっていることにより容量が増している。本
発明によって得られた方法はトレンチ形コンデンサに使
用される酸素含有誘電体材料の有益な性質を保つのに等
しく適用できる。
【0029】下記に説明する本発明の好ましい実施例の
みならず、本発明の利点のすべては、かかるコンデンサ
構造体のすべてに適用されるが、プレーナコンデンサ構
造体に関連して説明することにする。
【0030】本発明の好ましい実施例は、酸素ソース材
料が導電通路の一部となっている構造と、酸素ソースが
導電通路の一部でない構造とに分けることができる。後
者の実施例では、酸素ソース材料は電気的に導電性であ
る必要はないが、導電性であってもよい。すべての好ま
しい実施例では、酸素ソース材料の選択は本発明の課題
の説明で記載したように、P R (O2)>P c (O2)という条
件によって決まる。
【0031】第1の好ましい実施例には、酸素ソース材
は誘電体材料に対し1つまたは双方の電極を形成する。
図7に示すように、酸素ソース材料44から成る上方電
極と下方電極の双方を形成することにより、還元が最良
に防止される。酸素ソース材料から1つの電極だけを形
成する場合、還元種(例えば水素)が誘電体46に達す
るまでに消費されるように、上方電極は酸素ソースとす
ることが好ましい。
【0032】第2の好ましい実施例では、電極を構成す
る1つ以上の他の層の外に酸素ソース材料層が加えられ
る。図8は、下方電極42と、電気的に導電性の酸素ソ
ースから成る層44と、誘電体46と、上方電極48と
を示している。この構造はコンデンサ構造体内に使用さ
れる特定の誘電体に対して必要となり得るような接着
層、拡散バリア等を含むこともできる。この酸素ソース
層44は種々の方法で形成できる。最初に、別のデポジ
ット工程で酸素ソース層を形成できる。第2に、(例え
ばスパタリングにより)材料の混合物をデポジットし、
酸素雰囲気に露出する。当業者に周知の条件下でデポジ
ットされた材料の一部を分離し、酸化しない材料の層の
頂部に酸化物の層を形成する。このプロセスは、外部酸
化方法として知られている。当然ながらこの結果生じる
酸化膜は導電性でなければならない。外部酸化できる材
料混合物の例としては、プラチナとパラジウムの混合物
がある。この金属混合物および他の金属混合物に対し
て、外部酸化が行われる条件は、当業者には周知であ
る。
【0033】図9に示される第3の好ましい実施例で
は、酸素ソース材料を分散し、電極として働く導電層5
0内にビーズ状にすることができる。図9が示すよう
に、酸素ソース材料は電極として働くよう、層60に対
して導電性である必要はない。かかる層の形成は、例え
ば金属の混合物をデポジットし(例えばスパタリン
グ)、次に酸化しない他の金属の本体内で生じる酸素ソ
ースを分散させるような方法で酸化を生じさせることに
より実施できる。かかる反応は、内部酸化として知られ
ている。その理由は、酸化する種が非酸化種内で分散さ
れた小さい空間となっているからである。これとは異な
り、酸素雰囲気内で反応性金属をデポジットすることに
より、ビーズの形成を生じさせることができる。好まし
い実施例では、混合物は酸素内でアニールされるパラジ
ウムとプラチナの混合物である。このような金属混合物
および他の金属混合物に対し、内部酸化が生じる条件は
当業者には周知である。例えば室温において10-2トー
ルにて1対1の酸素−アルゴンガス混合物内でプラチナ
(25%)とパラジウム(75%)の合金をスパタリン
グによりデポジットすると、一般にプラチナマトリック
ス内にPdO のビーズが生じる。
【0034】第4の好ましい実施例では、酸素ソース材
料は誘電体材料に対する電極として使用される合金の一
成分である。図10は、電極の双方が合金であるコンデ
ンサ構造体を示す。この構造とは異なり、一方の電極だ
けを酸素ソースを含む合金とすることもできる。この場
合、上方電極を合金にすることが好ましい。
【0035】第5の好ましい実施例では誘電体の近くに
酸素ソース材料を置くが、この材料は導通通路の一部を
形成するものではない。したがってこれら酸素ソースは
導電性である必要はない。図11は、パッシベーション
層54(一般にSiO2)内に収容されたプレーナコンデン
サ構造体(下方電極42、誘電体46および上方電極4
8)を示す。パッシベーション層は酸素ソース材料の複
数の部分を含む。これら酸素ソース材料の部分は誘電体
の近くであるが、これに接触しない。一般に酸素ソース
材料の領域は酸素含有誘電体46のできるだけ近くに設
けなければならない。これら部分は存在する還元種に対
し犠牲的酸素を供給し、酸素含有誘電体の還元を防止す
る。酸素ソース材料部分の形成は周知の方法で行うこと
ができる。例えばパッシベーション層をデポジットし、
孔を形成するようにエッチングし、次にこれら孔を酸素
ソース材料で満たす。これとは異なり、酸素ソース材料
をデポジットする開口部が形成された種々の層にパッシ
ベーション層をデポジットしてもよい。
【0036】図12に示す第6の好ましい実施例では、
集積回路コンデンサ(下方電極42、誘電体46および
上方電極48)の全体または一部が、酸素ソース材料の
層56内に閉じ込められている。図11の構造と同様
に、酸素ソース層56は、当業者に周知の技術で形成で
きる。
【0037】図13に示される第7の好ましい実施例で
は、高密度DRAM(例えば256メガバイトすなわち
1ギガビット)の構造体内の2つのコンデンサの例が示
されている。下方電極42はコンフォーマルデポジット
技術を用いて、上部にデポジットされた誘電体に対する
表面積が大きくなるよう、大きなアスペクト比を有して
いる。絶縁スペーサ層62(これはSiO2であることが好
ましい)の上に下方電極42が載り、ポリシリコン58
およびTiN 60から成るプラグにより基板40への電気
的な接触が行われる。58と60との間にはTiSi2 の層
を介在させてもよい。誘電体層46はバリウムストロン
チウムチタネート(BST)であることが好ましい。上
方電極層48は双方のコンデンサに共通であり、プラチ
ナから成ることが好ましい。酸素ソース材料58は好ま
しくはPtO2であり、約220℃で表面48をプラズマア
ッシングすることにより形成される。よって、層56は
BSTの還元を防止するのに酸素の優れた犠牲的ソース
となるが、1つのプロセス工程しか増加としない。パッ
シベーション層54はSiO2であることが好ましい。
【0038】すべての好ましい実施例において、酸素ソ
ース材料の層または部分は、周知のデポジット技術によ
って形成できる。薄膜デポジット技術、例えば反応性ス
パッタデポジション、酸素を含むターゲットからのスパ
ッタデポジション、金属有機化学的気相法および/また
はプラズマエンハンスメントを行う、または行わない、
化学的気相法、ゾル−ゲルデポジションおよび金属有機
分解法を使用できる。
【0039】上記のような金属または金属合金の酸化に
よる酸素ソース材料の形成は、周知の技術、例えば高温
プラズマアッシングおよび高温での可能性が高いO2、N2
O またはO3を用いたUVエンハンス酸化技術により行うこ
とができる。
【0040】本明細書で使用する酸素ソース材料なる用
語は、酸素含有誘電体が還元される分圧(この分圧は本
明細書ではクリティカル分圧P R (O2)と称す)よりも大
きい酸素分圧P c (O2)を有する材料を意味する。
【0041】好ましいすべての実施例では、酸素含有誘
電材料に対する酸素ソース材料の必要な設置は、その後
のプロセス工程(犠牲的酸素ソースの形成の後の工程)
中の酸素分圧が酸素含有誘電材料の全容積にわたってP
c (O2)よりも高く留まるという条件によって支配され
る。このことは一般に酸素ソース材料がコンデンサ電極
の一部であり、よって実質的に誘電材料に接触する構造
で容易に達成される。集積回路全体にわたる酸素分圧を
計算するための周知の技術は、(例えば図11に示すよ
うに)酸素ソース材料部分が酸素含有誘電材料に接触し
ない構造を設計する際に利用できる。
【0042】下記の表は実施例および図面を概観するも
のである。
【0043】
【表1】
【0044】
【表2】
【0045】以上で数種の好ましい実施例について説明
した。本発明の範囲内には特許請求の範囲に含まれる上
記実施例と異なる実施例も含むと理解すべきである。
【0046】説明した構造への内部および外部接続は、
オーミック接続、容量性接続、直接接続または中継回路
を介した間接接続、または他の接続にすることができ
る。シリコン、ヒ化ガリウムまたは他の電子材料群から
構成したディスクリート部品または完全集積回路によっ
て実現できる。
【0047】図示した実施例を参照することにより、本
発明について説明したが、この説明は限定的に解しては
ならない。当業者がこの説明を読めば、説明した実施例
の種々の変形例およびそれらの組み合わせのみならず、
本発明の他の実施例が明らかであろう。従って特許請求
の範囲はかかる変形例または実施例を含むものである。
【0048】以上の説明に関して更に以下の項を開示す
る。 (1)基板と、該基板の上に設けられた導電性酸素ソー
ス材料から構成された下方電極と、該下方電極の上に設
けられた酸素含有誘電材料の層と、該層に接触する上方
電極とを備えた構造体。 (2)前記上方電極は導電性酸素ソース材料から構成さ
れた、第1項記載の構造体。
【0049】(3)基板と、該基板の上に設けられた下
方電極と、該下方電極の上に設けられた導電性酸素ソー
ス材料の第1の層と、該第1の層の上に設けられた酸素
含有誘電材料の層と、該酸素含有誘電材料の層の上に設
けられた上方電極とを備えた構造体。 (4)前記上方電極は前記誘電材料の層の上に設けられ
た導電性酸素ソース材料の第2の層から構成された、第
3項記載の構造体。 (5)前記上方電極は更に前記第2の導電性酸素ソース
材料の層上に設けられた導電性材料の層から構成され
た、第4項記載の構造体。
【0050】(6)基板と、酸素ソース材料を含む電極
と、該電極上に設けられた酸素含有誘電材料の層と、該
層の上に設けられた上方電極とを備えた構造体。 (7)前記上方電極は酸素ソース材料を含む導電性材料
の層から構成された、第6項記載の構造体。 (8)前記酸素ソース材料は導電性である、第6項記載
の構造体。 (9)前記酸素ソース材料はPdO である、第6項記載の
構造体。
【0051】(10)基板と、導電性材料および酸素ソ
ース材料の合金から構成された下方電極と、前記下方電
極の上に設けられた酸素含有誘電材料の層と、該誘電材
料の層の上に設けられた上方電極とを備えた構造体。
【0052】(11)前記上方電極は導電性材料と酸素
ソース材料との合金から構成された、第10項記載の構
造体。 (12)基板と、基板上も受けられた下方電極と、該下
方電極上に設けられた酸素含有誘電材料の層と、該層の
上に設けられた電極と、該電極の上に設けられた酸素ソ
ース材料の層とを備えた構造体。 (13)前記下方電極はPtであり、前記酸素含有誘電材
料はバリウムストロンチウムチタネートであり、前記電
極はPtであり、前記酸素ソース材料はPtO である、第1
2項記載の構造体。
【0053】(14)基板と、第1電極、誘電材料およ
び第2電極を含む前記基板上に設けられたコンデンサ構
造体と、前記誘電材料内のすべての点での酸素の分圧が
前記誘電材料の還元を防止するよう充分に高くなるよ
う、前記コンデンサ構造体の近くに配置された酸素ソー
ス材料から成る1つ以上の部分とを備えた、集積回路コ
ンデンサ。
【0054】(15)あるVLSI製造工程は、将来の
高密度集積回路デバイスで使用される可能性の高い多く
の高誘電率材料の有効な性質を劣化し得る。例えば酸素
の存在により酸素含有誘電材料は容易に還元され得る
(すなわち酸素を除く)。一般に値を下回ると、酸素含
有誘電材料が導電性または許容できないものとなるよう
なクリティカルな酸素活性度の値が存在する。VLSI
プロセス中の酸素含有材料の還元は、近くに酸素の犠牲
的ソースを設けることによって防止される。一般に、酸
素ソース材料はクリティカル酸素活性度の値よりも高い
酸素活性度レベルで、より低い酸化状態まで還元される
(すなわち材料は酸化を失う)。酸素含有誘電材料に対
して酸素ソース材料を設置することは、一般に酸素含有
誘電材料の全空間内の酸素分圧が後のVLSIプロセス
工程の間にクリティカル値よりも低下しないという条件
によって決められる。これら犠牲的酸素ソース材料(例
えば56)の存在により、酸素含有誘電材料(例えばバ
リウムストロンチウムチタネート46)の近くの酸素の
分圧が上昇するので、その後の製造工程中の酸素分圧は
酸素含有誘電材料が還元される際の酸素分圧よりも低下
することはない。犠牲的酸素ソースがコンデンサ電極の
一部(例えばRuO244)となっているような構造体が提
供されるのみならず、集積回路コンデンサの近くに犠牲
的酸素ソース材料部分56が形成された構造体も提供さ
れる。
【図面の簡単な説明】
【図1】アニール中のストロンチウムチタネートの導電
率と酸素分圧の関係を示すグラフである。
【図2】エリンハム図である。
【図3】PdO/Pdの層安定性と温度および酸素分圧の関係
を示すグラフである。
【図4】バナジウム−酸素の相転移図である。
【図5】特に本発明から利益が得られるコンデンサ構造
体の微視的横断面図である。
【図6】特に本発明から利益が得られるコンデンサ構造
体の微視的横断面図である。
【図7】導電率酸素ソース材料を他の電極材料に隣接さ
せ、電気的に接続させて製造したプレーナコンデンサ構
造体の横断面図である。
【図8】導電率酸素ソース材料をコンデンサ電極として
使用したプレーナコンデンサ構造体の横断面図である。
【図9】コンデンサ電極内に酸素ソース材料部分がある
プレーナコンデンサ構造体の横断面図である。
【図10】コンデンサ電極が酸素ソース成分を含む合金
である、プレーナコンデンサ構造体の横断面図である。
【図11】周辺のパッシベーション層内のコンデンサの
近くに酸素ソース材料部分を配置したプレーナコンデン
サの横断面図である。
【図12】コンデンサ構造体の一部が酸素ソース材料の
層内に収容されたプレーナコンデンサの横断面図であ
る。
【図13】犠牲的酸素ソースとなるように酸化された共
通情報電極を共用する2つのコンデンサ構造体の横断面
図である。
【符号の説明】
44 コンデンサ電極 46 酸素含有誘電材料 56 犠牲的酸素ソース材料
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年11月29日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/316 B 27/04 21/822 H01L 27/04 C

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板と、 該基板の上に設けられた導電性酸素ソース材料から構成
    された下方電極と、 該下方電極の上に設けられた酸素含有誘電材料の層と、 該層に接触する上方電極とを備えた構造体。
JP7136917A 1994-06-02 1995-06-02 半導体構造体 Pending JPH08167701A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/252,727 US5909043A (en) 1994-06-02 1994-06-02 Sacrificial oxygen sources to prevent reduction of oxygen containing materials
US252727 1994-06-02

Publications (1)

Publication Number Publication Date
JPH08167701A true JPH08167701A (ja) 1996-06-25

Family

ID=22957277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7136917A Pending JPH08167701A (ja) 1994-06-02 1995-06-02 半導体構造体

Country Status (2)

Country Link
US (1) US5909043A (ja)
JP (1) JPH08167701A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294228A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 半導体メモリ素子及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
KR100308131B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자의 커패시터 제조 방법
TW479311B (en) * 2000-05-26 2002-03-11 Ibm Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
US6563161B2 (en) * 2001-03-22 2003-05-13 Winbond Electronics Corporation Memory-storage node and the method of fabricating the same
US6838122B2 (en) 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US7011978B2 (en) 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US6703277B1 (en) 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
CN103959463B (zh) * 2011-10-01 2017-03-15 英特尔公司 片上电容器及其组装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274468A (en) * 1954-10-07 1966-09-20 Aerovox Corp Electric capacitor and method for producing the same
US3798516A (en) * 1973-01-17 1974-03-19 Du Pont Ceramic capacitors with noble electrodes alloy
US4528546A (en) * 1983-05-02 1985-07-09 National Semiconductor Corporation High power thick film
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
US5003428A (en) * 1989-07-17 1991-03-26 National Semiconductor Corporation Electrodes for ceramic oxide capacitors
US5053917A (en) * 1989-08-30 1991-10-01 Nec Corporation Thin film capacitor and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294228A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 半導体メモリ素子及びその製造方法

Also Published As

Publication number Publication date
US5909043A (en) 1999-06-01

Similar Documents

Publication Publication Date Title
EP1368822B1 (en) Rhodium-rich oxygen barriers
KR100371891B1 (ko) 마이크로 일렉트로닉 구조물 및 이의 형성 방법
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US6830983B2 (en) Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
US6017791A (en) Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer
US20030062558A1 (en) Memory cell capacitor structure and method of formation
KR100269310B1 (ko) 도전성확산장벽층을사용하는반도체장치제조방법
US5909043A (en) Sacrificial oxygen sources to prevent reduction of oxygen containing materials
JPH08116032A (ja) マイクロ電子構造体とその製造法
US5742472A (en) Stacked capacitors for integrated circuit devices and related methods
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR0144932B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
EP1417701B1 (en) Methods of forming capacitor electrodes and capacitor constructions
JP2003163333A (ja) キャパシタの製造方法
US6762476B2 (en) Dielectric element including oxide dielectric film and method of manufacturing the same
US6436786B1 (en) Method for fabricating a semiconductor device
KR100474589B1 (ko) 캐패시터제조방법
KR100614576B1 (ko) 캐패시터 제조 방법
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
KR100400290B1 (ko) 반도체 소자의 캐패시터 제조방법
KR19990042449A (ko) 반도체 소자의 캐패시터 제조방법
KR20010063716A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990012240A (ko) 백금족 금속 전극을 구비하는 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802