JPH0653408A - Ｍｏｍ容量素子 - Google Patents
Ｍｏｍ容量素子Info
- Publication number
- JPH0653408A JPH0653408A JP22781791A JP22781791A JPH0653408A JP H0653408 A JPH0653408 A JP H0653408A JP 22781791 A JP22781791 A JP 22781791A JP 22781791 A JP22781791 A JP 22781791A JP H0653408 A JPH0653408 A JP H0653408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- single crystal
- dielectric
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】単結晶Ａｌ２の電極に極薄の非晶質膜を拡散バ
リア層３として被覆し、その上に誘電体１と上側電極
２′を形成する。 【効果】単結晶金属を用いるため電極表面の平滑性が向
上し、薄い誘電体を用いた容量素子の漏れ電流が小さく
なり、誘電体の膜厚を薄くするので、単位面積当たりの
容量を大きくすることができて、素子の微細化も可能と
なる。
リア層３として被覆し、その上に誘電体１と上側電極
２′を形成する。 【効果】単結晶金属を用いるため電極表面の平滑性が向
上し、薄い誘電体を用いた容量素子の漏れ電流が小さく
なり、誘電体の膜厚を薄くするので、単位面積当たりの
容量を大きくすることができて、素子の微細化も可能と
なる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に用いるＭＯ
Ｍ(Metal Oxide Metal）容量素子に関する。
Ｍ(Metal Oxide Metal）容量素子に関する。
【０００２】
【従来の技術】半導体装置の容量素子に用いる強誘電体
材料として、高融点金属の酸化物であるＴａ2Ｏ5，Ｎｂ
2Ｏ5，ＨｆＯ2 等が知られている。誘電体にＴａ2Ｏ5を
用いたＭＯＭ容量素子についての従来例を図２に示す。
材料として、高融点金属の酸化物であるＴａ2Ｏ5，Ｎｂ
2Ｏ5，ＨｆＯ2 等が知られている。誘電体にＴａ2Ｏ5を
用いたＭＯＭ容量素子についての従来例を図２に示す。
【０００３】図２(ａ)は下側電極７に多結晶Ｓｉ，上側
電極３にＷ，Ｍｏ，Ｔａ等の耐熱性金属を用いた場合で
あり、Ｔａ2Ｏ5膜中へＳｉ原子が拡散することを防止す
るため、多結晶ＳｉとＴａ2Ｏ5膜との間にはＳｉＯ2 や
Ｓｉ3Ｎ4等からなる絶縁膜６を挾む。
電極３にＷ，Ｍｏ，Ｔａ等の耐熱性金属を用いた場合で
あり、Ｔａ2Ｏ5膜中へＳｉ原子が拡散することを防止す
るため、多結晶ＳｉとＴａ2Ｏ5膜との間にはＳｉＯ2 や
Ｓｉ3Ｎ4等からなる絶縁膜６を挾む。
【０００４】従って、誘電体はＴａ2Ｏ5膜の両側を絶縁
膜で挾んだサンドイッチ構造にして用いている。
膜で挾んだサンドイッチ構造にして用いている。
【０００５】図２(ｂ)は下側電極７に半導体装置のゲー
ト電極に使われているＷＳｉ2 やＷ等の高融点金属を利
用し、上側電極２に半導体装置の配線金属を利用した場
合である。下側電極７がＴａの場合は、Ｔａ電極とＴａ
2Ｏ5膜を連続して形成できる。
ト電極に使われているＷＳｉ2 やＷ等の高融点金属を利
用し、上側電極２に半導体装置の配線金属を利用した場
合である。下側電極７がＴａの場合は、Ｔａ電極とＴａ
2Ｏ5膜を連続して形成できる。
【０００６】配線金属２がＡｌ系の場合は、Ｔａイオン
が配線金属中に拡散するのを防ぐため、又、Ａｌで発生
したヒロックがＴａ2Ｏ5膜を突き破ることを防ぐため、
配線金属２の下にＴiＮやＴiＷ等のバリアメタル３′を
設ける。バリアメタル３′の代わりに絶縁膜のＡｌ2Ｏ3
膜を用いることも可能である。誘電体は絶縁膜で挾んで
サンドイッチ構造にすることも可能であるが、Ｔａ2Ｏ5
膜の厚さを１００ｎｍ程度に厚くすることで漏れ電流を
低減し、単層として用いることも可能である。図２(ｃ)
は両側の電極にＣu系やＡu系の貴金属配線を用いた場合
である。
が配線金属中に拡散するのを防ぐため、又、Ａｌで発生
したヒロックがＴａ2Ｏ5膜を突き破ることを防ぐため、
配線金属２の下にＴiＮやＴiＷ等のバリアメタル３′を
設ける。バリアメタル３′の代わりに絶縁膜のＡｌ2Ｏ3
膜を用いることも可能である。誘電体は絶縁膜で挾んで
サンドイッチ構造にすることも可能であるが、Ｔａ2Ｏ5
膜の厚さを１００ｎｍ程度に厚くすることで漏れ電流を
低減し、単層として用いることも可能である。図２(ｃ)
は両側の電極にＣu系やＡu系の貴金属配線を用いた場合
である。
【０００７】層間絶縁膜と配線金属との密着性を改善す
るため、そして、ＣｕやＡｕがＴａ2Ｏ5膜中に拡散する
のを防ぐため、配線金属９は両側をＴｉ，Ｍｏ等の高融
点金属３で被覆する。ＣｒやＮｉ等の遷移金属で被覆す
ることも可能である。
るため、そして、ＣｕやＡｕがＴａ2Ｏ5膜中に拡散する
のを防ぐため、配線金属９は両側をＴｉ，Ｍｏ等の高融
点金属３で被覆する。ＣｒやＮｉ等の遷移金属で被覆す
ることも可能である。
【０００８】
【発明が解決しようとする課題】スパッタ法等で形成す
るＴａ2Ｏ5膜は、半導体装置の製造に伴う各種の熱処理
によって結晶化し、多結晶薄膜となる。多結晶のＴａ2
Ｏ5薄膜は粒界での漏れ電流が生じ、漏れ電流が大きい
場合は容量素子として使用できなくなる。従って、漏れ
電流を抑えるには膜厚を８０〜２００ｎｍ程度に厚くす
る必要があった。
るＴａ2Ｏ5膜は、半導体装置の製造に伴う各種の熱処理
によって結晶化し、多結晶薄膜となる。多結晶のＴａ2
Ｏ5薄膜は粒界での漏れ電流が生じ、漏れ電流が大きい
場合は容量素子として使用できなくなる。従って、漏れ
電流を抑えるには膜厚を８０〜２００ｎｍ程度に厚くす
る必要があった。
【０００９】Ｔａ2Ｏ5膜の成膜条件を低温化すれば非晶
質膜が得られ、膜厚を５〜２０ｎｍ程度に薄くすれば熱
処理工程中での結晶化が抑えられて非晶質状態を保つこ
とができる。しかし、薄いＴａ2Ｏ5膜を用いる場合は、
膜厚が薄くなったことに伴う漏れ電流の増大を抑えるた
め、厚さが１０〜２０ｎｍ程度のＳｉＯ2 やＳｉ3Ｎ4膜
を重ねる必要があった。又、薄いＴａ2Ｏ5膜の漏れ電流
は電極表面の平滑性が大きく影響し、電極表面のミクロ
な凹凸によって漏れ電流が増大するが、一般に電極材料
に使用する金属の多結晶薄膜では膜表面の平滑性の改善
には限度があった。
質膜が得られ、膜厚を５〜２０ｎｍ程度に薄くすれば熱
処理工程中での結晶化が抑えられて非晶質状態を保つこ
とができる。しかし、薄いＴａ2Ｏ5膜を用いる場合は、
膜厚が薄くなったことに伴う漏れ電流の増大を抑えるた
め、厚さが１０〜２０ｎｍ程度のＳｉＯ2 やＳｉ3Ｎ4膜
を重ねる必要があった。又、薄いＴａ2Ｏ5膜の漏れ電流
は電極表面の平滑性が大きく影響し、電極表面のミクロ
な凹凸によって漏れ電流が増大するが、一般に電極材料
に使用する金属の多結晶薄膜では膜表面の平滑性の改善
には限度があった。
【００１０】従って、薄いＴａ2Ｏ5膜を用いる場合は、
両側の電極界面に絶縁膜を設けてサンドイッチ構造とす
る必要があり、製造工程数が増加した。
両側の電極界面に絶縁膜を設けてサンドイッチ構造とす
る必要があり、製造工程数が増加した。
【００１１】
【課題を解決するための手段】本発明は、上述の問題点
に鑑み、電極表面のミクロな凹凸をなくすため単結晶の
金属薄膜を容量素子の電極に用いる。単結晶金属薄膜の
形成方法には、ＧＴＣ−ＣＶＤ(Gas Temperature Contr
olled Chemical Vapor Deposition)法や超高真空バイア
ススパッタ法等を用いるが、一般に、ＡｌやＡｕ等の単
結晶を形成し易い金属はＴａ2Ｏ5と相互拡散をする問題
がある。そこで、電極が高融点金属の単結晶である場合
には電極上にＴａ2Ｏ5膜を直接被着するが、電極がＡｌ
やＡｕ系の場合には電極表面に拡散バリア層を設ける。
に鑑み、電極表面のミクロな凹凸をなくすため単結晶の
金属薄膜を容量素子の電極に用いる。単結晶金属薄膜の
形成方法には、ＧＴＣ−ＣＶＤ(Gas Temperature Contr
olled Chemical Vapor Deposition)法や超高真空バイア
ススパッタ法等を用いるが、一般に、ＡｌやＡｕ等の単
結晶を形成し易い金属はＴａ2Ｏ5と相互拡散をする問題
がある。そこで、電極が高融点金属の単結晶である場合
には電極上にＴａ2Ｏ5膜を直接被着するが、電極がＡｌ
やＡｕ系の場合には電極表面に拡散バリア層を設ける。
【００１２】拡散バリア層が厚ければ電極表面の平滑性
を損ない、薄ければバリア効果が小さくなるので、拡散
バリア層にはバリア効果の高い非晶質膜を用い、膜厚は
１〜３０ｎｍ程度に薄くする。
を損ない、薄ければバリア効果が小さくなるので、拡散
バリア層にはバリア効果の高い非晶質膜を用い、膜厚は
１〜３０ｎｍ程度に薄くする。
【００１３】電極に多結晶の金属膜を用いる場合は、ス
パッタ蒸着の際に試料側に高周波電圧を印加するバイア
ススパッタ法で平滑性を向上させた膜や、被着後の膜表
面をレーザ加熱によって溶融して平滑性を向上させた膜
を用いるものである。
パッタ蒸着の際に試料側に高周波電圧を印加するバイア
ススパッタ法で平滑性を向上させた膜や、被着後の膜表
面をレーザ加熱によって溶融して平滑性を向上させた膜
を用いるものである。
【００１４】
【作用】本発明では容量素子の電極に表面が平滑な金属
を用いることで、誘電体に薄いＴａ2Ｏ5膜を用いた場合
の漏れ電流を二桁以上低減することができる。
を用いることで、誘電体に薄いＴａ2Ｏ5膜を用いた場合
の漏れ電流を二桁以上低減することができる。
【００１５】漏れ電流を低減することで、厚さが５〜２
０ｎｍの単層のＴａ2Ｏ5膜でも誘電体として使用可能と
なり、単位面積での容量を大きくすることができる。
０ｎｍの単層のＴａ2Ｏ5膜でも誘電体として使用可能と
なり、単位面積での容量を大きくすることができる。
【００１６】
【実施例】〈実施例１〉本発明の実施例を図１に示す。
ＭＯＭ容量素子の誘電体１にはＴａ2Ｏ5を用いるがＮｂ
2Ｏ5、或いは、ＨｆＯ2 を用いることも可能である。
ＭＯＭ容量素子の誘電体１にはＴａ2Ｏ5を用いるがＮｂ
2Ｏ5、或いは、ＨｆＯ2 を用いることも可能である。
【００１７】下側電極２には単結晶のＡｌを用いる。Ａ
ｌとＴａの相互拡散を抑えるため、Ａｌ電極２の上に非
晶質のＭｏ薄膜３を被覆する。Ｍｏ膜３の厚さが薄い場
合は拡散バリアとしての効果が小さいが、厚すぎる場合
は電極２の平滑性を損なう。Ｍｏ膜３の厚さは層間絶縁
膜４の形成温度にも依存し、温度が高い程、容易に結晶
化してミクロな凹凸を形成する。上側電極２′には単結
晶のＡｌ膜、或いは多結晶のＡｌ薄膜を用いる。又、多
結晶のＡｌ−Ｓｉ合金やＡｌ−Ｓｉ−Ｃｕ合金を用いる
ことも可能である。
ｌとＴａの相互拡散を抑えるため、Ａｌ電極２の上に非
晶質のＭｏ薄膜３を被覆する。Ｍｏ膜３の厚さが薄い場
合は拡散バリアとしての効果が小さいが、厚すぎる場合
は電極２の平滑性を損なう。Ｍｏ膜３の厚さは層間絶縁
膜４の形成温度にも依存し、温度が高い程、容易に結晶
化してミクロな凹凸を形成する。上側電極２′には単結
晶のＡｌ膜、或いは多結晶のＡｌ薄膜を用いる。又、多
結晶のＡｌ−Ｓｉ合金やＡｌ−Ｓｉ−Ｃｕ合金を用いる
ことも可能である。
【００１８】Ｔａ2Ｏ5膜１と上側電極２′との相互拡散
を抑えるため、ＴｉＮ膜８をバリアメタルとして設け
る。本発明の製造工程を図３に示す。
を抑えるため、ＴｉＮ膜８をバリアメタルとして設け
る。本発明の製造工程を図３に示す。
【００１９】(ａ) 半導体装置に単結晶のＡｌ薄膜２を
ＧＴＣ−ＣＶＤ法で形成し、Ｍｏ膜３をスパッタ蒸着法
で１０ｎｍ被覆する。パターンを形成後、ＲＩＥ(React
iveIon Etching)で加工して容量素子の下側電極を形成
する。
ＧＴＣ−ＣＶＤ法で形成し、Ｍｏ膜３をスパッタ蒸着法
で１０ｎｍ被覆する。パターンを形成後、ＲＩＥ(React
iveIon Etching)で加工して容量素子の下側電極を形成
する。
【００２０】(ｂ) 層間絶縁膜(ＳｉＯ2，硅化ガラス
等）４を被着後、パターンを形成し、加工する。
等）４を被着後、パターンを形成し、加工する。
【００２１】(ｃ) Ｔａ2Ｏ5膜１をスパッタ蒸着で１８
ｎｍ被着する。ターゲットはＴａを用い、ＡｒとＯ2 の
混合ガス(Ａｒ：Ｏ2 ＝５：３）で反応性スパッタを行
う。 (ｄ) Ｔａ2Ｏ5膜１をＣＤＥ(Chemical Dry Etchig）で
加工後、スパッタ蒸着法でＴｉＮ膜８を１００ｎｍ，Ａ
ｌ−Ｃｕ合金膜２′を９００ｎｍ被着し、RIEで加工し
て上側電極を形成する。ＴｉＮ膜はＴｉターゲットをＡ
ｒとＮ2 の混合ガス(Ａｒ：Ｎ2＝２：１）で反応性スパ
ッタを行わせて形成する。Ａｌ−Ｃｕ合金膜２′をスパ
ッタ蒸着する際は、半導体装置の接続孔の段差被覆性を
改善するために試料側にＤＣ（直流）、或いはＲＦ（交
流）の電圧を印加することも可能である。
ｎｍ被着する。ターゲットはＴａを用い、ＡｒとＯ2 の
混合ガス(Ａｒ：Ｏ2 ＝５：３）で反応性スパッタを行
う。 (ｄ) Ｔａ2Ｏ5膜１をＣＤＥ(Chemical Dry Etchig）で
加工後、スパッタ蒸着法でＴｉＮ膜８を１００ｎｍ，Ａ
ｌ−Ｃｕ合金膜２′を９００ｎｍ被着し、RIEで加工し
て上側電極を形成する。ＴｉＮ膜はＴｉターゲットをＡ
ｒとＮ2 の混合ガス(Ａｒ：Ｎ2＝２：１）で反応性スパ
ッタを行わせて形成する。Ａｌ−Ｃｕ合金膜２′をスパ
ッタ蒸着する際は、半導体装置の接続孔の段差被覆性を
改善するために試料側にＤＣ（直流）、或いはＲＦ（交
流）の電圧を印加することも可能である。
【００２２】本実施例では非晶質薄膜３にＭｏを用いた
が、Ｔｉ，Ｗ等の他の高融点金属，ＷＳｉ2 ，ＷＮ等の
高融点金属硅化物または高融点金属窒化物を用いること
も可能である。又、ＮｉやＣｒ等の遷移金属を用いるこ
ともできる。バリアメタル８にはＴｉＮを用いたが、Ｔ
ｉＷやＴｉＳｉ2 等を用いることも可能である。
が、Ｔｉ，Ｗ等の他の高融点金属，ＷＳｉ2 ，ＷＮ等の
高融点金属硅化物または高融点金属窒化物を用いること
も可能である。又、ＮｉやＣｒ等の遷移金属を用いるこ
ともできる。バリアメタル８にはＴｉＮを用いたが、Ｔ
ｉＷやＴｉＳｉ2 等を用いることも可能である。
【００２３】〈実施例２〉誘電体の漏れ電流を更に低減
するため、Ｔａ2Ｏ5膜１の上にＳｉＯ2やＳi3Ｎ4等の絶
縁膜６を設けることもでき、この場合の一実施例を図４
に示す。
するため、Ｔａ2Ｏ5膜１の上にＳｉＯ2やＳi3Ｎ4等の絶
縁膜６を設けることもでき、この場合の一実施例を図４
に示す。
【００２４】１６ｎｍのＴａ2Ｏ5膜１と４ｎｍのＳｉＯ
2 膜６を重ねて二層膜とした場合、ＳｉＯ2 の比誘電率
はＴａ2Ｏ5の１／６なので、膜厚２０ｎｍのＴａ2Ｏ5単
層膜と比較して単位面積当りの容量は半分になる。しか
し、漏れ電流は一桁以上低減し、歩留まりは大きく向上
する。ＳｉＯ2 膜６はＡｌとＴａの拡散防止膜としても
作用するので、図１で設けたバリアメタル８は本実施例
では不要となる。
2 膜６を重ねて二層膜とした場合、ＳｉＯ2 の比誘電率
はＴａ2Ｏ5の１／６なので、膜厚２０ｎｍのＴａ2Ｏ5単
層膜と比較して単位面積当りの容量は半分になる。しか
し、漏れ電流は一桁以上低減し、歩留まりは大きく向上
する。ＳｉＯ2 膜６はＡｌとＴａの拡散防止膜としても
作用するので、図１で設けたバリアメタル８は本実施例
では不要となる。
【００２５】本実施例の発明を従来のサンドイッチ構造
の場合と比較すると、下側の絶縁膜が不要となるので製
造工程を一工程減らすことができる。絶縁膜６は複数の
絶縁層によって構成することも可能であり、例えば、Ｓ
ｉＯ2 膜とＳｉ3Ｎ4膜を重ねて誘電体を三層膜（ＳｉＯ
2／Ｓｉ3Ｎ4／Ｔａ2Ｏ5）としてもよい。
の場合と比較すると、下側の絶縁膜が不要となるので製
造工程を一工程減らすことができる。絶縁膜６は複数の
絶縁層によって構成することも可能であり、例えば、Ｓ
ｉＯ2 膜とＳｉ3Ｎ4膜を重ねて誘電体を三層膜（ＳｉＯ
2／Ｓｉ3Ｎ4／Ｔａ2Ｏ5）としてもよい。
【００２６】〈実施例３〉実施例１では下側電極に単結
晶のＡｌを用いたが、ＷやＭｏ等の高融点金属、或い
は、ＡｕやＣu等の貴金属の単結晶を用いることも可能
である。電極に高融点金属を用いる場合は、非晶質膜３
やバリアメタル８は不要であり、この場合の一実施例を
図５に示す。上側電極は下側電極と異なる材料を用いる
ことも可能であり、図５では上側電極２′にＡｌ系の配
線金属を用いた場合について示す。
晶のＡｌを用いたが、ＷやＭｏ等の高融点金属、或い
は、ＡｕやＣu等の貴金属の単結晶を用いることも可能
である。電極に高融点金属を用いる場合は、非晶質膜３
やバリアメタル８は不要であり、この場合の一実施例を
図５に示す。上側電極は下側電極と異なる材料を用いる
ことも可能であり、図５では上側電極２′にＡｌ系の配
線金属を用いた場合について示す。
【００２７】〈実施例４〉実施例１では下側電極に単結
晶のＡｌ薄膜を用いたが、多結晶のＡｌ系薄膜を用いる
ことも可能である。本実施例の場合は多結晶薄膜のミク
ロな凹凸を無くするため、試料側に高周波電圧を印加す
るバイアススパッタ法で形成する。配線金属の被着に用
いる通常のバイアススパッタ法では接続孔のステップカ
バレッジ（段差被覆性）を目安にしてバイアス条件を設
定していたが、本発明の場合は表面の平滑性を目安にし
てバイアス条件を設定する。
晶のＡｌ薄膜を用いたが、多結晶のＡｌ系薄膜を用いる
ことも可能である。本実施例の場合は多結晶薄膜のミク
ロな凹凸を無くするため、試料側に高周波電圧を印加す
るバイアススパッタ法で形成する。配線金属の被着に用
いる通常のバイアススパッタ法では接続孔のステップカ
バレッジ（段差被覆性）を目安にしてバイアス条件を設
定していたが、本発明の場合は表面の平滑性を目安にし
てバイアス条件を設定する。
【００２８】多結晶薄膜の凹凸をなくす他の方法とし
て、蒸着した多結晶膜の表面をレーザ加熱によって溶融
する方法もあり、本手法を用いて容量素子の下側電極を
形成することも可能である。
て、蒸着した多結晶膜の表面をレーザ加熱によって溶融
する方法もあり、本手法を用いて容量素子の下側電極を
形成することも可能である。
【００２９】〈実施例５〉図１では非晶質膜３は下側電
極２に重ねて被着していたが、非晶質膜３は層間絶縁膜
４の形成後に被着することも可能であり、この場合の一
実施例を図６に示す。単結晶Ａｌで下側電極を形成後、
層間絶縁膜４を被着して加工し、スパッタ蒸着法によっ
て薄いＭｏ膜３，Ｔａ2Ｏ5膜１を被着する。Ｓｉ3Ｎ4膜
６をプラズマＣＶＤ法で被着した後、非晶質膜３，Ｔａ
2Ｏ5膜１，Ｓｉ3Ｎ4膜６をまとめて加工し、上側電極
２′として単結晶のＡｌ膜を被着する。電極２′を加工
して本実施例の容量素子は完成する。電極２，２′は高
融点金属の単結晶を用いることも可能である。
極２に重ねて被着していたが、非晶質膜３は層間絶縁膜
４の形成後に被着することも可能であり、この場合の一
実施例を図６に示す。単結晶Ａｌで下側電極を形成後、
層間絶縁膜４を被着して加工し、スパッタ蒸着法によっ
て薄いＭｏ膜３，Ｔａ2Ｏ5膜１を被着する。Ｓｉ3Ｎ4膜
６をプラズマＣＶＤ法で被着した後、非晶質膜３，Ｔａ
2Ｏ5膜１，Ｓｉ3Ｎ4膜６をまとめて加工し、上側電極
２′として単結晶のＡｌ膜を被着する。電極２′を加工
して本実施例の容量素子は完成する。電極２，２′は高
融点金属の単結晶を用いることも可能である。
【００３０】又、非晶質膜３は選択成長法で形成するこ
とも可能であり、この場合の一実施例を図７に示す。容
量形成領域の層間絶縁膜４を除去した後、Ｗ(タングス
テン)の選択ＣＶＤ法で薄いＷ膜３を形成し、この上に
Ｔａ2Ｏ5膜１をＣＶＤ法で形成する。Ｓｉ3Ｎ4膜６を被
着した後、誘電体３，１，６を加工し、上側電極２′を
形成して本発明の容量素子は完成する。
とも可能であり、この場合の一実施例を図７に示す。容
量形成領域の層間絶縁膜４を除去した後、Ｗ(タングス
テン)の選択ＣＶＤ法で薄いＷ膜３を形成し、この上に
Ｔａ2Ｏ5膜１をＣＶＤ法で形成する。Ｓｉ3Ｎ4膜６を被
着した後、誘電体３，１，６を加工し、上側電極２′を
形成して本発明の容量素子は完成する。
【００３１】
【発明の効果】本発明によれば、誘電体に薄いＴａ2Ｏ5
膜を用いた場合でも漏れ電流を小さくすることができ
る。しかも、薄いＴａ2Ｏ5膜を単層で用いることができ
るので、単位面積当たりの容量を大きくでき、必要な容
量を得るための電極面積を小さくすることが可能とな
る。単結晶金属は内部応力が小さく、ヒロックを発生し
にくい。Ｔａ2Ｏ5膜の上に絶縁膜を設けて二層膜とする
場合、従来のサンドイッチ構造と比較して一層少ないの
で、製造工程を一工程減らすことが可能になる。
膜を用いた場合でも漏れ電流を小さくすることができ
る。しかも、薄いＴａ2Ｏ5膜を単層で用いることができ
るので、単位面積当たりの容量を大きくでき、必要な容
量を得るための電極面積を小さくすることが可能とな
る。単結晶金属は内部応力が小さく、ヒロックを発生し
にくい。Ｔａ2Ｏ5膜の上に絶縁膜を設けて二層膜とする
場合、従来のサンドイッチ構造と比較して一層少ないの
で、製造工程を一工程減らすことが可能になる。
【図１】本発明の容量素子の一実施例の断面図。
【図２】誘電体にＴａ2Ｏ5膜を用いた従来構造の断面
図。
図。
【図３】図１の容量素子の製造工程を示した説明図。
【図４】Ｔａ2Ｏ5膜の上にＳｉＯ2 膜を重ねた場合の断
面図。
面図。
【図５】電極に単結晶の高融点金属を用いた場合の断面
図。
図。
【図６】図１と異なる製造工程を用いた場合の断面図。
【図７】非晶質膜を選択成長法で形成した場合の断面
図。
図。
１…高融点金属酸化物（Ｔａ2Ｏ5）、２…単結晶Ａｌ、
２′…Ａｌ又はＡｌ合金、３…高融点金属、４…層間絶
縁膜、８…バリアメタル。
２′…Ａｌ又はＡｌ合金、３…高融点金属、４…層間絶
縁膜、８…バリアメタル。
フロントページの続き (72)発明者 松原 宏和 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (6)
- 【請求項１】下側電極と誘電体と上側電極からなる容量
素子において、前記下側電極は単結晶のＡｌ或いは単結
晶の貴金属からなる第一の金属層に、遷移金属，高融点
金属，高融点金属硅化物，高融点金属窒化物のいずれか
一種からなる第二の金属層を厚さ１〜３０ｎｍの範囲で
重ねた複数層の重ね膜からなり、誘電体は厚さが５〜３
０ｎｍの高融点金属酸化物からなることを特徴とするＭ
ＯＭ容量素子。 - 【請求項２】請求項１において、前記第一の金属層はバ
イアススパッタ法で形成した多結晶のＡｌ又はＡｌ合金
であるＭＯＭ容量素子。 - 【請求項３】請求項１において、前記第一の金属層はレ
ーザ加熱で溶融し、再結晶化させたＡｌ又はＡｌ合金で
あるＭＯＭ容量素子。 - 【請求項４】請求項１において、前記第一の金属層が高
融点金属の単結晶であり、又、前記第二の金属層を用い
ないＭＯＭ容量素子。 - 【請求項５】請求項１，２，３または４において、前記
誘電体は高融点金属酸化物上に絶縁膜を重ねた二層膜、
或いは高融点金属酸化物上に複数の絶縁膜を重ねた多層
膜であるＭＯＭ容量素子。 - 【請求項６】請求項１，２，３または５において、前記
第二の金属層を選択成長法によって形成するＭＯＭ容量
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22781791A JPH0653408A (ja) | 1991-09-09 | 1991-09-09 | Ｍｏｍ容量素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22781791A JPH0653408A (ja) | 1991-09-09 | 1991-09-09 | Ｍｏｍ容量素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653408A true JPH0653408A (ja) | 1994-02-25 |
Family
ID=16866845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22781791A Withdrawn JPH0653408A (ja) | 1991-09-09 | 1991-09-09 | Ｍｏｍ容量素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653408A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3740395A1 (de) * | 1986-12-09 | 1988-06-16 | Honda Motor Co Ltd | Rueckwaertiges aufhaengungssystem fuer kraftfahrzeuge |
| DE3831546A1 (de) * | 1987-09-19 | 1989-04-06 | Mazda Motor | Fahrzeugaufhaengung |
| US4881752A (en) * | 1987-08-03 | 1989-11-21 | Honda Giken Kogyo Kabushiki Kaisha | Independent rear wheel suspension system |
| EP1216858A2 (en) | 2000-12-19 | 2002-06-26 | Mazda Motor Corporation | Motor vehicle suspension system |
| US8212299B2 (en) | 2001-06-13 | 2012-07-03 | Renesas Electronics Corporation | Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure |
| JP2017195322A (ja) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
| KR20190113484A (ko) * | 2018-03-27 | 2019-10-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 재배선층 금속성 구조물 및 방법 |
| US10607779B2 (en) | 2016-04-22 | 2020-03-31 | Rohm Co., Ltd. | Chip capacitor having capacitor region directly below external electrode |
| US10854635B2 (en) | 2017-12-28 | 2020-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor circuit with metal structure having different pitches |
-
1991
- 1991-09-09 JP JP22781791A patent/JPH0653408A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3740395A1 (de) * | 1986-12-09 | 1988-06-16 | Honda Motor Co Ltd | Rueckwaertiges aufhaengungssystem fuer kraftfahrzeuge |
| US4840396A (en) * | 1986-12-09 | 1989-06-20 | Honda Giken Kogyo Kabushiki Kaisha | Rear suspension system for automobiles |
| US4881752A (en) * | 1987-08-03 | 1989-11-21 | Honda Giken Kogyo Kabushiki Kaisha | Independent rear wheel suspension system |
| DE3831546A1 (de) * | 1987-09-19 | 1989-04-06 | Mazda Motor | Fahrzeugaufhaengung |
| EP1216858A2 (en) | 2000-12-19 | 2002-06-26 | Mazda Motor Corporation | Motor vehicle suspension system |
| US8212299B2 (en) | 2001-06-13 | 2012-07-03 | Renesas Electronics Corporation | Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure |
| JP2017195322A (ja) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
| US10607779B2 (en) | 2016-04-22 | 2020-03-31 | Rohm Co., Ltd. | Chip capacitor having capacitor region directly below external electrode |
| US10854635B2 (en) | 2017-12-28 | 2020-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor circuit with metal structure having different pitches |
| US11282859B2 (en) | 2017-12-28 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor circuit with metal structure and manufacturing method |
| US11721701B2 (en) | 2017-12-28 | 2023-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor circuit with metal structure and manufacturing method |
| KR20190113484A (ko) * | 2018-03-27 | 2019-10-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 재배선층 금속성 구조물 및 방법 |
| US10658315B2 (en) | 2018-03-27 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Redistribution layer metallic structure and method |
| US10916517B2 (en) | 2018-03-27 | 2021-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Redistribution layer metallic structure and method |
| US11502050B2 (en) | 2018-03-27 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Redistribution layer metallic structure and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03119727A (ja) | 半導体装置及びその製造方法 | |
| JPH0587173B2 (ja) | ||
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH0653408A (ja) | Ｍｏｍ容量素子 | |
| JPH04188770A (ja) | 薄膜トランジスタ | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| JPH10144865A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPS584975A (ja) | 半導体装置の製造方法 | |
| JP2001223180A (ja) | 半導体装置およびその製造方法 | |
| JPH0964050A (ja) | 半導体素子およびその製造方法 | |
| JP2000196092A (ja) | 積層金属配線及び薄膜トランジスタ基板、並びにそれらの製造方法 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JPH10335334A (ja) | 半導体装置及びその製造方法、並びに液晶装置 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2827661B2 (ja) | 容量素子及びその製造方法 | |
| JP2000147550A (ja) | アクティブマトリクス基板 | |
| JPH0736056A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3096461B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6260240A (ja) | 多層配線 | |
| JPH04130776A (ja) | 薄膜トランジスタ | |
| JPH05343401A (ja) | 半導体装置 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |