JPH10335334A - 半導体装置及びその製造方法、並びに液晶装置 - Google Patents

半導体装置及びその製造方法、並びに液晶装置

Info

Publication number
JPH10335334A
JPH10335334A JP8231698A JP8231698A JPH10335334A JP H10335334 A JPH10335334 A JP H10335334A JP 8231698 A JP8231698 A JP 8231698A JP 8231698 A JP8231698 A JP 8231698A JP H10335334 A JPH10335334 A JP H10335334A
Authority
JP
Japan
Prior art keywords
semiconductor device
gate electrode
tantalum
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8231698A
Other languages
English (en)
Inventor
Kiyobumi Kitawada
清文 北和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8231698A priority Critical patent/JPH10335334A/ja
Publication of JPH10335334A publication Critical patent/JPH10335334A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 欠陥が少なく信頼性の高い半導体装置を提供
する。 【解決手段】 本発明は基板上に形成される半導体装置
に関わり、絶縁膜直上に金属配線を形成する場合、剥
離、断線等の問題点を金属に不純物として窒素を含有さ
せることによって解決し、信頼性の高い半導体装置を形
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に形成され
る半導体装置に関する。
【0002】
【従来の技術】従来技術によるの半導体装置の一部の断
面図を図1に示す。基板101上に積層構造を持つ電
極、或は配線103、及び104が絶縁膜102の直上
に形成されている。絶縁膜102はここでは二酸化珪素
である。また104は少なくとも窒素を不純物として含
むタンタルからなり、その下層の103は酸化タンタル
である。これら全体を二酸化珪素等の絶縁膜105で覆
ってある。先出の積層構造を持つ電極、或は配線の内の
104の主成分はタンタルであり、通常のスパッタ等に
よる形成技術では、所謂β相と呼ばれる相となる。この
場合、内部応力は圧縮方向であり非常に大きい値を示す
と共に、絶縁膜との密着性は悪い。そのため絶縁膜上に
タンタルを主成分とする金属配線を形成しようとした場
合、パターニング前にタンタルを主成分とする金属膜が
剥離してしまう事、或は金属膜の状態では剥離してこな
くてもパターニング後に剥離してしまう。この問題を解
決するにあたり、図1に示すように密着層として酸化タ
ンタル層103を設ける。このようにすると、パターニ
ング前の金属薄膜の状態で剥離してくる事もなければ、
もちろんのことパターニング後に剥離してくる事も無く
なる。更に熱工程を経ても剥離することもないのであ
る。
【0003】しかしながら酸化タンタル103を配線1
04の下層に設けた場合、以下に述べるような問題を抱
える事になる。絶縁基板上に形成された薄膜トランジス
タを例に挙げ問題点を説明する。図2にその素子部の断
面図を示す。この図では、ゲート電極は密着層である酸
化タンタル207とタンタルを主成分とする金属208
から構成されている。タンタルという金属の物性、特に
耐薬品、耐熱、不純物打ち込みにおけるマスク性から、
ゲート電極としてある。この場合、実質上ゲート電極と
して機能するのはタンタルを主成分とする金属204で
ある。この図を見ても分かる通り、ゲート絶縁膜として
機能するのは、酸化タンタル層207を含めた絶縁膜、
そしてここでは二酸化珪素206である。このため完成
した薄膜トランジスタの電気特性を左右するのはこのゲ
ート絶縁膜として機能する二酸化珪素206と酸化タン
タル207に他ならない。ここで二酸化珪素膜はプラズ
マCVD法等の手法がある。これらの手法によって非晶
質シリコン、或は多結晶シリコンの能動層203、20
4、205上に絶縁膜206を形成する。ところで実際
の製品に於いて、成膜された二酸化シリコンの膜厚、及
び膜質を確認する場合には非接触、非破壊で確認しなけ
ればならない。この時有効な方法としては分光エリプソ
メトリーがある。非晶質シリコン、或は多結晶シリコン
上の二酸化珪素の場合、屈折率が二酸化珪素の方が小さ
いため測定が容易であり、従って正確な測定値を求める
ことが可能である。ところが、この二酸化珪素206上
に形成される酸化タンタル層207の膜厚、及び膜質
は、同様の分光エリプソメトリーで測定することは難し
い。なぜなら酸化タンタルの屈折率が二酸化シリコンよ
り大きい事、また膜厚を決定するのに効果的な赤外光は
充分下層まで届くが、膜質を決定するのに効果的な紫外
光は吸収が大きく情報量として僅かなものになってしま
う事、などの理由がある。また酸化タンタルは半導体の
性質を持つとはいってもシート抵抗などは、測定するこ
とは難しい。これらの理由から密着層として酸化タンタ
ル層を設ける図2の様な場合、ゲート絶縁膜の膜質を一
定に維持することができるとは言い難い。
【0004】そこでこのタンタルを主成分とする金属中
に窒素を添加することが考えられた。一例として、基板
上に形成された薄膜トランジスタの素子の断面図を図3
に示す。この場合、図2で説明したのと同様に、ゲート
電極はタンタルを主成分とする金属であるが、密着層は
省略され、タンタルを主成分とする金属307だけから
なる。このときゲート電極307のタンタル以外の成分
は窒素である。タンタル薄膜を形成する際に、窒素を僅
かに添加することで、一部は所謂α相となる。これによ
ってタンタルは延性を示すようになる。この様な場合
は、図3の如く密着層を省略しても、剥離という問題か
らはかなりの部分で開放されるが、やはり大きなパター
ンに於いては剥離してくる事がある。
【0005】
【発明が解決しようとする課題】絶縁膜上に形成された
タンタルを主成分とする電極、或は配線に於いて、パタ
ーンの長さ、大きさなどに依らず、しかも酸化物の密着
層を介さずに配置する事は非常に難しい。
【0006】
【課題を解決するための手段】本発明では、これらの問
題点を鑑みて、設計、及び製造工程に依らず、信頼性の
高い配線を絶縁膜上に形成する、即ち絶縁膜上に酸化物
の密着層を介さずにタンタルを主成分とする金属からな
る電極、或は配線を配置することを可能とするものであ
る。
【0007】即ち、 本発明の半導体装置は、基板上に
形成される半導体装置に於いてゲート電極及び、少なく
ともゲート電極と同層に形成されている配線は、少なく
とも2層以上の積層構造を持つことを特徴とする。
【0008】また、積層構造を持つ該配線は、タンタル
を主成分とする金属から成ることを特徴とする。
【0009】また、本発明の半導体装置は、基板上に形
成される半導体装置に於いてゲート電極及び、少なくと
もゲート電極と同層に形成されている配線は、少なくと
も2層以上の積層構造を持ち、絶縁体の直上に形成され
てなることを特徴とする。
【0010】また該絶縁体は二酸化珪素であることを特
徴とする。
【0011】または該絶縁体は窒化珪素であることを特
徴とする。
【0012】積層構造を持つ該配線は、タンタルを主成
分とする金属から成ることを特徴とする。
【0013】本発明の半導体装置は、該配線は複数層の
積層構造からなり、前記複数層はタンタルを主成分と
し、タンタル以外の不純物量は、上層になるほど少ない
ことを特徴とする。
【0014】このような構成によれば、配線の下層はタ
ンタル以外の不純物を含めることにより、配線直下の膜
との密着性を高めることができ、さらに上層はタンタル
以外の不純物を少なくするため、配線の抵抗を下げるこ
とができる。
【0015】また、タンタルに含まれる不純物は少なく
とも窒素である事を特徴とする。このような構成によれ
ば、タンタルに窒素を含むことにより、配線直下の絶縁
膜との密着性を向上させることができる。
【0016】本発明の半導体装置の製造方法は、基板上
に、チャネル領域と、チャネル領域に対してゲート絶縁
膜を介して対向配置された第1と第2ゲート電極とを有
する半導体装置であって、前記第1ゲート電極はタンタ
ル薄膜中における窒素含有量が10 atm ppm以上であ
り、5000atm ppm以下である窒化タンタルからな
り、前記第1ゲート電極の上に第2ゲート電極が積層さ
れてなることを特徴とする。
【0017】このような構成によれば、窒素の含有量が
5000atm ppm以下であるため、第1ゲート電極が基
板から剥離したりあるいは断線を防ぐことができ、ま
た、窒素含有量が10atm pm以上であるため、強い内部
応力によるそり等の問題を防ぐことができる。
【0018】また本発明の半導体装置の製造方法は、
基板上に、チャネル領域と、チャネル領域に対してゲー
ト絶縁膜を介して対向配置された第1と第2ゲート電極
とを有する半導体装置の製造方法であって、アルゴンと
窒素とを4:1以上、8:1以下の割合で含む混合ガス
雰囲気で前記ゲート絶縁膜上に窒化タンタルからなる第
1ゲート電極を形成する工程と、前記第1ゲート電極上
にタンタルからなる第2ゲート電極を形成する工程とを
有することを特徴とする。
【0019】このような構成によれば、1ゲート電極が
窒化タンタルにより形成されているため、第1ゲート電
極の膜はがれを防ぐことができる。また、ゲート絶縁膜
と第1ゲート電極との密着性及び第1ゲート電極とその
上に形成される第2ゲート電極との密着性を良くするこ
とが可能である。
【0020】
【発明の実施の形態】以下実施の形態に基づいて本発明
を詳しく説明する。
【0021】図4は基板上に形成した薄膜トランジスタ
のゲート電極、及びゲート電極と同層に形成された配線
について本発明を適用したものの素子部分の断面図であ
る。基板401上に二酸化珪素からなる下地膜402が
2000Å程度形成されている。二酸化珪素の成膜方法
にはスパッタ法、熱CVD法、プラズマCVD法等、種
々の成膜方法があり、それぞれに特徴を持つが、目的に
合った膜質がえられる方法を選択すればよい。ここでは
TEOSと酸素を用いたプラズマCVD法により下地膜
を形成した。この直上に多結晶シリコンからなる能動層
403、404、405が形成されている。多結晶シリ
コンの形成方法は、固相成長法、レーザーアニール法等
があるが、レーザーアニール法が一般的となっている。
この実施例では、非晶質シリコンを500Å程度減圧C
VD法によって成膜した上に、150乃至400mJ/
cmの強度の照射し、多結晶シリコン膜としたものを
用いた。多結晶シリコン膜を所定のパターンにエッチン
グし、基板全体を覆うべくゲート絶縁膜となる二酸化珪
素膜406を形成する。ここでも下地膜と同様にTEO
Sと酸素を用いプラズマCVD法を適用し、500乃至
1500Åの膜厚の二酸化珪素膜を形成する。この膜厚
は求むべきトランジスタの電気特性により膜厚を決定す
れば良い。ここでは1200Åとした。この直上にゲー
ト電極407を形成する。ゲート電極は、不純物の打ち
込みに於いてマスク性があり、耐薬品性に優れ、耐熱性
の高いタンタルを主成分とする金属を用いる。少なくと
もパターン形成直後では不純物として窒素を含むタンタ
ルからなる密着層とその上層のタンタルから構成されて
いる。従来技術でも述べたように、タンタルは通常のス
パッタ法ではβ相となり、内部応力が大きく、絶縁膜と
の密着性も悪いため、絶縁膜から剥離してしまう。これ
を回避するため不純物として窒素を含むタンタルを持ち
いれは、ある程度は防ぐことができる。このときタンタ
ル中に含まれる窒素量と剥離、及びその加工性について
表したものが図5に示す表である。ここではアルゴンガ
スを用いたスパッタ法による場合のものである。アルゴ
ンガス流量は80SCCMに固定し、スパッタガス圧は
7mTorrに固定した時のものである。窒素はアルゴ
ンガス中に添加するもので、タンタルはこの混合ガス中
でスパッタされることになる。これによればタンタルは
不純物として窒素をより多く含むことで絶縁膜からの剥
離はなくなるが、加工性に劣る。そこで図5の表に示す
条件に於いて、窒素量を10乃至15SCCM添加した
雰囲気で形成したタンタル膜を密着層に適用し、その上
にタンタル膜を形成した。密着層は100乃至は100
0Åであり、その上のタンタル層は2000乃至800
0Åである。生産性とトランジスタ特性を考慮すると、
密着層は500Å程度、タンタル層は4000Å程度が
好ましい。ここでは生産性を重視し2層構造としたが、
3層、或は4層としても良い。その場合、上層となるに
従ってタンタルに含まれる窒素量は減少するように形成
する必要がある。
【0022】また、ゲート電極を2層構造とした場合、
第1ゲート電極はタンタル薄膜中における窒素含有量が
10 atm ppm以上で、5000atm ppm以下である窒化
タンタルで構成することが好ましい。第1ゲート電極中
の窒素の含有量が5000atm ppm以下であれば、第1
ゲート電極が基板から剥離したり、あるいは断線を引き
起こすといった問題を防ぐことができ、また、窒素含有
量が10atm pm以下であれば、強い内部応力によるそり
等の問題を防ぐことができる。
【0023】上記のゲート電極とともに、ゲート電極と
同層の配線を形成し、これをマスクとして不純物の打ち
込みを行い、ソース、ドレイン領域、403、405を
形成する。更に全体が配線分離のための層間絶縁膜40
8で被覆されており、ここにソース、ドレイン領域に接
続するためのコンタクトホールが開口されアルミニウム
合金等の金属により取り出し電極、或は配線、409が
形成されている。このアルミニウム合金はここでは、シ
リコンを0.5乃至3%、且つ銅を0.5乃至1%程度
含む合金からなり、膜厚は4000乃至8000Åであ
る。そして全体が保護層410である、酸化シリコンで
被覆されているものである。
【0024】ここでは基板上に形成された薄膜トランジ
スタをあげたが、素子のゲート電極、及びゲート電極と
同層に形成される配線のみに適用されるものではない。
必要があれば、ソース、或はドレインの取り出し電極、
或は配線であっても適用可能であるし、シリコン基板上
に形成される半導体装置の一部の配線にも適用可能であ
る。特に工程上大きな熱衝撃が加わる様な場合、また配
線が大きな段差を乗り越えるような場合、配線抵抗より
も耐衝撃等が必要な場合、逆にある程度の配線抵抗が必
要な場合に有効な手段である。
【0025】上記の構成を具備する半導体装置を液晶装
置に適用した場合について図を用いて説明する。
【0026】図6は、半導体装置をスイッチング素子と
して記載した液晶装置の構成のブロック図である。図6
において、液晶装置はアクティブマトリクス基板2上
に、データ線及び走査線4で区画形成された画素領域5
を有し、画素を駆動するための薄膜トランジスタ10
(以下、TFT)を介して画像信号が画素電極12に印
加される。画素電極12に対して液晶を挟んで対向基板
(図示せず)に形成された対向電極(図示せず)が配置
されて液晶容量6が構成されている。データ線4に対し
ては、シフトレジスタ71、レベルシフタ72、ビデオ
ライン73、アナログスイッチ74を備えるデータドラ
イバ部7が構成され、走査線4に対しては、シフトレジ
スタ81及びレベルシフタ82を備える走査ドライバ部
8が構成されている。なお、画素領域5には、当該TF
T10に接続された走査線に対して隣接する走査線を一
方の電極とする保持容量25が形成されることもある。
この保持容量25は走査線とは別に設けた容量線を一方
の電極として構成する場合もある。
【0027】アクティブマトリクス基板2は、アクティ
ブマトリクス部9だけが構成されたもの、あるいはデー
タドライバ部7も一緒に構成されたもの、あるいは走査
ドライバ部8が一緒に構成されたもの、あるいはデータ
ドライバ部7と走査ドライバ部8の両方とも一緒に構成
されたものがある。
【0028】図7は、上記アクティブマトリクス基板2
において、画素領域5を示す平面図であり、図8は図7
のA−A’断面図である。図7及び図8において、いず
れの画素領域5にも、TFT10が形成されており、各
TFT10は層間絶縁膜409のコンタクトホール41
2を介してデータ線3がソース領域403に接続され、
コンタクトホール413を介して画素電極12がドレイ
ン領域404に接続されている。ソース領域403とド
レイン領域404との間にチャネル領域405が形成さ
れ、チャネル領域405に対してゲート絶縁膜406を
介して第1及び第2ゲート電極407、408とからな
る積層されたゲート電極が対峙されている。第1及び第
2ゲート電極407、408は走査線4の一部として構
成されている。このようにTFTのゲート電極407、
408だけでなく走査線4も上記の窒化タンタルとタン
タルとの積層構造を有するため、走査線も膜はがれの問
題がなく、また低抵抗とすることが可能である。
【0029】
【発明の効果】本発明により次の効果がある。
【0030】(1)電極、或は配線にタンタルを適用
し、絶縁膜上に直接パターンを形成する場合、剥離する
ことがなくなる。
【0031】(2)配線の信頼性が向上し、結果的に歩
留まりも向上する。
【0032】(3)形成する密着層は酸化物でなく導電
性を持つため、ゲート電極として用いた場合には、ゲー
ト絶縁膜として機能するのではなくゲート電極として機
能するので、素子特性は安定でばらつきの少ないものと
なる。
【0033】(4)形成する密着層は酸化物ではないた
め、通常のDCスパッタ法が使用できるとともに、スパ
ッタレートは酸化物ほど低下することはなく、生産性を
損なう事がない。
【0034】(5)(4)と同様に、通常のDCスパッ
タ法が使用できるため、大型基板を使用する場合に品質
を維持管理しやすい。
【図面の簡単な説明】
【図1】従来の技術による半導体装置における配線部分
の断面図。
【図2】従来の技術による半導体装置における素子部分
の断面図。
【図3】従来の技術による半導体装置における素子部分
の断面図。
【図4】本発明による半導体装置における素子部分の断
面図
【図5】本発明による半導体装置を構成するための条件
の説明図。
【図6】本発明の半導体装置を用いた液晶装置の構成を
示す模式図。
【図7】図6の液晶装置の画素領域を示す平面図。
【図8】図7のA−A’断面図。
【符号の説明】
101、201、301、401・・・基板 102、202、302、402・・・下地膜 203、204、303、304、403、404・・
ソース・ドレイン領域 205、305、405・・・チャネル領域 206、306、406・・・ゲート絶縁膜 103、207、407・・・ゲート電極、或はゲート
電極と同層の配線の密着層 104、208、307、408・・・ゲート電極、或
はゲート電極と同層の配線 105、209、308、409・・・層間絶縁膜 210、309、410・・・ソース、ドレイン電極 411・・・保護膜

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成される半導体装置に於いて
    ゲート電極及び、少なくともゲート電極と同層に形成さ
    れている配線は、少なくとも2層以上の積層構造を持つ
    事を特徴とする半導体装置。
  2. 【請求項2】 請求項1に記載の半導体装置に於いて、
    積層構造を持つ該配線は、タンタルを主成分とする金属
    から成る事を特徴とする半導体装置。
  3. 【請求項3】 基板上に形成される半導体装置に於いて
    ゲート電極及び、少なくともゲート電極と同層に形成さ
    れている配線は、少なくとも2層以上の積層構造を持
    ち、絶縁体の直上に形成されてなる事を特徴とする半導
    体装置。
  4. 【請求項4】 請求項3に記載の半導体装置に於いて、
    該絶縁体は二酸化珪素である事を特徴とする半導体装
    置。
  5. 【請求項5】 請求項3に記載の半導体装置に於いて、
    該絶縁体は窒化珪素である事を特徴とする半導体装置。
  6. 【請求項6】 請求項3に記載の半導体装置に於いて、
    積層構造を持つ該配線は、タンタルを主成分とする金属
    から成る事を特徴とする半導体装置。
  7. 【請求項7】 請求項6に記載の半導体装置に於いて、
    該配線は複数層の積層構造からなり、前記複数層はタン
    タルを主成分とし、タンタル以外の不純物量は、上層に
    なるほど少ないことを特徴とする半導体装置。
  8. 【請求項8】 請求項7に記載の半導体装置に於いて、
    タンタルに含まれる不純物は少なくとも窒素である事を
    特徴とする半導体装置。
  9. 【請求項9】 基板上に、チャネル領域と、チャネル領
    域に対してゲート絶縁膜を介して対向配置された第1と
    第2ゲート電極とを有する半導体装置であって、前記第
    1ゲート電極は窒化タンタルからなり、タンタル薄膜中
    における窒素含有量は10 atm ppm以上、5000atm
    ppm以下からなり、前記第1ゲート電極の上に第2ゲー
    ト電極が積層されてなることを特徴とする半導体装置。
  10. 【請求項10】請求項1乃至請求項9のいずれか一項記
    載の半導体装置を有する液晶装置。
  11. 【請求項11】 基板上に、チャネル領域と、チャネル
    領域に対してゲート絶縁膜を介して対向配置された第1
    と第2ゲート電極とを有する半導体装置の製造方法であ
    って、 アルゴンと窒素とを4:1以上、8:1以下の割合で含
    む混合ガス雰囲気で前記ゲート絶縁膜上に窒化タンタル
    からなる第1ゲート電極を形成する工程と、 前記ゲート電極上にタンタルからなる第2ゲート電極を
    形成する工程とを有することを特徴とする半導体装置の
    製造方法。
JP8231698A 1997-03-31 1998-03-27 半導体装置及びその製造方法、並びに液晶装置 Withdrawn JPH10335334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8231698A JPH10335334A (ja) 1997-03-31 1998-03-27 半導体装置及びその製造方法、並びに液晶装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8114197 1997-03-31
JP9-81141 1997-03-31
JP8231698A JPH10335334A (ja) 1997-03-31 1998-03-27 半導体装置及びその製造方法、並びに液晶装置

Publications (1)

Publication Number Publication Date
JPH10335334A true JPH10335334A (ja) 1998-12-18

Family

ID=26422185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8231698A Withdrawn JPH10335334A (ja) 1997-03-31 1998-03-27 半導体装置及びその製造方法、並びに液晶装置

Country Status (1)

Country Link
JP (1) JPH10335334A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP2006157052A (ja) * 1999-04-12 2006-06-15 Semiconductor Energy Lab Co Ltd トランジスタおよびその作製方法、並びに半導体装置
EP1780589A2 (en) * 1999-04-12 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2007142153A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2016148872A (ja) * 1999-08-31 2016-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法及び電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP2006157052A (ja) * 1999-04-12 2006-06-15 Semiconductor Energy Lab Co Ltd トランジスタおよびその作製方法、並びに半導体装置
EP1780589A2 (en) * 1999-04-12 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
EP1786037A2 (en) * 1999-04-12 2007-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP4527069B2 (ja) * 1999-04-12 2010-08-18 株式会社半導体エネルギー研究所 表示装置
US7855380B2 (en) 1999-04-12 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8129721B2 (en) 1999-04-12 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
EP1786037A3 (en) * 1999-04-12 2012-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
EP1780589A3 (en) * 1999-04-12 2013-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8866143B2 (en) 1999-04-12 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2016148872A (ja) * 1999-08-31 2016-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法及び電子機器
JP2007142153A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6495857B2 (en) Thin film transister semiconductor devices
US6255706B1 (en) Thin film transistor and method of manufacturing same
US7524706B2 (en) Method of fabricating a thin film transistor array panel
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
US6096572A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
JPH0715017A (ja) 平板表示装置およびその製造方法
KR100213402B1 (ko) 전극배선재료 및 이를 이용한 전극배선기판
JPH07318978A (ja) 表示素子用薄膜トランジスタアレイ
JPH04336530A (ja) 液晶ディスプレイ
JP2000081632A (ja) 薄膜トランジスタ及び液晶表示装置
JPH0926602A (ja) アクティブマトリクス表示装置
JPH10335334A (ja) 半導体装置及びその製造方法、並びに液晶装置
JPH04188770A (ja) 薄膜トランジスタ
JPH0653408A (ja) Mom容量素子
JPH11271807A (ja) アクティブマトリックス基板及び液晶表示装置
JP4370810B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JPH0713180A (ja) 液晶表示装置
JPS62235784A (ja) 薄膜トランジスタの製造方法
JPS61145582A (ja) 表示装置
JPH08262492A (ja) 液晶表示装置
JP4419577B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JPH07120790A (ja) アクティブマトリックス基板およびその製造方法
JP3083965B2 (ja) アクティブマトリクス基板
JPH0945774A (ja) 薄膜半導体装置
JPH05265041A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607