JP4419577B2 - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP4419577B2
JP4419577B2 JP2004010515A JP2004010515A JP4419577B2 JP 4419577 B2 JP4419577 B2 JP 4419577B2 JP 2004010515 A JP2004010515 A JP 2004010515A JP 2004010515 A JP2004010515 A JP 2004010515A JP 4419577 B2 JP4419577 B2 JP 4419577B2
Authority
JP
Japan
Prior art keywords
thin film
light shielding
film
shielding film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004010515A
Other languages
English (en)
Other versions
JP2005202290A (ja
Inventor
雄一 清水
勝己 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004010515A priority Critical patent/JP4419577B2/ja
Priority to US11/023,476 priority patent/US7297981B2/en
Priority to KR1020050004404A priority patent/KR100669067B1/ko
Priority to CNB2005100027113A priority patent/CN100374920C/zh
Publication of JP2005202290A publication Critical patent/JP2005202290A/ja
Application granted granted Critical
Publication of JP4419577B2 publication Critical patent/JP4419577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47KSANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K13/00Seats or covers for all kinds of closets
    • A47K13/14Protecting covers for closet seats
    • A47K13/18Protecting covers for closet seats of paper or plastic webs
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61LMETHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2/00Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
    • A61L2/02Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor using physical phenomena
    • A61L2/08Radiation
    • A61L2/10Ultraviolet radiation
    • EFIXED CONSTRUCTIONS
    • E03WATER SUPPLY; SEWERAGE
    • E03DWATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D9/00Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
    • E03D9/08Devices in the bowl producing upwardly-directed sprays; Modifications of the bowl for use with such devices ; Bidets; Combinations of bowls with urinals or bidets; Hot-air or other devices mounted in or on the bowl, urinal or bidet for cleaning or disinfecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Epidemiology (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Hydrology & Water Resources (AREA)
  • Molecular Biology (AREA)
  • Veterinary Medicine (AREA)
  • Water Supply & Treatment (AREA)
  • General Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、基板上にスパッタリングにより遮光膜を多層構造に成膜する電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、TFT駆動、TFD駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線(ゲート線)及びデータ線(ソース線)の各交点に対応して、画素電極及びスイッチング素子を基板(アクティブマトリクス基板)上に設けて構成される。
TFT素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極(透明電極(ITO))に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体層、絶縁性膜(層間絶縁膜)又は導電性膜を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、TFT基板等が形成される。
ところで、TFT素子は光の影響によってトランジスタ特性が変化する。特に、液晶装置を投射型表示装置のライトバルブとして採用する場合は、入射光の強度が高いため、TFTのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そのため、TFT素子部のチャネル領域やその周辺領域に対向する位置に遮光膜を形成し、TFT素子部のチャネル領域やその周辺領域へ光が照射されないようにしている。
遮光膜の材料としては、不透明な高融点金属或いは高融点金属化合物である金属シリサイドが多く採用されている。
製造工程においては、例えば特開2000−98407号公報に開示されているように、先ず、TFT基板上にスパッタリング法等により導電性を有する遮光膜を基板全体に成膜する。次いで、フォトリソグラフィにより遮光膜をパターニングし、所定パターンの遮光膜を形成する。その後、遮光膜を覆うように層間絶縁膜を成膜したのち、アニール処理を施す。次いで、層間絶縁膜上にポリシリコン膜等により半導体層を形成する。アニール処理は、層間絶縁膜の平坦化及び半導体層の汚染防止のため、約1000℃程度の温度条件下で行われる。
特開2000−98407号公報
ところで、遮光膜の材料として多く採用されているWSi(タングステンシリサイド)を代表とする金属シリサイドをスパッタリング法により成膜して遮光膜を形成する場合、成膜時はW(タングステン)とSi(シリコン)の金属単層或いはアモルファス層であり抵抗値が高いため、アニール処理によりシリサイド層とすることで抵抗値を下げるようにしている。
しかし、シリサイド反応により合金の結晶構造を構成する際に内部ストレスが次第に増加する。その結果、TFT基板上に遮光膜(WSi)と層間絶縁膜(NSG)とを積層し、或いはそれに加えて半導体層(ポリシリコン)を積層した状態で、更にアニール処理を行うと、処理後の常温へ戻す過程において、遮光膜の材料であるタンクステンシリサイド(WSi)と、層間絶縁膜の材料であるNSGや半導体層の材料であるポリシリコンとの間に熱歪みによる応力が発生し、遮光膜を起点として層間絶縁膜(NSG)にクラックが生じ易くなる。
層間絶縁膜(NSG)にクラックが生じると、更に、このクラックを起点として、半導体層等の周辺領域にクラックが広がり、ショート又はオープン等の素子不良が生じ易くなり、製品の歩留まりが低下する。
この対策として、遮光膜のパターンを小さくしたり、細くすることで内部ストレスを低減することも考えられるが、TFT素子部のチャネル領域やその周辺領域へ光が漏れ易くなるため、実現性に乏しい。又、遮光膜の膜厚を薄くすることも考えられるが、充分な遮光性を得ることができなくなるばかりでなく、膜厚の変化により他の層との間で段差が生じ易くなるため、これも実現性に乏しい。
本発明はかかる問題点に鑑みてなされたものであって、遮光膜の遮光性を低下させることなく、しかも膜厚を変化させずに、アニール処理の際の熱歪みによって発生する応力を低減させることができて、製品の歩留まりを高めると共に信頼性を高めることのできる電気光学装置、電気光学装置の製造方法、及び電子機器を提供することを目的とする。
上記目的を達成するため本発明による電気光学装置は、基板上に、遮光膜と、上記遮光膜上に絶縁膜を介して積層された半導体層とを備え、上記遮光膜は、添加材を含有しないシリサイド薄膜と該添加材を含有するシリサイド薄膜とを交互に配設した多層薄膜構造を有することを特徴とする。
このような構成では、遮光膜を添加材を含有するシリサイド薄膜と添加材を含有しないシリサイド薄膜とを交互に配設した多層薄膜構造としたので、アニール処理の際の熱歪みによって発生する応力を、添加材が含有されているシリサイド薄膜にて吸収することができる。
又、上記遮光膜の最下層に形成された薄膜が上記添加材を含有しないシリサイド薄膜であることを特徴とする。
このような構成では、遮光膜の最下層に形成した薄膜を添加材を含有しないシリサイド薄膜とすることで、最下層の薄膜は抵抗値が低くなり、他の配線との接続が可能となる。
又、上記遮光膜の最下層に形成された薄膜が上記添加材を含有するシリサイド薄膜であることを特徴とする。
このような構成では、遮光膜の最下層に形成した薄膜を、添加材を含有するシリサイド薄膜とすることで、最下層の薄膜の抵抗値を高くすることができる。
又、上記遮光膜の最上層に形成された薄膜が上記添加材を含有しないシリサイド薄膜であることを特徴とする。
このような構成では、遮光膜の最上層に形成した薄膜を添加材を含有しないシリサイド薄膜とすることで、最上層の薄膜は抵抗値が低くなり、他の配線との接続が可能となる。
又、上記遮光膜の最上層に形成された薄膜が上記添加材を含有するシリサイド薄膜であることを特徴とする。
このような構成では、遮光膜の最上層に形成した薄膜を、添加材を含有するシリサイド薄膜とすることで、最上層の薄膜の抵抗値を高くすることができる。
又、上記添加材は窒素と窒素系化合物との少なくとも1つであることを特徴とする。
このような構成では、添加材を窒素と窒素系化合物との少なくとも1つとすることで、遮光膜をスパッタリングにより製膜する際に、窒素ガスを反応性ガスとして供給することができる。
又、上記遮光膜上に絶縁膜を介して半導体層が積層されていることを特徴とする。
このような構成では、アニール処理の際に発生する熱歪みが抑制されるので、遮光膜と、この遮光膜に絶縁膜を介して積層する半導体層との間に応力が発生せず、クラックの発生を回避することができる。
又、上記基板上に薄膜トランジスタが形成されており、上記遮光膜は該薄膜トランジスタの上方であって、少なくとも該薄膜トランジスタを覆うように形成されていることを特徴とする。
このような構成では、アニール処理の際に発生する熱歪みが抑制されるので、薄膜トランジスタと、この薄膜トランジスタを覆う遮光膜との間に応力が発生せず、クラックの発生を回避することができる。
又、本発明による電気光学装置の製造方法は、チャンバ内にセットした基板に対し、少なくとも一種類の金属シリサイドをターゲット材としてスパッタリングにより遮光膜を成膜する工程と、上記遮光膜上に絶縁膜を介して半導体層を積層する工程とを備え、上記遮光膜を成膜する工程において、上記チャンバ内に添加材としての反応性ガスを間欠的に供給して、上記遮光膜内に上記添加材を含有しない薄膜と該添加材を含有する薄膜とを交互に成膜することを特徴とする。

このような構成では、スパッタリングにより遮光膜を成膜するに際し、反応性ガスを間欠的に供給して、遮光膜内に添加材を含有しない薄膜と添加材を含有する薄膜とを交互に成膜するようにしたので、1回のスパッタリングで遮光膜を多層構造に成膜することができる。
又、上記反応性ガスは窒素ガスであることを特徴とする。
このような構成では、窒素ガスを反応性ガスとすることで、窒化金属シリサイド膜を成膜することができる。
又、上述した電気光学装置の製造方法にて成膜された上記遮光膜をパターニングした後、該遮光膜上に絶縁膜を形成し、その後アニール処理を施すことを特徴とする。
このような構成では、遮光膜に添加材を含有する薄膜が介装されているため、アニール処理の際に発生する熱歪みを吸収することができ、従って、遮光膜を起点として絶縁膜にクラックが発生することを未然に防止することができる。
又、本発明による電子機器は、上述した電気光学装置が搭載されていることを特徴とする。
このような構成では、電子機器に搭載されている電気光学装置は、電気光学装置に設けられている基板に形成した絶縁膜に対してアニール処理を行った場合に、遮光膜を起点として絶縁膜にクラックが発生することがなく、従って、この電気光学装置を搭載する電子機器は高い信頼性を得ることができる。
以下、図面に基づいて本発明の一形態を説明する。図1は液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図、図2は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図1のH−H'線の位置で切断して示す断面図、図3は電気光学装置の電気的な構成を示すブロック図、図4は図1及び図2の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図、図5は図1及び図2の液晶装置用基板の要部断面図、図6は液晶装置用基板の他の要部断面図、図7は遮光膜の拡大断面図、図8はスイッチ回路部の要部断面図、図9はスパッタリング装置の概略構成図、図10(a)は反応性ガス制御バルブのON/OFF制御タイミングを示すタイムチャート、(b)はN2含有量の変化を示す説明図、図11は液晶装置用基板の製造方法を断面図によって工程順に示す工程図である。
図1〜図4を参照して液晶装置の全体構成について説明する。電気光学装置の一例である液晶装置は、例えば、石英基板、ガラス基板からなるTFT基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20との間に液晶50を封入して構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。又、対向基板20上には全面に対向電極(ITO)21が設けられる。TFT基板10の画素電極9a上には、ラビング処理が施された配向膜16が設けられている。一方、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された配向膜22が設けられている。各配向膜16.22は、例えば、ポリイミド膜等の透明な有機膜からなる。
図3は液晶装置の電気的構成を示している。液晶装置は、走査線駆動回路401と、データ線駆動回路500とを有している。走査線駆動回路401は、いわゆるYシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスDYをクロック信号CLYにしたがって転送し、走査線11aの各々に走査信号G1,G2,G3,…,Gmとして順次供給する。
又、データ線駆動回路500は、ある水平走査期間において駆動データ信号Dsをデータ線6aの本数に相当するn個順次ラッチした後、ラッチしたデータと交流化信号FRとの関係から決定される電圧レベルを、次の水平走査期間において、それぞれ対応するデータ線6aにデータ信号S1,S2,S3,…,Snとして一斉に供給する。
図4は画素を構成するTFT基板10上の素子の等価回路を示している。画素領域においては、複数本の走査線11aと複数本のデータ線6aとが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aの各交差部分に対応して画素スイッチング用薄膜トランジスタ(以下、「TFT」と称する)30が設けられ、このTFT30に画素電極9aが接続される。
TFT30は走査線11aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。
又、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
図5は一つの画素に着目した液晶装置の模式的断面図、図6は他の位置の模式的断面図である。TFT基板10上には、TFT30や画素電極9aの他、これらを含む各種の構成が積層構造をなして備えられており、下から順に、走査線11aを含む第1層、TFT30等を含む第2層が設けられている。更に、図示しないが、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層等を含む第5層、画素電極9a及び配向膜16等を含む第6層が設けられている。
又、第1層と第2層との間には絶縁膜である下地絶縁膜12が、第2層と第3層との間には層間絶縁膜41が各々設けられている。尚、図示しないが、第3層〜第6層の各層の間にも層間絶縁膜が設けられている。各絶縁膜12,41…はNSG膜からなり、各絶縁膜12,41…により、各層に配設されている各要素間の短絡が防止される。更に、これら各種の絶縁膜12、41…には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等が設けられている
又、第1層の、各TFT30に対応する位置には、遮光膜120が設けられている。遮光膜120は、TFT基板10側からの戻り光等がTFT30のチャネル領域やチャネル隣接領域に入射するのを防ぐものである。
又、第2層には、ゲート電極3aを含むTFT30が設けられている。図5に示すように、TFT30は、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。尚、符号1fは蓄積容量電極である。
又、遮光膜120が、TFT30に対応して配設されている場合、図6に示すように遮光膜120同士が互いに近接した状態で配設される場合もある。
図7に示すように、各遮光膜120は多層薄膜構造(本形態では五層薄膜構造)を有している。各層は第1薄膜121aと第3薄膜123aと第5薄膜125aとが、WSi(タングステンシリサイド)を代表とする金属シリサイドで形成されており、又、第2薄膜122aと第4薄膜124aとが、添加材として窒素(N2)が添加された窒化金属シリサイドで形成されている。尚、添加剤としては、窒素以外に窒素系化合物であっても良い。
又、各薄膜121a〜125aの総膜厚が、従来の遮光膜と同一の厚さ(例えば100nm)となるように設定されている。金属シリサイドの材料としては、不透明な高融点金属であるTi(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Ni(ニッケル)、Co(コバルト)及びPb(鉛)のうち少なくとも一つを含む高融点金属或いは高融点金属化合物が採用される。
又、遮光膜120は金属シリサイドの原料となるW(タングステン)やSi(シリコン)等をターケットとして用い、スパッタリング法により成膜される。そして、成膜の際に、スパッタリング装置内に反応性ガスとしての窒素ガスを所定間隔毎に間欠的に導入させて、反応性スパッタリングを行うことで、金属シリサイドと窒化金属シリサイドとを交互に成膜して、多層薄膜構造の遮光膜120を形成する。尚、窒素ガスはスパッタリング中に間欠的に供給されるため、各薄膜121a,123a,125aと、その間に成膜される薄膜122a,124aとの界面は明確に区画される訳ではなく、界面付近では窒素の添加量が漸次的に変化される(図10(b)参照)。又、反応性ガスは、窒素ガス以外に、窒素含有ガス、或いは窒素化合物含有ガスであっても良い。
又、本形態では、TFT30に対応する位置に配設されている遮光膜120以外に、他の部位に配設されている遮光膜120も五層薄膜構造としている。例えば、図8には、データ線毎に設けられているサンプリングスイッチ151が示されている。サンプリングスイッチ151の機能について簡単に説明する。サンプリングスイッチ151は、画像信号線を介して配線に供給される画像信号を、データ線駆動回路から供給されるサンプリング信号に従ってサンプリングして対応するデータ線に供給するトランジスタスイッチであり、下地絶縁膜12上に設けられている。又、サンプリングスイッチ151は、複数の画像信号線から供給される画像信号が複数のデータ線に同時に供給されるように、データ線駆動回路からサンプリング信号を供給する配線を複数のサンプリングスイッチ151のゲート電極に接続している。
そして、画像信号が供給される配線は、サンプリングスイッチ151の半導体層のソース領域に接続され、データ線はサンプリングスイッチ151の半導体層のドレイン領域に接続される。TFT基板10上の、サンプリングスイッチ151に対応する第1層に遮光膜120が設けられている。尚、図8には、サンプリングスイッチ151のエッジ部分に、遮光膜120のエッジ部分が対応した状態が示されている。遮光膜120はサンプリングスイッチ151毎に島状に形成されているため、遮光膜の内部ストレスによるクラックの発生をより低減することができる。尚、この遮光膜120は、1つのサンプリングスイッチ151毎に限らず、複数のサンプリングスイッチ151の領域に重なる島状の遮光膜であっても良い。
次に、図9を参照して、遮光膜120を成膜するスパッタリング法を実施するためのスパッタリング装置80の構成について簡単に説明する。
スパッタリング装置80は、真空チャンバ81を備えており、この真空チャンバ81内の一側に、TFT基板10を切り出す前の大型基板100を保持する基板ホルダ82が配設されている。又、基板ホルダ82に対向する側にターゲット部84が配設されている。
尚、以下の説明では遮光膜120を、金属シリサイドの代表であるWSi(タングステンシリサイド)を形成するW(タングステン)とSi(シリコン)とをスパッタリングするものとする。従って、ターゲット部84に設けたターゲット材として、W(タングステン)とSi(シリコン)とを所定のモル比(例えば、W:Si=1:2.7)で混合した焼結体が使用される。
又、符号85は電力を印加するための電源であり、86は冷却水系、87はチャンバ内の真空排気系、88,89はチャンバ内への不活性ガス供給系、反応性ガス供給系をそれぞれ示す。又、各系87,88,89には制御バルブ87a,88a,89aが各々介装されている。尚、冷却水系86は電磁バルブ86aの開度制御により流量或いは圧力が調整され、更に温度コントローラ86bにより水温が制御される。
不活性ガス供給系88からは不活性ガスの代表であるアルゴン(Ar)が供給され、又、反応性ガス供給系89からは、反応性ガスとして窒素(N2)ガスが供給される。尚、スパッタリング条件は、電力:2.5〜3Kw、Arガス圧:0.1〜0.3Pa、真空チャンバ内温度:室温〜400℃、流量:Ar:N2=200:60(sccm)に設定されている。
又、図10(a)に、反応性ガス制御バルブ89aのバルブ開閉タイミングを示す。同図に示すように、第1薄膜121と第3薄膜123と第5薄膜125とを成膜するに際しては、反応性ガス制御バルブ89aを閉じて、窒素ガスの供給を停止し、第2薄膜122と第4薄膜124とを成膜する際に開弁し、窒素ガスを真空チャンバ81内に供給して、反応性スパッタリングを行う。
(製造プロセス)
次に、図11を参照して遮光膜120の成形工程について説明する。先ず、TFT基板10を切り出す前の石英基板、ガラス基板等から成る大型基板100を用意する。ここで、好ましくはN(窒素)等の不活性ガス雰囲気で約900〜1300℃での高温でアニール処理し、後に実施される高温プロセスで大型基板100に生じる歪が少なくなるように前処理しておく。
次いで、遮光膜120の下地となる薄膜を大型基板100に所定に堆積した後、この大型基板100を、スパッタリング装置80の真空チャンバ81に設けられている基板ホルダ82にセットする。尚、遮光膜120の下地となる薄膜としては、石英、シリコン以外に、層間絶縁膜等を形成する酸化膜(SiO2)、ゲート電極等を形成するポリシリコン膜等、種々のものがある。
そして、スパッタリングを開始する。尚、スパッタリング条件は、上述したように、電力:2.5〜3Kw、Arガス圧:0.1〜0.3Pa、真空チャンバ内温度:室温〜400℃、流量:Ar:N2=200:60(sccm)に設定されている。
工程(1):先ず、大型基板100上に第1薄膜121を成膜する。真空チャンバ81内にArガスを導入し、ターゲット部84に配設されているターゲット材の表面にプラズマを発生させる。この放電により発生したプラズマ中の電離ガス分子(イオン)でターゲット材の表面からW(タングステン)とSi(シリコン)とからなる各スパッタ粒子を叩き出す。そして、叩き出されたスパッタ粒子が、ターゲット材に対向配設されている大型基板100に付着されて、第1薄膜121が成膜される。
その際、図10(a)に示すように、反応性ガス制御バルブ89aは閉じられているため、窒素ガスは真空チャンバ81に供給されておらず、従って、第1薄膜121は、W(タングステン)とSi(シリコン)との化合物となる。
工程(2):第1薄膜121上に第2薄膜122を成膜する。図10(a)に示すように、第2薄膜122を成膜するに際しては、反応性ガス制御バルブ89aを開き、真空チャンバ81内に窒素ガスを供給する。すると、真空チャンバ81のArガス雰囲気中に、反応性ガスであるN2ガスが混入され、このN2ガスがW(タングステン)とSi(シリコン)との化合物に化合して再反応する窒化膜が生成される。
工程(3):第2薄膜122上に第3薄膜123を成膜する。図10(a)に示すように、第3薄膜123を成膜するに際しては、反応性ガス制御バルブ89aを閉じ、真空チャンバ81内への窒素ガスの供給を停止する。すると、真空チャンバ81のArガス雰囲気中のN2ガス量が減少し、従って、第3薄膜123はW(タングステン)とSi(シリコン)との化合物で構成される。
工程(4):第3薄膜123上に第4薄膜124を成膜する。図10(a)に示すように、第4薄膜122を成膜するに際しては、反応性ガス制御バルブ89aを再び開き、真空チャンバ81内に窒素ガスを供給して反応性スパッタリングを行う。その結果、第4薄膜124は、第2薄膜122と同様、W(タングステン)とSi(シリコン)との化合物に化合して再反応する窒化膜となる。
工程(5):第4薄膜124上に第5薄膜125を成膜する。図10(a)に示すように、第5薄膜125を成膜するに際しては、反応性ガス制御バルブ89aを再度閉じ、真空チャンバ81内への窒素ガスの供給を停止する。従って、第5薄膜125は、第3薄膜123と同様、W(タングステン)とSi(シリコン)との化合物となる。
尚、スパッタリングによって成膜された各薄膜121〜125は、その殆どが未だ、シリサイド化されておらずアモルファス状態にある。
工程(6):工程(5)で成膜した最上層の第5薄膜125に、フォトリソグラフィにより遮光膜120のパターンに対応するレジストマスクを形成し、このレジストマスクを介して、各薄膜121〜125をエッチングし、五層薄膜構造の遮光膜120を形成する。
工程(7):遮光膜120上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラエチルオルソシリケート)ガスを用いて、NSGとしてSiO2からなる下地絶縁膜12を形成する。
そして、NSG形成後、既に600〜900℃に加熱した炉内に大型基板100を投入してアニール処理を行う。その結果、第1、第3、第5の各薄膜121,123,125はWSi膜となり、又、第2、第4の各薄膜122,124はWSiN(窒化タングステンシリサイド)膜となる。各薄膜121〜125がシリサイド化する際に、第1、第3、第5の各薄膜121,123,125には、熱歪みによる応力が発生する。一方、各薄膜121,123,125間に介装する第2、第4の薄膜122,124には窒素が添加されているため、多少の膨張或いは圧縮が可能となり、第2、第4の薄膜122,124の膨張或いは圧縮により、第1、第3、第5の各薄膜121,123,125に発生する応力が吸収される。
ところで、モル比でW:Si=1:2.7のターゲット材を用いてスパッタを行った場合、タングステンシリサイドは、WSi2の状態で安定するため、成膜後のアニール処理により、WSi2の多結晶構造となる。但し、モル比0.7の余剰Siは、膜中に残留するため、アイランド状のシリコンが散在したWSi2の膜となる。
ところで、遮光膜とSi系のSiO2、SiN(基板そのものであっても、絶縁膜であっても良い)等とが接する場合を考えると、その界面では、アニール処理により余剰のアイランド状のシリコンが界面から遮光膜外に吸い取られてしまう。すなわち、シリコン系化合物質に不安定な単独シリコンが吸い取られてより安定な化合物になろうとする現象が現れる。これにより、アイランド状のシリコンが逃げた後には空隙が散在することになり、タングステンシリサイドには、この空隙を解消させるような方向の応力、すなわち、収縮応力が働くことになる。
本形態では、予めSiを窒化して、単独のSiのアイランドが存在しない構成の薄膜を遮光膜中に介装することにより、上述した現象の発生を抑制すると言うメカニズムも備えている。
従って、アニール処理後も、下地絶縁膜12にクラックが発生せず、製品の歩留まりが良くなる。
尚、各薄膜121〜125の総膜厚は従来のものと同一であるため、遮光性が損なわれることがないばかりか、他の膜との間で段差が生じることがない。
又、第2、第4の薄膜122,124に対する窒素添加率を可変させることで、下地絶縁膜12との間に生じる応力をより一層低減させることができる。
工程(8):下地絶縁膜12の上に、約450〜550℃、好ましくは約500℃の比較的低温環境中でモノシランガス、ジシランガス等を用いた減圧CVDにより、アモルファスシリコン膜を成膜する。その後、窒素雰囲気中でアニール処理を施すことにより、ポリシリコン膜133を固相成長させる。
工程(9):ポリシリコン膜13に、フォトリソグラフィ工程、エッチング工程等により所定にパターンニングして半導体層1aを形成する。
その後、TFT30を構成する半導体層1aと共に蓄積容量電極1fを熱酸化することにより熱酸化シリコン膜を形成し、更に、減圧CVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜を所定膜厚で堆積し、TFT30のゲート絶縁膜を含む絶縁膜2を形成する。尚、これ以降の製造工程は、従来と同様であるため説明を省略する。
このように、本形態では、遮光膜120を多層(五層)構造とし、第2薄膜122と第4薄膜124とをWSiN膜としたので、アニール処理の際に各薄膜121〜125がシリサイド化されても、第2薄膜122と第4薄膜124の膨張或いは圧縮により、第1、第3、第5の各薄膜121,123,125に生じる応力が吸収されるため、各絶縁膜、及び半導体層にクラックを発生させることが無く、製品の歩留まりを高めることができる。しかも、第2薄膜122と第4薄膜124と対する窒素添加率を可変させることで、熱歪みの発生をより一層低減することができる。
又、1回のスパッタリングにおいて窒素ガスを間欠的に供給することで、遮光膜120を多層薄膜構造としたので、成膜工程に要する工数が増加されず、製品コストの高騰を抑制することができる。
尚、上述した形態における遮光膜120は、最下層の薄膜121aと最上層の薄膜125aとがコンタクトホールを介して電気的に接続されていても良い。又、遮光膜120は五層薄膜構造に限定されず、三層構造、或いは6槽構造以上の多層薄膜構造であっても良く、その際、奇数層或いは偶数層の薄膜に窒素を添加する。又、薄膜に窒素を添加すると抵抗値が高くなるため、遮光膜120と他の配線とをコンタクトする必要がある場合は、コンタクトされる最下層或いは最上層を、WSi膜とする。従って、コンタクトを必要としない場合は、最下層或いは最上層をWSiN膜としても良い。
又、本形態では、遮光膜120の上方に半導体層1aが形成されている場合について、例示したが、本発明は、これに限定されるものではなく、例えばTFT30の上方で、且つ、少なくともTFT30を覆う遮光膜を多層薄膜構造としても良い。
又、本発明の電気光学装置は、液晶装置に限らず、EL(Electronic Luminescent)装置や電気泳動装置などであっても良い。又、上述した電気光学装置を具備した、高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を用いると良い。
液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図1のH−H'線の位置で切断して示す断面図 液晶装置の電気的な構成を示すブロック図 図1及び図2の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図 図1及び図2の液晶装置用基板の要部断面図 液晶装置用基板の他の要部断面図 遮光膜の拡大断面図 スイッチ回路部の要部断面図 スパッタリング装置の概略構成図 (a)は反応性ガス制御バルブのON/OFF制御タイミングを示すタイムチャート、(b)はN2含有量の変化を示す説明図 液晶装置用基板の製造方法を断面図によって工程順に示す工程図
符号の説明
10 TFT基板、20 対向基板、41 層間絶縁膜、50 液晶、80 スパッタリング装置、81 真空チャンバ、82 基板ホルダ、84 ターゲット部、89 反応性ガス供給系、89a 反応性ガス制御バルブ、100 大型基板、120 遮光膜、121〜125,121a〜125a 薄膜

Claims (11)

  1. 基板上に
    遮光膜と、
    上記遮光膜上に絶縁膜を介して積層された半導体層とを備え、
    上記遮光膜は、添加材を含有しないシリサイド薄膜と該添加材を含有するシリサイド薄膜とを交互に配設した多層薄膜構造を有することを特徴とする電気光学装置。
  2. 上記遮光膜の最下層に形成された薄膜が上記添加材を含有しないシリサイド薄膜であることを特徴とする請求項1記載の電気光学装置。
  3. 上記遮光膜の最下層に形成された薄膜が上記添加材を含有するシリサイド薄膜であることを特徴とする請求項1記載の電気光学装置。
  4. 上記遮光膜の最上層に形成された薄膜が上記添加材を含有しないシリサイド薄膜であることを特徴とする請求項1〜3の何れか1項に記載の電気光学装置。
  5. 上記遮光膜の最上層に形成された薄膜が上記添加材を含有するシリサイド薄膜であることを特徴とする請求項1〜3の何れか1項に記載の電気光学装置。
  6. 上記添加材は窒素と窒素系化合物との少なくとも1つであることを特徴とする請求項1〜5の何れか1項に記載の電気光学装置。
  7. 上記基板上に薄膜トランジスタが形成されており、上記遮光膜は該薄膜トランジスタの上方であって、少なくとも該薄膜トランジスタを覆うように形成されていることを特徴とする請求項1〜の何れか1項に記載の電気光学装置。
  8. チャンバ内にセットした基板に対し、少なくとも一種類の金属シリサイドをターゲット材としてスパッタリングにより遮光膜を成膜する工程と、
    上記遮光膜上に絶縁膜を介して半導体層を積層する工程とを備え、
    上記遮光膜を成膜する工程において、上記チャンバ内に添加材としての反応性ガスを間欠的に供給して、上記遮光膜内に上記添加材を含有しない薄膜と該添加材を含有する薄膜とを交互に成膜することを特徴とする電気光学装置の製造方法。
  9. 上記反応性ガスは窒素ガスと窒素含有ガスと窒素化合物含有ガスとの何れかであることを特徴とする請求項記載の電気光学装置の製造方法。
  10. 請求項或いは記載の電気光学装置の製造方法にて成膜された上記遮光膜をパターニングした後、該遮光膜上に絶縁膜を形成し、その後アニール処理を施すことを特徴とする電気光学装置の製造方法。
  11. 請求項1〜の何れか1項に記載の電気光学装置が搭載されていることを特徴とする電子機器。
JP2004010515A 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器 Expired - Fee Related JP4419577B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004010515A JP4419577B2 (ja) 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器
US11/023,476 US7297981B2 (en) 2004-01-19 2004-12-29 Electro-optical device having a light-shielding film comprising alternating layers of silicide and nitrided silicide
KR1020050004404A KR100669067B1 (ko) 2004-01-19 2005-01-18 전기 광학 장치, 전기 광학 장치의 제조 방법, 및 전자기기
CNB2005100027113A CN100374920C (zh) 2004-01-19 2005-01-19 电光装置,电光装置的制造方法,以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004010515A JP4419577B2 (ja) 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2005202290A JP2005202290A (ja) 2005-07-28
JP4419577B2 true JP4419577B2 (ja) 2010-02-24

Family

ID=34747254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004010515A Expired - Fee Related JP4419577B2 (ja) 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器

Country Status (4)

Country Link
US (1) US7297981B2 (ja)
JP (1) JP4419577B2 (ja)
KR (1) KR100669067B1 (ja)
CN (1) CN100374920C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419577B2 (ja) * 2004-01-19 2010-02-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
TW201407235A (zh) * 2012-08-06 2014-02-16 E Ink Holdings Inc 顯示裝置
CN104218092B (zh) * 2014-08-13 2017-08-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104979405B (zh) * 2015-07-22 2019-05-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227764A (ja) * 1988-07-16 1990-01-30 Sony Corp 固体撮像装置
JPH0463349A (ja) * 1990-07-03 1992-02-28 Toppan Printing Co Ltd フォトマスクブランクおよびフォトマスク
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JPH0713146A (ja) 1993-06-23 1995-01-17 Asahi Glass Co Ltd 液晶表示素子およびそれを用いた応用装置
US5808714A (en) * 1993-09-30 1998-09-15 Optical Coating Laboratory, Inc. Low reflection shadow mask
JP4066467B2 (ja) * 1997-01-08 2008-03-26 凸版印刷株式会社 ブラックマトリックス及びそれを用いたカラーフィルタ
US6157426A (en) 1998-02-13 2000-12-05 Ois Optical Imaging Systems, Inc. Liquid crystal display with SiOx Ny inclusive multilayer black matrix
JP3769389B2 (ja) 1998-09-24 2006-04-26 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP3460706B2 (ja) 2000-08-07 2003-10-27 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。
TWI322910B (en) * 2003-04-23 2010-04-01 Innolux Display Corp Black matrix, color filter and liquid crystal display device with the same
JP4370810B2 (ja) * 2003-05-21 2009-11-25 セイコーエプソン株式会社 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4419577B2 (ja) * 2004-01-19 2010-02-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP4352906B2 (ja) * 2004-01-19 2009-10-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器

Also Published As

Publication number Publication date
CN1645193A (zh) 2005-07-27
US20050156170A1 (en) 2005-07-21
KR20050076636A (ko) 2005-07-26
US7297981B2 (en) 2007-11-20
JP2005202290A (ja) 2005-07-28
CN100374920C (zh) 2008-03-12
KR100669067B1 (ko) 2007-01-15

Similar Documents

Publication Publication Date Title
US7816191B2 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US7538011B2 (en) Method of manufacturing a semiconductor device
US9660159B2 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US7566903B2 (en) Semiconductor device and method of manufacturing the same
US8748898B2 (en) Semiconductor device and manufacturing method thereof
US6492681B2 (en) Semiconductor device
US6835986B2 (en) Liquid crystal display device and manufacturing method thereof
JP2001249362A (ja) アクティブマトリクス型表示装置
JP4433404B2 (ja) 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
KR100669067B1 (ko) 전기 광학 장치, 전기 광학 장치의 제조 방법, 및 전자기기
JP2002083812A (ja) 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
JP4370810B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2007178650A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4352906B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JPH09265114A (ja) 液晶表示装置
JP2007103552A (ja) 電気光学装置、及び、その製造方法
JP2005044936A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2004047984A (ja) 基板及び電気光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060413

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees